CN214125140U

CN214125140U - 一种mosfet栅极负反馈有源驱动电路

Info

Publication number: CN214125140U
Application number: CN202022294764.XU
Authority: CN
Inventors: 邵天骢; 李志君; 郑琼林; 黄波; 王俊兴
Original assignee: Beijing Jiaotong University; Global Power Technology Co Ltd
Current assignee: Beijing Jiaotong University; Global Power Technology Co Ltd
Priority date: 2020-10-15
Filing date: 2020-10-15
Publication date: 2021-09-03
Anticipated expiration: 2030-10-15

Abstract

本实用新型提供了一种MOSFET栅极负反馈有源驱动电路，用于SiC、GaN等宽禁带半导体器件在桥臂电路中的高速驱动。基于负反馈控制原理，在不牺牲开关速度的前提下，自动抑制栅源电压干扰，实现高速开关下的栅压稳定。所述电路包括：驱动推挽电路、驱动电阻、辅助电容和辅助MOSFET。其中驱动推挽电路为普通的MOSFET驱动芯片，驱动电阻为电阻R，辅助电容为电容C，辅助MOSFET为P沟道MOSFET Q_p。该MOSFET栅极负反馈有源驱动电路结构简单，易于实现，可在不牺牲SiC、GaN等宽禁带半导体器件开关速度的前提下，自动抑制栅源电压干扰，实现高速开关下的栅压稳定。

Description

一种MOSFET栅极负反馈有源驱动电路

技术领域

本实用新型涉及一种MOSFET栅极负反馈有源驱动电路。

背景技术

基于碳化硅(SiC)、氮化镓(GaN)等宽禁带材料的MOSFET的高开关速度使变换器获得效率、功率密度优势，是高性能电力电子变换领域的重要技术保障。但更高开关速度带来更大干扰，成为制约SiC/GaN MOSFET充分发挥快速特性的主要瓶颈之一。

国内外学者对栅极电压干扰抑制方法进行了研究，可以大致归纳为无源类抑制方法和有源类抑制方法。

无源类方法，采用无源元件对栅极寄生振荡进行抑制，主要包括：在栅源极之间增加辅助电容、栅极驱动采用负向关断电压等，参见文献[1-3]。虽然在栅源极之间增加辅助电容，可以分担源自米勒电容的干扰电流，避免其流入栅极，抑制了栅极干扰，但是附加的辅助电容会使开关速度变慢、开关损耗增大，导致开关性能变差。栅极驱动采用负向关断电压的方法，由于增加了栅极电压的负向偏置，有效防止了栅极干扰触发误导通，但代价是恶化了栅极电压的负向应力。

为达到更好的MOSFET栅极电压干扰抑制效果，研究人员引入栅极前馈控制，研究了多种有源抑制技术。文献[4]引入四个开关管组成的辅助电路，构成多电平有源驱动(Multi-level Active Gate Driver,Multi-level AGD)通过FPGA(field programmablegate arrays)控制器检测器件的干扰信号，基于器件参数模型预测振荡趋势，以避免干扰影响，文献中的实测波形显示，在dv/dt＝5V/ns时，Multi-level AGD技术可以有效抑制栅极干扰。然而，考虑到SiC/GaN MOSFET的开关时间和栅极干扰振荡周期短至几十纳秒，采样的传播延迟与开关时间、振荡周期可能是可比的，甚至更长，检测信号的传播延迟问题是一项挑战。文献[2,3,5]研究了有源米勒钳位技术(Active Miller Clamp，AMC)，其工作原理是在检测到栅极电压高于钳位阈值后，主动使能在栅源极之间的辅助晶体管，将栅极直接钳位于负向偏置电压。然而，在快速开关瞬态过程中，检测信号的抗干扰问题是一项挑战，这是因为更大的dv/dt引发更高频率的栅极干扰振荡，由于共源电感、检测回路杂散电感的干扰，检测所得信号容易产生较大偏差。文献[2]研究表明AMC技术在dv/dt低于20V/ns时，可以显著改善栅极干扰振荡，但是，在较高的dv/dt情况下，对于栅极干扰振荡，特别是负向振荡的缓解作用有限。文献[6]提出了两种米勒电容耦合振荡抑制方法：一是，栅极阻抗调节技术(Gate Impedance Regulation，GIR)，由一个开关管和一个电容组成的辅助电路，根据驱动信号规律预测栅极振荡趋势，通过逻辑信号发生器控制辅助开关管，在开关瞬态过程中降低栅极阻抗，从而钳位栅极电压，抑制栅极干扰，dv/dt可达24.4V/ns；二是，栅极电压控制技术(Gate Voltage Control，GVC)，由两个开关管和一个二极管组成的辅助电路，根据驱动信号规律预测栅极振荡趋势，通过逻辑信号发生器控制辅助开关管，在开关瞬态之前对栅源电容进行预充电，从而反向抵消干扰振荡趋势，dv/dt可达24.9V/ns。在后续研究中，文献[7]提出了智能栅极驱动器(Intelligent Gate Drive，IGD)，由两个开关管和两个二极管组成的辅助电路，在不同的开关瞬态下，根据驱动信号规律预测栅极振荡趋势，通过逻辑信号发生器控制辅助开关管，通过改变功率器件的栅极电压和栅极阻抗，抑制栅极干扰。实测波形显示，在dv/dt＝40V/ns时，IGD技术可以有效抑制栅极干扰。然而，不同工况下，MOSFET承受的电压和电流不同，栅极干扰振荡幅值和频率也不尽相同。MOSFET的运行工况变化时，根据固定规律预测栅极干扰振荡趋势易出现过补偿或欠补偿，影响前馈控制精度。利用前馈控制栅极电压抑制干扰的方法，一般通过检测栅极电压或干扰源，根据驱动信号规律或根据MOSFET参数模型预测振荡趋势，提前采取措施，避免寄生振荡。然而，高速开关干扰使得栅极寄生振荡具有高频特性，因此，检测信号易受干扰且存在明显误差；振荡趋势受MOSFET工作环境影响，难以精确预测，容易造成前馈控制的不准确。

综上所述，鉴于栅极干扰的高频特性及前馈控制精度限制，典型栅极前馈控制下MOSFET可承受的电压变化率(dv/dt)有限，因此，通过控制栅极电压以有源抑制栅极寄生振荡，目前仍是一项极具挑战的工作。栅极干扰现象因而更加显著，成为充分发挥SiC/GaNMOSFET快速特性的主要瓶颈之一。

参考文献如下：

[1]ZENG Z,LI X.Comparative Study on Multiple Degrees ofFreedom ofGate Drivers for Transient Behavior Regulation of SiC MOSFET[J].IEEETransactions on Power Electronics,2018,33(10):8754-8763.

[2]STMicroelectronics AN-5355.Mitigation Technique of the SiC MOSFETGate Voltage Glitches with Miller Clamp[EB/OL].Available online at https://www.st.com(accessed on 18 March,2020).

[3]Avago Technologies AN-5314.Active Miller Clamp[EB/OL].Availableonline at http://www.avagotech.com(accessed on 18 March,2020).

[4]ZHAO S,DEARIEN A,WU Y,et al.Adaptive Multi-Level Active GateDrivers for SiC Power Devices[J].IEEE Transactions on Power Electronics,2020,35(2):1882-1898.

[5]CHEN Z,DANILOVIC M,BOROYEVICH D,et al.Modularized DesignConsideration of a General-Purpose,High-Speed Phase-Leg PEBB Based on SiCMOSFETs:Proceedings ofthe 201114th European Conference on Power Electronicsand Applications[C].Birmingham,UK:30 Aug.-1 Sept.2011.

[6]ZHANG Z,WANG F,TOLBERT L M,et al.Active Gate Driver for CrosstalkSuppression of SiC Devices in a Phase-Leg Configuration[J].IEEE Transactionson Power Electronics,2014,29(4):1986-1997.

[7]ZHANG Z,DIX J,WANG F,et al.Intelligent Gate Drive for FastSwitching and Crosstalk Suppression of SiC Devices[J].IEEE Transactions onPower Electronics,2017,32(12):9319-9332.

发明内容

本实用新型要解决的技术问题，在于提供一种MOSFET栅极负反馈有源驱动电路，使得在不牺牲MOSFET开关速度以及不增加电路复杂性的前提下，自动抑制栅源电压干扰。

本实用新型是这样实现的：一种MOSFET栅极负反馈有源驱动电路，用于连接驱动信号，进行控制被控MOSFET的开和关，包括：

一辅助MOSFET，所述辅助MOSFET为P沟道MOSFET，所述辅助MOSFET源极与被控MOSFET栅极相连接，用于构造负反馈调节机制，所述辅助MOSFET漏极连接到驱动电压；所述驱动电压为驱动芯片经过无源网络滤波后的电压。

进一步地，还包括：第一节点、第二节点以及第三节点；

驱动推挽电路，用于提供驱动电流以驱动被控MOSFET，所述驱动信号连接至所述驱动推挽电路，所述驱动推挽电路与第三节点串联；

驱动电阻R，所述驱动电阻R一端与驱动推挽电路串联，另一端与第一节点相连，用于限制驱动推挽电路对辅助电容C的充放电电流，第一节点与被控MOSFET源极之间的电压差为驱动电压；

辅助电容C，所述辅助电容C一端与第一节点相连接，另一端通过第三节点与被控MOSFET源极相连接，与驱动电阻R构成无源网络，用于调节被控MOSFET的开关速度；

所述辅助MOSFET漏极和栅极通过第二节点与所述驱动电阻R串联，所述辅助MOSFET源极与被控MOSFET栅极相连接，用于构造负反馈调节机制。

进一步地，所述驱动推挽电路包括一MOSFET驱动芯片、开通偏置电压V_CC以及关断偏置电压V_EE；所述MOSFET驱动芯片输出电源正端口连接至开通偏置电压V_CC的正极，所述MOSFET驱动芯片输出电源负端口连接至关断偏置电压V_EE的负极，所述MOSFET驱动芯片的驱动输出端口连接至所述驱动电阻R的一端，所述驱动芯片的驱动输入端口连接至驱动信号；所述开通偏置电压V_CC的负极以及关断偏置电压V_EE的正极均连接至所述第三节点；在驱动能力上，MOSFET的驱动芯片输出电流应不小于(V_CC-V_EE)/R_g，其中R_g为被控MOSFET的栅极寄生电阻。

进一步地，所述辅助MOSFET的漏源击穿电压不小于V_CC-V_EE，且承受的连续漏极电流不小于(V_CC-V_EE)/R_g。

本实用新型的优点在于：一种MOSFET栅极负反馈有源驱动电路，结构简单，易于实现，不依赖额外的电路，仅采用普通的MOSFET的驱动芯片、驱动电阻、辅助MOSFET和辅助电容即可实现。在功能上，该MOSFET栅极负反馈有源驱动电路能够在不牺牲MOSFET开关速度的前提下，自动抑制栅源电压干扰，实现高速开关下的栅压稳定。在后续的实例中，相比传统的无源抑制方案，该MOSFET栅极负反馈有源驱动电路可以实现更大幅度的栅源电压振荡抑制，而且，不会以牺牲开关速度为代价，开关速度尚有一定程度的提高。

附图说明

下面参照附图结合实施例对本实用新型作进一步的说明。

图1是本实用新型所述的一种MOSFET栅极负反馈有源驱动电路的结构示意图；

图2是本实用新型所述的一种MOSFET栅极负反馈有源驱动电路的控制框图；

图3为根据本实用新型实施例的桥臂结构中的栅极负反馈有源驱动；

图4a是根据本实用新型实施例的栅极负反馈有源驱动的Q_H开通过程的原理波形；

图4b是根据本实用新型实施例的栅极负反馈有源驱动的Q_H关断过程的原理波形；

图5a是根据本实用新型实施例的一种MOSFET栅极负反馈有源驱动电路对照的无任何抑制措施的实验电路图；

图5b是根据本实用新型实施例的一种MOSFET栅极负反馈有源驱动电路对照的采用被动抑制措施的实验电路图；

图5c是根据本实用新型实施例的一种MOSFET栅极负反馈有源驱动电路对照的采用负反馈有源驱动的实验电路图；

图6a是根据本实用新型实施例的无干扰抑制的传统驱动电路中一个开关周期内的实验波形；

图6b是根据本实用新型实施例的无干扰抑制的传统驱动电路中v_DS2上升沿放大的实验波形；

图6c是根据本实用新型实施例的无干扰抑制的传统驱动电路中v_DS2下降沿放大的实验波形；

图7a是根据本实用新型实施例的采用无源抑制方法的驱动电路中一个开关周期内的实验波形；

图7b是根据本实用新型实施例的采用无源抑制方法的驱动电路中v_DS2上升沿放大的实验波形；

图7c是根据本实用新型实施例的采用无源抑制方法的驱动电路中v_DS2下降沿放大的实验波形；

图8a是根据本实用新型实施例的采用MOSFET栅极负反馈有源驱动电路中一个开关周期内的实验波形；

图8b是根据本实用新型实施例的采用MOSFET栅极负反馈有源驱动电路中v_DS2上升沿放大的实验波形；

图8c是根据本实用新型实施例的采用MOSFET栅极负反馈有源驱动电路中v_DS2下降沿放大的实验波形。

具体实施方式

本实用新型一种实施方式：

如图1所示，采用所述MOSFET栅极负反馈有源驱动电路驱动MOSFET Q_N。若被控MOSFET Q_N为桥臂电路中的主动管，导通开始时刻，PWM信号S从低电平变为高电平，驱动芯片输出端连接到导通偏置电压V_CC，驱动芯片经过驱动电阻R为辅助电容C充电，驱动电压v_GS*增大，逐渐从V_EE上升到V_CC。初始时刻，由于被控MOSFET Q_N的栅源电压v_GS仍然处于关断偏置电压V_EE，这使得D_P的电位高于S_P的电位，电位差超过阈值电压后，Q_P寄生体二极管正向导通，驱动芯片通过Q_P寄生体二极管为Q_N的输入电容C_iss充电，Q_N的栅源电压v_GS增大；倘若v_GS过大使得S_P的电位高于D_P的电位，当该电位差达到Q_P导通阈值电压时，Q_P沟道导通，为Q_N的输入容C_iss放电，v_GS则会随之减小；由于该负反馈机制的存在，导通过程中，Q_N的栅源电压v_GS将紧紧跟随驱动电压v_GS*变化。同理，关断开始时刻，PWM信号S从高电平变为低电平，驱动芯片输出端连接到关断偏置电压V_EE，驱动芯片为辅助电容C放电，驱动电压v_GS*减小，逐渐从V_CC下降到V_EE。初始时刻，由于被控MOSFET Q_N的栅源电压v_GS仍然处于导通偏置电压V_CC，这使得S_P的电位高于D_P的电位，电位差超过阈值电压后，Q_P沟道导通，驱动芯片通过Q_P的沟道为Q_N的输入电容C_iss放电，Q_N的栅源电压v_GS减小；倘若v_GS过小使得D_P的电位高于S_P的电位，电位差高于阈值电压时，Q_P寄生体二极管导通，为Q_N的输入容C_iss充电，v_GS则会随之增大；由于该负反馈机制的存在，关断过程中，Q_N的栅源电压v_GS将紧紧跟随驱动电压v_GS*变化。

若被控MOSFET Q_N为桥臂电路中的被动管，则需要关断钳位，抵抗外界干扰。此时，PWM信号S一直是低电平，栅极驱动芯片的输出电压为关断偏置电压V_EE，驱动电压v_GS*＝V_EE。Q_N的栅源电压v_GS在稳态时等于关断偏置电压V_EE；当Q_N的栅源电压v_GS受到干扰出现波动时，触发负反馈机制。若Q_N的栅源电压v_GS受干扰升高，当S_P的电位高于D_P的电位，且电位差超过阈值电压时，Q_P沟道导通，驱动芯片通过Q_P的沟道为Q_N的输入电容C_iss放电，Q_N的栅源电压v_GS减小；若Q_N的栅源电压v_GS受干扰降低，当D_P的电位高于S_P的电位，且电位差超过阈值电压时，Q_P寄生体二极管导通，为Q_N的输入容C_iss充电，v_GS则会随之增大。由于该负反馈机制的存在，Q_N的栅源电压v_GS受到干扰出现波动时，Q_N的栅源电压v_GS将紧紧钳位于驱动电压v_GS*＝V_EE。

如图2所示，是本实用新型所述电路所特有的负反馈调节机制。本实用新型所述驱动电路通过该机制屏蔽脉冲电压、脉冲电流的干扰，实现高速开关下的栅压稳定。驱动电压v_GS*作为栅源极的参考信号，输入栅极负反馈控制回路。参考信号与被控MOSFET的栅源电压v_GS之差，通过辅助MOSFET的跨导增益g_m，控制被控MOSFET输入电容C_iss、栅极内电阻R_g共同构成的被控对象。考虑外界的脉冲电压、脉冲电流的干扰n(s)，一般通过米勒电容产生位移电流，对被控MOSFET的C_iss充放电干扰栅源电压。若v_GS增大(或减小)，则与参考值v_GS*之差增大，经过驱动管跨导增益的调节后，对输入电容C_iss放电(或充电)，被控MOSFET的栅源电压v_GS恢复稳定。栅极负反馈控制的目标是让被控MOSFET的栅源电压v_GS跟踪驱动信号v_GS*的变化，并屏蔽脉冲电压、脉冲电流的干扰n(s)。在不牺牲开关速度的前提下，自动抑制栅源电压干扰，实现高速开关下的栅压稳定。

如图3所示，本实施例展示了用于桥臂结构的负反馈有源驱动电路。其中，桥臂上管Q_H和桥臂下管Q_L均采用结电容的形式表示，以便于使用者理解MOSFET栅极负反馈有源驱动电路的工作原理。在图3中，为区分上管和下管，分别增添角标“1”和“2”，或分别增添角标“L”和“H”。R₁和R₂分别代表上管和下管的驱动电阻，C₁和C₂分别代表上管和下管的辅助电容，Q_p1和Q_p2分别代表上管和下管的辅助MOSFET。桥臂上管Q_H作为主动管，在脉冲控制信号S₁的控制下，开通、关断；桥臂下管Q_L作为被动管，其控制信号S₂一直处于低电平，Q_L沟道关断，仅用其寄生体二极管续流。

MOSFET的米勒电容C_gdH和C_gdL随着漏源电压的增大而降低。为了方便揭示负反馈有源驱动电路原理，在接下来的实施例中引入分段线性化的近似曲线，拟合实际曲线。当漏源电压大于栅源电压时，C_gdH和C_gdL的值为C_gd1；当漏源电压小于栅源电压时，C_gdH和C_gdL的值为C_gd2。桥臂中点输出电流，在一个开关周期中，近似恒定，因此以恒流源表示为I_L。同时，记桥臂上的直流电压为V_DC。

如图4a和图4b所示，分别展示了图3所示电路的Q_H开通和关断动态过程的理论波形，分别以S₁从低电平变为高电平的时刻、S₁从高电平变为低电平的时刻为初始时刻，两个动态过程分别有4个主要模态，详述如下：

1、如图4a所示，Q_H开通过程

开通模态1：开通延迟阶段t_d(on)。0时刻，S₁从低电平变为高电平，驱动芯片通过R₁为辅助电容C₁充电，驱动电压v_GS1*增大，逐渐从V_EE1上升到V_CC1。由于所述负反馈机制，Q_H的栅源电压v_GS1跟随v_GS1*变化，也逐渐增大，然而由于图1所述栅极负反馈有源驱动是I型系统，其对于斜坡信号v_GS1*的跟踪存在一定误差，但由于开环放大倍数足够大，该跟踪误差不会影响驱动电路正常工作。该模态中，由于v_GS1尚小于阈值电压V_GS,th，Q_H的沟道处于关断状态，i_D1＝0。v_DS1处于V_DC不变，当v_GS1上升到达V_GS,th时，该模态结束。

开通模态2：电流上升阶段t_ri。v_GS1从阈值电压V_GS,th开始，升高到V_GS,IL，表示可以维持沟道电流为I_L的v_GS1值。v_DS1处于V_DC不变。Q_H的电流i_D1从0开始上升至I_L。该过程中，由于被动管电流i_D2的降低，Q_L的栅源电压v_GS2产生微小上升，但不足以触发Q_P2导通。在忽略Q_L寄生体二极管反向恢复的条件下，该模态在电流上升至I_L的时刻结束。

开通模态3：电压下降阶段t_fv1。普通驱动电路情况下，将进入米勒平台，栅源电压维持在V_gs,IL不变。但采用栅极负反馈有源驱动的MOSFET，由于图1实施例所述负反馈机制的存在，Q_H的栅源电压v_GS1仍然跟随v_GS1*一起升高，不会维持在V_gs,IL不变。在该模态中，v_DS1从V_DC开始下降，由于漏源电压仍然大于栅源电压，C_gdH的值依旧相对较小(C_gd1)，该阶段v_DS1下降速度相对较快。该模态中，Q_L的漏源电压v_DS2迅速上升，因而Q_L的栅源电压v_GS2产生较大幅度的上升；由于图1实施例所述负反馈机制的存在，当S_P2的电位高于D_P2的电位，且电位差超过阈值电压V_th时，Q_P2沟道导通，驱动芯片通过Q_P2的沟道为Q_L的输入电容C_issL放电，Q_L的栅源电压v_GS2减小，干扰得到抑制，v_GS2又回到V_EE2。当v_DS1下降到与v_GS1在数值上相等时，该模态结束。

开通模态4：电压下降阶段t_fv2。由于图1实施例所述负反馈机制的存在，Q_H的栅源电压v_GS1仍然跟随v_GS1*一起升高，不会维持在V_gs,IL不变。v_DS1继续下降，由于漏源电压小于栅源电压，C_gdH的值相对较大(C_gd2)，该阶段v_DS1下降速度相对较慢。当v_DS1下降到V_DS(on)时，该模态结束。

开通模态4之后，由于上述负反馈机制的存在，Q_H的栅源电压v_GS1仍然跟随v_GS1*一起升高到高电平V_CC1，最终完成开通过程。

2、如图4b所示，Q_H关断过程

关断模态1：关断延迟阶段t_d(off)。0时刻，S₁从高电平变为高电平，驱动芯片通过R₁为辅助电容C₁放电，驱动电压v_GS1*减小，逐渐从V_CC1下降到V_EE1。由于图1实施例中负反馈机制，Q_H的栅源电压v_GS1跟随v_GS1*变化，也逐渐减小，然而由于图1所示栅极负反馈有源驱动是I型系统，其对于斜坡信号v_GS1*的跟踪存在一定误差，但由于开环放大倍数足够大，该跟踪误差不会影响驱动电路正常工作。由于栅源电压尚大于阈值电压V_GS,th，Q_H的沟道处于导通状态，因而仍然有i_D1＝I_L，v_DS1尚处于V_DS(on)不变。当v_GS1下降到达V_GS,IL时，该模态结束。

关断模态2：电压上升阶段t_rv1。普通驱动电路情况下，将进入米勒平台，栅源电压维持在V_GS,IL不变。但采用栅极负反馈有源驱动的MOSFET，由于图1实施例所述负反馈机制的存在，Q_H的栅源电压v_GS1仍然跟随v_GS1*一起降低，不会维持在V_GS,IL不变，而是继续下降。该模态中，v_DS1从V_DS(on)开始上升。由于漏源电压仍然小于栅源电压，C_gdH的值依旧相对较大(C_gd2)，该阶段v_DS1上升速度相对较慢。当v_DS1上升到与v_GS1在数值上相等时，该模态结束。

关断模态3：电压上升阶段t_rv2。由于图1所示负反馈机制的存在，Q_H的栅源电压v_GS1仍然跟随v_GS1*一起降低。该模态中，v_DS1继续上升。由于漏源电压大于栅源电压，C_gdH的值相对较小(C_gd1)，该阶段v_DS1上升速度相对较快。Q_L的漏源电压v_DS2迅速下降，因而Q_L的栅源电压v_GS2产生较大幅度的下降；由于图1所示负反馈机制的存在，当D_P2的电位高于S_P2的电位，且电位差超过阈值电压V_th时，Q_P2寄生体二极管导通，驱动芯片通过Q_P2的寄生体二极管为Q_L的输入电容C_issL充电，Q_L的栅源电压v_GS2增大，干扰得到抑制，v_GS2又回到V_EE2。当v_DS1上升到V_DC时，该模态结束。

关断模态4：电流下降阶段t_fi。由于图1所示负反馈机制的存在，Q_H的栅源电压v_GS1仍然跟随v_GS1*一起降低，直到达到阈值电压V_GS,th。该过程中，由于被动管电流i_D2的升高，Q_L的栅源电压v_GS2产生微小下降，但不足以触发Q_P2的寄生体二极管导通。该模态中，v_DS1处于V_DC不变，Q_H的电流i_D1从I_L开始下降至0，该模态结束。

关断模态4之后，由于图1实施例所示负反馈机制的存在，Q_H的栅源电压v_GS1仍然跟随v_GS1*一起降低，从阈值电压V_GS,th一直到降低到低电平V_EE1，最终完成关断过程。

本实用新型所述栅极负反馈有源驱动电路参数设计原则叙述如下。

(1)被控MOSFET选型原则

本实用新型所述栅极负反馈有源驱动时，需首先依据功率变换装置的工作环境，确定被控MOSFET，作为主功率电能变换的开关器件。与传统驱动方式下的功率变换装置的功率开关器件选型原则一致，一般在功率变换装置额定工作状态下，计算获得的器件的最大工作电压、工作电流，确保MOSFET处于安全工作区内，参考器件允许的最大漏源极电压和最大漏极电流，确定MOSFET型号。在该实施实例中，选择商业化程度较高且大功率电能变换领域较为典型的一款器件，作为被控MOSFET，以示范验证所提方法的技术可行性。该MOSFET的最大漏源极电压1200V、最大漏极电流56A，型号是IMZ120R030M1H。

(2)驱动芯片选型及其外围电路设计原则

由于被控MOSFET的阈值电压较低(约2-4V)，虽然栅极负反馈有源驱动电路具有稳定栅源电压，屏蔽脉冲电压和脉冲电流干扰影响的作用，但并非完全根除栅极的不稳定问题。因此，驱动的负压关断是十分必要的。推荐开通偏置电压V_CC＝18～22V，关断偏置电压V_EE＝-2.5～-5V。可采用金升阳驱动电源模块QA01C系列(或类似替代产品)实现开通和关断偏置电压。基于以上考虑，该实施实例的设计中，采用开通电压V_CC＝20V，关断电压V_EE＝-5V。

推荐共模瞬变抗扰度CMTI≥100V/ns(全温度范围内)。在驱动能力上，芯片输出电流应不小于(V_CC-V_EE)/R_g，其中R_g为被控MOSFET的栅极寄生电阻。例如，前述所选被控MOSFET(IMZ120R030M1H)的栅极内电阻R_g＝3Ω，故而芯片输出电流应不小于8.3A，该实施实例中采用驱动芯片1ED3124MU12H，输出电流可达14A。

(3)辅助MOSFET选型原则

辅助MOSFET需选取与被控MOSFET沟道特性对偶的器件实现，一般情况下，被控MOSFET为N沟道，因此，辅助MOSFET应为P沟道MOSFET。同时，为保证控制精度，辅助MOSFET的跨导增益远大于1(S)。此外，由于被控MOSFET的开通和关断过程中，辅助MOSFET需承受一定的电压和电流，因此，为保证辅助MOSFET安全工作，需根据驱动芯片设计的开通偏置电压V_CC关断偏置电压V_EE，以及被控MOSFET栅极特性，选取辅助MOSFET的电压、电流等级，推荐漏源击穿电压不小于V_CC-V_EE，且可承受的连续漏极电流不小于(V_CC-V_EE)/R_g。基于以上分析，该实施实例采用FDS9435A作为P沟道的辅助MOSFET，其漏源击穿电压为30(V)，可承受的连续漏极电流为25(A)，跨导增益为10(S)。

(4)辅助电容和驱动电阻设计原则

驱动芯片输出端连接的辅助电容和驱动电阻(如图1中的C和R)，一起影响v_GS上升下降速度。由于一般情况下，被控MOSFET的输入电容约nF级，而辅助MOSFET的跨导增益远大于1(S)。因此栅极负反馈有源驱动电路的开环放大倍数足够大。当v_GS跟踪斜坡上升(下降)的v_GS*时，二者之间的偏差很小，v_GS*与v_GS具有近似相等的上升下降速度。

辅助电容C在功能上还有解耦作用，缩短驱动芯片输出端与辅助MOSFET与被控MOSFET栅源极构成回路的“电气周长”。推荐辅助电容C在桥臂电路的功率回路无阻尼自振荡频率处，具有不大于0.2Ω的阻抗，即：

该实施例中，被控MOSFET(IMZ120R030M1H)的输出容C_oss＝116pF，功率回路的杂散电感L_o估算为50nH，因而根据上述公式，辅助电容C应当不小于12nF；工程上选取辅助电容C＝20nF以确保其在功率回路无阻尼自振荡频率处的阻抗足够小。

辅助电容C选取之后，即可设计驱动电阻R。驱动电阻R与辅助电容C的乘积τ＝RC，是该阻容电路的充放电时间常数。充放电时间常数τ与栅源电压上升下降斜率成反比，即较大的充放电时间常数τ将导致较缓慢的栅源电压上升下降时间，因此，被控MOSFET的开关速度也将变缓。反之，若需加快被控MOSFET的开关速度，如需要降低损耗、提高效率的场合，就可以采用较小的充放电时间常数τ，获得较快的开关速度。然而，驱动电阻R在功能上还需兼顾对驱动芯片的限流和保护作用，开关动作伊始，驱动芯片经过驱动电阻R对辅助电容C充放电电流达到峰值(V_CC-V_EE)/R。为最大限度利用该实施例所选驱动芯片的带负载能力，让MOSFET获得相对较快的开关速度，本实施例依据驱动芯片输出电流峰值的70％设计充放电电流峰值(V_CC-V_EE)/R。开通电压V_CC＝20V，关断电压V_EE＝-5V，1ED3124MU12H最大输出电流的70％约10A，因此，驱动电阻R＝2.5Ω，对应的充放电时间常数τ＝50nS。需要注意的是，此处对驱动电阻R的设计仅做示范说明之用，工业应用中，驱动电阻可根据效率、损耗、电磁兼容等综合需求，结合辅助电容的取值灵活调试选取。

(5)驱动电路的PCB设计

为保证了硬件设计的可靠性，需在主功率部分减小功率线路中的寄生电感，降低功率管MOSFET漏源电压振荡和尖峰。本实施例采用了上下两层均铺铜，中间过孔连接的方式。在驱动回路中，为了使回路寄生电感尽可能的小，通过尽可能地缩短驱动回路长度，将主要元器件在满足安全规定的情况下尽可能地贴近功率管MOSFET，同时采用大面积铺铜的方式缩短驱动回路，以保证辅助MOSFET可以有效工作，不受引线杂散参数影响。

如图5a、5b以及5c所示，为本实施例在双脉冲电路中的实验电路，包括了一种MOSFET栅极负反馈有源驱动电路对照的无任何抑制措施的实验电路、一种MOSFET栅极负反馈有源驱动电路对照的采用被动抑制措施的实验电路以及一种MOSFET栅极负反馈有源驱动电路对照的采用负反馈有源驱动的实验电路；均设置一驱动脉冲驱动主动MOSFET Q_H，设置一负向电压偏置，用于关断被动MOSFET Q_L，在该实施例中对比了三种案例下被动管Q_L栅源极电压v_GS2受到干扰的情况，用于验证采用MOSFET栅极负反馈有源驱动电路稳定栅源电压的有效性。

如图6a至图6c所示，为本实用新型实施例的无干扰抑制的传统驱动电路实验波形，主动管Q_H以及被动管Q_L的驱动仅有驱动电阻，对应的驱动电阻均为10Ω。如图6a所示，被动管Q_L栅源极电压v_GS2受到干扰出现较大振荡，正向干扰幅度高达7.9V，负向干扰幅度高达7V。如图6b所示，被动管Q_L的漏源电压v_DS2上升过程中，100V-800V的上升斜率约43.7V/ns。如图6c所示，被动管Q_L的漏源电压v_DS2下降过程中，800V-100V的下降斜率约51.25V/ns。可见，被动管Q_L的漏源电压v_DS2上升下降速度较快，引起Q_L栅源极电压v_GS2的明显不稳定现象。

如图7a至7c所示，为本实施例中采用无源抑制方法的驱动电路实验波形，主动管Q_H以及被动管Q_L的驱动电路采用并联栅源极辅助电容的办法。驱动电阻R₁、R₂为10Ω，栅源极并联辅助电容C_a1、C_a2为2nF。如图7a所示，被动管Q_L栅源极电压v_GS2的干扰振荡有一定程度的缓解，正向干扰幅度约为4V，负向干扰幅度也约为4V。如图7b所示，被动管Q_L的漏源电压v_DS2上升过程中，100V-800V的上升斜率约42.5V/ns。如图7c所示，被动管Q_L的漏源电压v_DS2下降过程中，800V-100V的下降斜率约39.6V/ns。相比图6a至图6c实施例中的开关速度，有大幅度降低，可见，采用栅源极并联辅助电容的无源栅极振荡抑制方法，虽然有效抑制了栅源极的振荡，但是却以牺牲开关速度为代价。

如图8a至图8c所示，为本实施例中采用MOSFET栅极负反馈有源驱动电路实验波形。主动管Q_H以及被动管Q_L的驱动电路均采用有源负反馈驱动。如图8a所示，被动管Q_L栅源极电压v_GS2的干扰振荡有更大程度的缓解，正向干扰幅度约为3V，负向干扰幅度也约为3V。如图8b所示，被动管Q_L的漏源电压v_DS2上升过程中，100V-800V的上升斜率约50V/ns。如图8c所示，被动管Q_L的漏源电压v_DS2下降过程中，800V-100V的下降斜率约50V/ns。相比图7a至图7c实施例中的无源抑制方案，本实用新型所提栅极负反馈有源抑制电路可以实现更大幅度的栅源电压振荡抑制，而且，不会以牺牲开关速度为代价。在该辅助电容(20nF)设置情况下，相比图6a至图6c中实施例的开关速度，尚有一定程度的提高。

本实用新型另一种具体实施方式：

如图1所示，一种MOSFET栅极负反馈有源驱动电路，用于连接驱动信号，进行控制被控MOSFET的开和关，包括：

驱动推挽电路，用于产生控制MOSFET等宽禁带半导体器件的驱动电压v_GS*；即提供驱动电流以驱动被控MOSFET，所述驱动信号连接至所述驱动推挽电路，所述驱动推挽电路与第三节点串联；

驱动电阻R，所述驱动电阻R一端与驱动推挽电路串联，另一端与第一节点相连，用于限制驱动推挽电路对辅助电容C的充放电电流，起限流和保护的作用；第一节点与被控MOSFET源极之间的电压差为驱动电压；

辅助电容C，所述辅助电容C一端与第一节点相连接，另一端通过第三节点与被控MOSFET源极S相连接，与驱动电阻R构成无源网络，用于调节被控MOSFET的开关速度；

辅助MOSFET，所述辅助MOSFET为P沟道MOSFET，所述辅助MOSFET源极与被控MOSFET栅极相连接，用于构造负反馈调节机制，所述辅助MOSFET漏极连接到驱动电压；所述驱动电压为驱动芯片经过无源网络滤波后的电压；所述P沟道MOSFET漏极D_p和栅极G_p通过第二节点与所述驱动电阻R串联，源极S_p与被控MOSFET栅极G相连接，用于构造负反馈调节机制，实现栅极电压自稳定；

所述驱动推挽电路包括一MOSFET驱动芯片、开通偏置电压V_CC以及关断偏置电压V_EE；所述MOSFET驱动芯片输出电源正端口连接至开通偏置电压V_CC的正极，所述MOSFET驱动芯片输出电源负端口连接至关断偏置电压V_EE的负极，所述MOSFET驱动芯片的驱动输出端口连接至所述驱动电阻R的一端，所述驱动芯片的驱动输入端口连接至驱动信号；所述开通偏置电压V_CC的负极以及关断偏置电压V_EE的正极均连接至所述第三节点；所述驱动推挽电路仅采用普通MOSFET的驱动芯片即可，V_CC为开通偏置电压，推荐开通偏置电压值为18～22V，V_EE为关断偏置电压，推荐关断偏置电压值为-2.5～-5V，驱动芯片推荐共模瞬变抗扰度(CMTI)≥100V/ns(全温度范围内)。在驱动能力上，芯片输出电流应不小于(V_CC-V_EE)/R_g，其中R_g为被控MOSFET的栅极寄生电阻。

所述P沟道MOSFET在被控MOSFET的开通和关断过程中，需承受一定的电压和电流，因此，为保证其安全工作，需根据驱动芯片设计的开通偏置电压V_CC关断偏置电压V_EE，以及被控MOSFET栅极特性，选取辅助MOSFET的电压、电流等级，推荐漏源击穿电压不小于V_CC-V_EE，且可承受的连续漏极电流不小于(V_CC-V_EE)/R_g。同时，为保证控制精度，所述P沟道MOSFET的跨导增益应远大于1(S)。

所述辅助电容C功能上除可调节被控MOSFET开关速度外，同时也可缩小驱动芯片、辅助MOSFET、被控MOSFET栅源极三者构成的回路面积，实现驱动回路的高频解耦。

虽然以上描述了本实用新型的具体实施方式，但是熟悉本技术领域的技术人员应当理解，我们所描述的具体的实施例只是说明性的，而不是用于对本实用新型的范围的限定，熟悉本领域的技术人员在依照本实用新型的精神所作的等效的修饰以及变化，都应当涵盖在本实用新型的权利要求所保护的范围内。

Claims

1.一种MOSFET栅极负反馈有源驱动电路，用于连接驱动信号，进行控制被控MOSFET的开和关，其特征在于：包括：

2.根据权利要求1所述的一种MOSFET栅极负反馈有源驱动电路，其特征在于：还包括：第一节点、第二节点以及第三节点；

所述辅助MOSFET漏极和栅极通过第二节点与所述驱动电阻R串联。

3.根据权利要求2所述的一种MOSFET栅极负反馈有源驱动电路，其特征在于：所述驱动推挽电路包括一MOSFET驱动芯片、开通偏置电压V _CC以及关断偏置电压V _EE；所述MOSFET驱动芯片输出电源正端口连接至开通偏置电压V _CC的正极，所述MOSFET驱动芯片输出电源负端口连接至关断偏置电压V _EE的负极，所述MOSFET驱动芯片的驱动输出端口连接至所述驱动电阻R的一端，所述驱动芯片的驱动输入端口连接至驱动信号；所述开通偏置电压V _CC的负极以及关断偏置电压V _EE的正极均连接至所述第三节点；在驱动能力上，MOSFET的驱动芯片输出电流应不小于(V _CC-V _EE)/R _g，其中R _g为被控MOSFET的栅极寄生电阻。

4.根据权利要求1所述的一种MOSFET栅极负反馈有源驱动电路，其特征在于：所述辅助MOSFET的漏源击穿电压不小于V _CC-V _EE，且承受的连续漏极电流不小于(V _CC-V _EE)/R _g。