CN214123468U - 一种内部补偿电路 - Google Patents
一种内部补偿电路 Download PDFInfo
- Publication number
- CN214123468U CN214123468U CN202022691880.5U CN202022691880U CN214123468U CN 214123468 U CN214123468 U CN 214123468U CN 202022691880 U CN202022691880 U CN 202022691880U CN 214123468 U CN214123468 U CN 214123468U
- Authority
- CN
- China
- Prior art keywords
- transistor
- compensation circuit
- drain
- capacitor
- dielectric layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Electroluminescent Light Sources (AREA)
Abstract
本实用新型涉及显示器补偿电路技术领域，特别涉及一种内部补偿电路，包括晶体管T1、晶体管T2、晶体管T3、晶体管T4、晶体管T5、晶体管T6、电容C1、电容C2和发光二极管OLED，晶体管T3、晶体管T4和晶体管T6均为多晶硅薄膜晶体管且均设置于基板与介质层之间，晶体管T1、晶体管T2和晶体管T5均为氧化物薄膜晶体管且均设置于介质层上方，这样设计的内部补偿电路可补偿Vth漂移，改善了由Vth漂移引发的不良问题；这样设计的补偿电路架构可减少Pixel所占面积，增加解析度，提高PPI，改善显示效果。
Description
技术领域
本实用新型涉及显示器补偿电路技术领域，特别涉及一种内部补偿电路。
背景技术
当今科技发展，人们生活水平进步，对显示器的面板要求变得更高，需要面板厂商进一步提升显示器的显示质量，要提高显示器的质量，提高解析度是关键，为了在有限的空间内尽可能做高解析度，需要每个Pixel(像素)所占面积更小；对于OLED(英文全称为Organic Light Emitting Diode，有机发光二极管)面板来说，面内2T1C(两个TFT和一个电容)Pixel电路会受到Vth(阈值电压)漂移的影响导致面板发光亮度不均匀，影像显示效果，补偿电路可提升面板显示效果，而为了达到更好的补偿效果，补偿电路会有多个TFT(英文全称为Thin Film Transistor，薄膜场效应晶体管)，但是TFT过多会使Pixel所占面积增大，进而导致面板容纳的Pixel数量减少，即解析度变低，无法满足高解析度的要求。
实用新型内容
本实用新型所要解决的技术问题是：提供一种内部补偿电路。
为了解决上述技术问题，本实用新型采用的技术方案为：
一种内部补偿电路，包括晶体管T1、晶体管T2、晶体管T3、晶体管T4、晶体管T5、晶体管T6、电容C1、电容C2和发光二极管OLED，所述晶体管T3、晶体管T4和晶体管T6均为多晶硅薄膜晶体管且均设置于基板与介质层之间，所述晶体管T1、晶体管T2和晶体管T5均为氧化物薄膜晶体管且均设置于介质层上方；
所述晶体管T1的栅极接第一扫描信号，所述晶体管T1的源极接数据信号，所述晶体管T1的漏极分别与电容C1的一端和晶体管T2的源极电连接，所述晶体管T2的栅极接第二扫描信号，所述晶体管T2的漏极分别与晶体管T3的源极和电容C2的一端电连接，所述晶体管T3的栅极接第三扫描信号，所述晶体管T3的漏极分别与晶体管T4的栅极和晶体管T5的源极电连接，所述晶体管T4的漏极接电源信号，所述晶体管T4的源极分别与晶体管T6的源极和电容C2的另一端电连接，所述晶体管T5的栅极接第二扫描信号，所述晶体管T6的漏极与发光二极管OLED的阳极电连接，所述晶体管T6的栅极接第二扫描信号。
本实用新型的有益效果在于：
本方案设计的晶体管T3、晶体管T4和晶体管T6均为多晶硅薄膜晶体管且均设置于基板与介质层之间，晶体管T1、晶体管T2和晶体管T5均为氧化物薄膜晶体管且均设置于介质层上方，这样设计的内部补偿电路可补偿Vth漂移，改善了由Vth漂移引发的不良问题；这样设计的补偿电路架构可减少Pixel所占面积，增加解析度，提高PPI，改善显示效果。
附图说明
图1为根据本实用新型的一种内部补偿电路的结构示意图；
图2为根据本实用新型的一种内部补偿电路的架构分层示意图；
图3为根据本实用新型的一种内部补偿电路的架构分层示意图；
图4为根据本实用新型的一种内部补偿电路的波形图；
图5为根据本实用新型的一种内部补偿电路的T1阶段的结构示意图；
图6为根据本实用新型的一种内部补偿电路的T2阶段的结构示意图；
图7为根据本实用新型的一种内部补偿电路的T3阶段的结构示意图；
图8为根据本实用新型的一种内部补偿电路的T4阶段的结构示意图；
标号说明：
1、上层；2、下层。
具体实施方式
为详细说明本实用新型的技术内容、所实现目的及效果，以下结合实施方式并配合附图予以说明。
请参照图1，本实用新型提供的技术方案：
一种内部补偿电路，包括晶体管T1、晶体管T2、晶体管T3、晶体管T4、晶体管T5、晶体管T6、电容C1、电容C2和发光二极管OLED，所述晶体管T3、晶体管T4和晶体管T6均为多晶硅薄膜晶体管且均设置于基板与介质层之间，所述晶体管T1、晶体管T2和晶体管T5均为氧化物薄膜晶体管且均设置于介质层上方；
所述晶体管T1的栅极接第一扫描信号，所述晶体管T1的源极接数据信号，所述晶体管T1的漏极分别与电容C1的一端和晶体管T2的源极电连接，所述晶体管T2的栅极接第二扫描信号，所述晶体管T2的漏极分别与晶体管T3的源极和电容C2的一端电连接，所述晶体管T3的栅极接第三扫描信号，所述晶体管T3的漏极分别与晶体管T4的栅极和晶体管T5的源极电连接，所述晶体管T4的漏极接电源信号，所述晶体管T4的源极分别与晶体管T6的源极和电容C2的另一端电连接，所述晶体管T5的栅极接第二扫描信号，所述晶体管T6的漏极与发光二极管OLED的阳极电连接，所述晶体管T6的栅极接第二扫描信号。
从上述描述可知，本实用新型的有益效果在于：
本方案设计的晶体管T3、晶体管T4和晶体管T6均为多晶硅薄膜晶体管且均设置于基板与介质层之间，晶体管T1、晶体管T2和晶体管T5均为氧化物薄膜晶体管且均设置于介质层上方，这样设计的内部补偿电路可补偿Vth漂移，改善了由Vth漂移引发的不良问题；这样设计的补偿电路架构可减少Pixel所占面积，增加解析度，提高PPI，改善显示效果。
进一步的，所述电容C1设置于介质层上方。
进一步的，所述电容C2设置于基板与介质层之间。
进一步的，还包括穿透介质层的第一连接线和第二连接线，所述晶体管T2的漏极与晶体管T3的漏极之间通过第一连接线连接，所述晶体管T5的源极与晶体管T3的漏极之间均第二连接线连接。
请参照图1至图8，本实用新型的实施例一为：
请参照图1，一种内部补偿电路，包括晶体管T1、晶体管T2、晶体管T3、晶体管T4、晶体管T5、晶体管T6、电容C1、电容C2和发光二极管OLED；
请参照图2和图3，所述晶体管T3、晶体管T4和晶体管T6均为多晶硅薄膜晶体管且均设置于基板与介质层之间(即下层2)，所述晶体管T1、晶体管T2和晶体管T5均为氧化物薄膜晶体管且均设置于介质层上方(即上层1)；
请参照图1，所述晶体管T1的栅极接第一扫描信号，所述晶体管T1的源极接数据信号，所述晶体管T1的漏极分别与电容C1的一端和晶体管T2的源极电连接，所述晶体管T2的栅极接第二扫描信号，所述晶体管T2的漏极分别与晶体管T3的源极和电容C2的一端电连接，所述晶体管T3的栅极接第三扫描信号，所述晶体管T3的漏极分别与晶体管T4的栅极和晶体管T5的源极电连接，所述晶体管T4的漏极接电源信号，所述晶体管T4的源极分别与晶体管T6的源极和电容C2的另一端电连接，所述晶体管T5的栅极接第二扫描信号，所述晶体管T6的漏极与发光二极管OLED的阳极电连接，所述晶体管T6的栅极接第二扫描信号。
请参照图1，所述电容C1设置于介质层上方。
请参照图1，所述电容C2设置于基板与介质层之间。
请参照图1，还包括穿透介质层的第一连接线和第二连接线，所述晶体管T2的漏极与晶体管T3的漏极之间通过第一连接线连接，所述晶体管T5的源极与晶体管T3的漏极之间均第二连接线连接。
上述的内部补偿电路的工作原理为：
请参照图4和图5，为T1阶段，第一扫描信号Scan1写入低电平，晶体管T1打开，B点写入Vdata(数据信号)电压，第二扫描信号Scan2写入高电平，晶体管T2和晶体管T5关闭，VB＝Vdata；
请参照图4和图6，为T2阶段，第一扫描信号Scan1写入高电平，晶体管T1关闭，第二扫描信号Scan2依旧写入高电平，晶体管T2和晶体管T5继续保持关闭，晶体管T6依旧打开，第三扫描信号Scan3写入低电平，晶体管T3关闭，S点放电至发光二极管OLED两端跨压，即VS＝VOLED；
请参照图4和图7，为T3阶段，第二扫描信号Scan2写入低电平，晶体管T2和晶体管T5打开，A点写入Vdata(数据信号)电压，G点写入Vref(参考电压)，S点达到(Vref-Vth)，即此时VA＝Vdata，VG＝Vref，VS＝Vref –Vth；
请参照图4和图8，为T4阶段，第二扫描信号Scan2写入高电平，晶体管T2和晶体管T5关闭，晶体管T6打开，第三扫描信号Scan3写入高电平，晶体管T3打开；G点写入Vdata(数据信号)电压，即VG＝Vdata，VS＝Vref –Vth，那么VGS＝VG-VS＝Vdata-(Vref –Vth)，代入N型TFT饱和区电流公式IOLED＝1/2μnCOXW/L(VGS-VTH)2，得到IOLED＝1/2μnCOXW/L(Vdata-Vref)2(注μn为场效应迁移率，COX为单位面积的绝缘层电容；W/L为TFT沟道宽度比长度)。
从公式中可以得出此电路中发光二极管OLED的发光电流只与Vdata与Vref讯号有关，与Vth无关，其他参数相对固定，不会受到其他不稳定因子(例如VDD、VSS、VOLED等)的影响，同时该分层架构使Pixel所占面积较小，面板容纳Pixel数量较多，解析度较高。
综上所述，本实用新型提供的一种内部补偿电路，本方案设计的晶体管T3、晶体管T4和晶体管T6均为多晶硅薄膜晶体管且均设置于基板与介质层之间，晶体管T1、晶体管T2和晶体管T5均为氧化物薄膜晶体管且均设置于介质层上方，这样设计的内部补偿电路可补偿Vth漂移，改善了由Vth漂移引发的不良问题；这样设计的补偿电路架构可减少Pixel所占面积，增加解析度，提高PPI，改善显示效果。
以上所述仅为本实用新型的实施例，并非因此限制本实用新型的专利范围，凡是利用本实用新型说明书及附图内容所作的等同变换，或直接或间接运用在相关的技术领域，均同理包括在本实用新型的专利保护范围内。
Claims (4)
1.一种内部补偿电路，其特征在于，包括晶体管T1、晶体管T2、晶体管T3、晶体管T4、晶体管T5、晶体管T6、电容C1、电容C2和发光二极管OLED，所述晶体管T3、晶体管T4和晶体管T6均为多晶硅薄膜晶体管且均设置于基板与介质层之间，所述晶体管T1、晶体管T2和晶体管T5均为氧化物薄膜晶体管且均设置于介质层上方；
所述晶体管T1的栅极接第一扫描信号，所述晶体管T1的源极接数据信号，所述晶体管T1的漏极分别与电容C1的一端和晶体管T2的源极电连接，所述晶体管T2的栅极接第二扫描信号，所述晶体管T2的漏极分别与晶体管T3的源极和电容C2的一端电连接，所述晶体管T3的栅极接第三扫描信号，所述晶体管T3的漏极分别与晶体管T4的栅极和晶体管T5的源极电连接，所述晶体管T4的漏极接电源信号，所述晶体管T4的源极分别与晶体管T6的源极和电容C2的另一端电连接，所述晶体管T5的栅极接第二扫描信号，所述晶体管T6的漏极与发光二极管OLED的阳极电连接，所述晶体管T6的栅极接第二扫描信号。
2.根据权利要求1所述的内部补偿电路，其特征在于，所述电容C1设置于介质层上方。
3.根据权利要求1所述的内部补偿电路，其特征在于，所述电容C2设置于基板与介质层之间。
4.根据权利要求1所述的内部补偿电路，其特征在于，还包括穿透介质层的第一连接线和第二连接线，所述晶体管T2的漏极与晶体管T3的漏极之间通过第一连接线连接，所述晶体管T5的源极与晶体管T3的漏极之间均第二连接线连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202022691880.5U CN214123468U (zh) | 2020-11-19 | 2020-11-19 | 一种内部补偿电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202022691880.5U CN214123468U (zh) | 2020-11-19 | 2020-11-19 | 一种内部补偿电路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN214123468U true CN214123468U (zh) | 2021-09-03 |
Family
ID=77505484
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202022691880.5U Active CN214123468U (zh) | 2020-11-19 | 2020-11-19 | 一种内部补偿电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN214123468U (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112382233A (zh) * | 2020-11-19 | 2021-02-19 | 福建华佳彩有限公司 | 一种内部补偿电路及其控制方法 |
| CN114743500A (zh) * | 2022-04-25 | 2022-07-12 | 福建华佳彩有限公司 | 一种高解析度的5t2c ltpo内部补偿电路及其控制方法 |
-
2020
- 2020-11-19 CN CN202022691880.5U patent/CN214123468U/zh active Active
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112382233A (zh) * | 2020-11-19 | 2021-02-19 | 福建华佳彩有限公司 | 一种内部补偿电路及其控制方法 |
| CN114743500A (zh) * | 2022-04-25 | 2022-07-12 | 福建华佳彩有限公司 | 一种高解析度的5t2c ltpo内部补偿电路及其控制方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20240292650A1 (en) | Electronic device | |
| US10170038B2 (en) | Organic light emitting diode display | |
| US10535302B2 (en) | Pixel circuit, method for driving the same, and display apparatus | |
| CN113035133A (zh) | 像素驱动电路、像素驱动电路的驱动方法和显示面板 | |
| US11798473B2 (en) | Pixel driving circuit and display panel | |
| CN113611247B (zh) | 一种显示基板和显示面板 | |
| CN214123468U (zh) | 一种内部补偿电路 | |
| WO2021227623A9 (zh) | 像素单元、显示基板及显示装置 | |
| US11978399B2 (en) | Pixel drive circuit, display panel, and display device | |
| CN112365849A (zh) | 一种像素驱动电路及显示面板 | |
| CN114038427B (zh) | 显示面板 | |
| CN114882834A (zh) | 像素驱动电路、像素驱动方法和显示面板 | |
| WO2020177258A1 (zh) | 像素驱动电路及显示面板 | |
| CN110047440A (zh) | 像素电路、驱动方法、显示面板和显示装置 | |
| CN211629115U (zh) | 像素单元、显示基板及显示装置 | |
| CN210777794U (zh) | 一种像素补偿电路 | |
| CN210805180U (zh) | 一种像素补偿电路 | |
| KR20200080890A (ko) | 전계발광 표시장치 | |
| CN210926020U (zh) | 一种分层式像素补偿电路 | |
| CN210805181U (zh) | 分层式amoled像素补偿电路 | |
| CN110808007A (zh) | 一种像素补偿电路 | |
| CN111048561A (zh) | 一种分层式像素补偿电路 | |
| CN214504953U (zh) | 一种像素补偿电路 | |
| KR20210085736A (ko) | 표시장치 | |
| CN112382233A (zh) | 一种内部补偿电路及其控制方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |