CN214099631U - 一种具有psg介质保护层的sgt器件 - Google Patents

Abstract

本实用新型公开一种具有PSG介质保护层的SGT器件，包括：第一导电类型的衬底、第一导电类型的漂移区、沟槽；所述沟槽内设有控制栅电极和屏蔽栅电极，且控制栅电极位于屏蔽栅电极的上方；还包括PSG介质保护层，位于沟槽内壁并填充在屏蔽栅电极的底部及侧面；还包括第一介质层、第二导电类型的基区、第一导电类型的重掺杂区、第二导电类型的重掺杂区、源极金属、第二介质层。本实用新型使用掺磷的PSG作为屏蔽栅介质层，起屏蔽空穴的作用，有效抑制由于界面俘获空穴引起的SGT雪崩击穿不稳定性。

Description

一种具有PSG介质保护层的SGT器件

技术领域

本实用新型涉及功率半导体器件技术领域，尤其涉及一种具有PSG介质保护层的SGT器件。

背景技术

功率MOSFET的工作频率范围大、输入阻抗高、热稳定性能好、开关损耗低、易驱动，在功率器件领域占据着极其重要的地位。随着信息技术的发展，对功率MOSFET器件的性能要求更加严格，MOSFET在开关状态的转换和静态工作中都会出现能量的损耗，降低这些方面的损耗是提高MOSFET工作效率的关键，也是行业内不断研究的关键问题。器件在电路系统中，大都以器件导通时的阻值来评估MOSFET的导通损耗，一般情况下这一损耗的数值与导通电阻呈现正相关性。同时，通常以存在于MOSFET中栅极和漏极之间的电容作为评估器件开关状态转换过程的动态损耗的重要参数，器件的动态损耗与开关速度负相关，这是因为在器件开关两种状态的转换过程中，器件会同时受到大电流和高电压作用，寄生电容的存在导致器件的能量损耗加剧，因此可以减小器件中的寄生电容提高工作开关速度，提高器件效率。

为了提高功率MOSFET的性能，国内外提出了单阶梯栅氧结构和SGT(Shield-gate-trench)等新型MOSFET结构。单阶梯栅氧结构的深沟槽底部可承受相对较高的电场，且深沟槽引起的电荷补偿效应降低了器件的导通电阻，但由于栅漏寄生电容的存在，延长了米勒平台的持续时间，进而使得MOSFE的开关时间被延长，这会明显增大其开关损耗。而SGT结构与之不同之处在于，这种结构引入了一种独立的处于漏端与栅端之间的场板，该场板接源极电位，减小栅电极和漏电极的交叠面积从而降低器件的米勒电容和栅电荷，这种结构广泛应用于中低压(20V-250V)的TRENCH MOS产品。

现有的虽然SGT结构能很好实现导通损耗和驱动损耗的折中，但由于屏蔽栅的引入，SGT结构存在着与时间相关的雪崩击穿的不稳定性，这已经严重影响了SGT器件的可靠性。在应力条件下，雪崩产生的热空穴使得氧化层与硅界面发生去钝化反应，器件内电场再分布，导致雪崩击穿电压随着时间的增加而增加或减少(walk out/walk in)。当漏源击穿电压降低到低于应用电路的工作电压时，器件发生失效，影响整个系统的运行。解决SGTMOSFET的可靠性问题，是实现其大规模应用的前提条件。

实用新型内容

本实用新型的目的是提供一种具有PSG介质保护层的SGT器件，使用掺磷的PSG作为屏蔽栅介质层，起屏蔽空穴的作用，有效抑制由于界面俘获空穴引起的SGT雪崩击穿不稳定性。

为实现上述目的，采用以下技术方案：

一种具有PSG介质保护层的SGT器件，包括：第一导电类型的衬底；第一导电类型的漂移区，位于第一导电类型的衬底的上表面；沟槽，位于第一导电类型的漂移区内，且沿第一导电类型的漂移区的厚度方向延伸；所述沟槽内设有控制栅电极和屏蔽栅电极，且控制栅电极位于屏蔽栅电极的上方；PSG介质保护层，位于沟槽内壁并填充在屏蔽栅电极的底部及侧面；第一介质层，位于沟槽内壁与控制栅电极的侧面之间，以及位于控制栅电极与屏蔽栅电极之间；第二导电类型的基区，位于沟槽的外围；所述第二导电类型的基区上设有并排的第一导电类型的重掺杂区与第二导电类型的重掺杂区，且第一导电类型的重掺杂区靠近第一介质层设置；源极金属，位于整个器件的顶层；第二介质层，位于控制栅电极与源极金属之间，且延伸至部分第一导电类型的重掺杂区的顶部。

较佳地，所述第二导电类型的基区的垂直深度不超过控制栅电极的垂直深度。

较佳地，所述屏蔽栅电极和源极金属短接。

较佳地，还包括漏极金属，漏极金属位于第一导电类型的衬底的背面。

较佳地，所述第一介质层、第二介质层均可采用二氧化硅，或二氧化硅与氮化硅的复合材料。

较佳地，所述控制栅电极、屏蔽栅电极为多晶硅。

采用上述方案，本实用新型的有益效果是：

本实用新型在现有SGT结构基础上改进，有效地避免发生walk out/walk in现象，增大SGT在应用中的可靠性。

1)器件的正向导通

正向导通时电极连接方式为：控制栅电极接正电位，漏极金属接正电位，源极金属接零电位。当控制栅电极施加的正偏电压达到阈值电压时，在第二导电类型的基区中靠近第一介质层的一侧形成反型沟道；在漏极的正向偏压下，电子作为载流子从第一导电类型的重掺杂区经过第二导电类型的基区中的反型沟道，注入第一导电类型的漂移区，并到达漏极形成正向电流，SGT器件导通。

2)器件的反向阻断

反向阻断时电极连接方式为：控制栅电极和源极金属短接且接零电位，漏极金属接正电位。

由于零偏压时第二导电类型的基区中没有反型层沟道，多子电子的导电通路被夹断。增大反向电压时，耗尽层边界将向靠近漏极金属一侧的第一导电类型的漂移区扩展以承受反向电压。与普通的槽栅VDMOS相比，在第一导电类型的漂移区掺杂浓度相同的情况下，由于屏蔽栅电极的存在，SGT的第一导电类型的漂移区内可以实现电荷平衡，形成横向电场，漂移区电场得到改善。在击穿电压相同时，SGT的导通电阻更小，且栅漏电流更小。

由于掺磷的PSG介质保护层的引入，它能够屏蔽空穴，有效抑制由于界面俘获空穴引起的SGT雪崩击穿不稳定性。

综上所述，本实用新型所提供的一种具有PSG介质保护层的SGT器件，具有较大的正向电流、较小的阈值电压、较小的导通电阻等特性，并且有效解决了SGT雪崩击穿不稳定性问题。

附图说明

图1为本实用新型的结构示意图；

其中，附图标识说明：

1—漏极金属， 2—第一导电类型的衬底，

3—第一导电类型的漂移区， 4—第二导电类型的基区，

5—第一导电类型的重掺杂区， 6—第二导电类型的重掺杂区，

7—控制栅电极， 8—第一介质层，

9—PSG介质保护层， 10—屏蔽栅电极，

11—源极金属， 12—第二介质层。

具体实施方式

以下结合附图和具体实施例，对本实用新型进行详细说明。

参照图1所示，本实用新型提供一种具有PSG介质保护层的SGT器件，包括：第一导电类型的衬底2；漏极金属1，漏极金属1位于第一导电类型的衬底2的背面；第一导电类型的漂移区3，位于第一导电类型的衬底2的上表面；沟槽，位于第一导电类型的漂移区3内，且沿第一导电类型的漂移区3的厚度方向延伸；所述沟槽内设有控制栅电极7和屏蔽栅电极10，且控制栅电极7位于屏蔽栅电极10的上方，控制栅电极7、屏蔽栅电极10为多晶硅。

第一介质层8，位于沟槽内壁与控制栅电极7的侧面之间，以及位于控制栅电极7与屏蔽栅电极10之间；第二导电类型的基区4，位于沟槽的外围，且第二导电类型的基区4的垂直深度不超过控制栅电极7的垂直深度。

PSG介质保护层9，位于沟槽内壁并填充在屏蔽栅电极10的底部及侧面，在沟槽内采用PSG(磷硅玻璃)介质保护层9填充，有效屏蔽空穴对沟槽栅氧化层(第一介质层8)的去钝化作用。

所述第二导电类型的基区4上设有并排的第一导电类型的重掺杂区5第二导电类型的重掺杂区6，且第一导电类型的重掺杂区5靠近第一介质层8设置；源极金属11，位于整个器件的顶层，屏蔽栅10和源极金属11短接。

第二介质层12，位于控制栅电极7与源极金属1之间，且延伸至部分第一导电类型的重掺杂区5的顶部。第一介质层8、第二介质层12均可采用二氧化硅，或二氧化硅与氮化硅的复合材料。

其中，控制栅电极7、第一导电类型的重掺杂区5、第二导电类型的重掺杂区6，三者的顶部齐平。源极金属11覆盖于整个器件的顶层，与第一导电类型的重掺杂区5、第二导电类型的重掺杂区6和第一介质层8接触，并与控制栅电极7经第二介质层12相隔离。

当器件正向导通时，控制栅电极7接正电位，漏极金属1接正电位，源极金属11接零电位；当器件反向阻断时，控制栅电极7和源极金属11短接且接零电位，漏极金属1接正电位。

本实用新型的SGT器件中所涉及的半导体材料可以是体硅、碳化硅、砷化镓或锗硅等。

采用本实用新型所提供的具有PSG介质保护层9的SGT器件，具有较大的正向电流、较小的阈值电压、较小的导通电阻等特性，并且有效解决了由于界面俘获空穴引起的SGT雪崩击穿不稳定性问题。

在一实施例中，第一导电类型可以包括N型，此时，第二导电类型可以包括P型。在该实施例中，一种具有PSG介质保护层的SGT器件，包括：N+衬底；N-漂移区，位于N+衬底的上表面；沟槽，位于N-漂移区内，且沿N-漂移区的厚度方向延伸；所述沟槽内设有控制栅电极7和屏蔽栅电极10，且控制栅电极7位于屏蔽栅电极10的上方；PSG介质保护层9，位于沟槽内壁并填充在屏蔽栅电极10的底部及侧面；第一介质层8，位于沟槽内壁与控制栅电极7的侧面之间，以及位于控制栅电极7与屏蔽栅电极10之间；P型基区，位于沟槽的外围；所述P型基区上设有并排的N+重掺杂区与P+重掺杂区，且N+重掺杂区靠近第一介质层8设置；源极金属11，位于整个器件的顶层；第二介质层12，位于控制栅电极7与源极金属11之间，且延伸至部分N+重掺杂区的顶部。

在另一实施例中，第一导电类型可以包括P型，此时，第二导电类型可以包括N型，在此不再赘述。

以上仅为本实用新型的较佳实施例而已，并不用于限制本实用新型，凡在本实用新型的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本实用新型的保护范围之内。

Claims (5)

1.一种具有PSG介质保护层的SGT器件，其特征在于，包括：

第一导电类型的衬底；

第一导电类型的漂移区，位于第一导电类型的衬底的上表面；

沟槽，位于第一导电类型的漂移区内，且沿第一导电类型的漂移区的厚度方向延伸；

所述沟槽内设有控制栅电极和屏蔽栅电极，且控制栅电极位于屏蔽栅电极的上方；

PSG介质保护层，位于沟槽内壁并填充在屏蔽栅电极的底部及侧面；

第一介质层，位于沟槽内壁与控制栅电极的侧面之间，以及位于控制栅电极与屏蔽栅电极之间；

第二导电类型的基区，位于沟槽的外围；

所述第二导电类型的基区上设有并排的第一导电类型的重掺杂区与第二导电类型的重掺杂区，且第一导电类型的重掺杂区靠近第一介质层设置；

源极金属，位于整个器件的顶层；

第二介质层，位于控制栅电极与源极金属之间，且延伸至部分第一导电类型的重掺杂区的顶部。

2.根据权利要求1所述的具有PSG介质保护层的SGT器件，其特征在于，所述第二导电类型的基区的垂直深度不超过控制栅电极的垂直深度。

3.根据权利要求1所述的具有PSG介质保护层的SGT器件，其特征在于，所述屏蔽栅电极和源极金属短接。

4.根据权利要求1所述的具有PSG介质保护层的SGT器件，其特征在于，还包括漏极金属，漏极金属位于第一导电类型的衬底的背面。

5.根据权利要求1所述的具有PSG介质保护层的SGT器件，其特征在于，所述控制栅电极、屏蔽栅电极为多晶硅。

Images