CN213400573U - 一种克服擦除干扰的电路及芯片 - Google Patents

Abstract

本实用新型提供一种克服擦除干扰的电路及芯片，包括软电压产生电路，所述软电压产生电路由芯片内部的电荷泵实现供电；本技术方案通过使用芯片内部的电荷泵对软电压产生电路实现供电，可以根据需要任意调节软电压产生电路的输出电压，以减弱擦除期间的擦除干扰，从而减少擦除时间。

Description

一种克服擦除干扰的电路及芯片

技术领域

本实用新型涉及半导体存储技术领域，尤其涉及的是一种克服擦除干扰的电路及芯片。

背景技术

在储存器中，一般情况下，扇区的大小为4096个byte，块的大小为65536个byte，对于128Mbit容量的芯片来说，含有256个块，通常我们会将部分块放在同一个阵列中，如将32个块放在一个阵列中，在一个阵列中的储存单元，他们的衬底接到一起。下面以128Mbit容量芯片举例，且一个阵列的大小为16Mbit，即32个块位于同一阵列，512个扇区位于同一阵列。

当对芯片进行扇区擦除（以扇区擦除为例进行说明），对于该扇区所在的阵列，若该阵列其他扇区存在编程单元，由于整个阵列的衬底连接到一起，而其他扇区的储存单元的栅极电压如果不等于衬底电压，此时栅极和衬底之间存在压差，这个压差会对该阵列其他扇区的编程单元产生一个擦除的效果，导致编程单元的阈值电压变低，此种现象称为擦除干扰。

在实际应用中，为了解决上述问题，往往会给其他扇区的储存单元的栅极施加一个较低的正压，以此来削弱擦除干扰的影响。传统做法中，通过软电压产生电路产生这个较低正压。而软电压产生电路通过电源电压进行供电，导致软电压产生电路的输出电压不可能产生一个比电源更高的电压，即输出电压受限于电源电压不能根据实际需要输出更高的电压值，而若这个输出电压的值偏低，则会导致擦除干扰的现象增强。

因此，现有技术还有待改进。

发明内容

本实用新型的目的在于提供一种克服擦除干扰的电路及芯片，旨在解决现有的软电压产生电路由电源电压进行供电，其输出电压受限于电源电压不能根据实际需要输出更高的电压值，不能解决擦除干扰的问题。

本实用新型的技术方案如下：一种克服擦除干扰的电路，其中，包括软电压产生电路，所述软电压产生电路由芯片内部的电荷泵实现供电。

所述的克服擦除干扰的电路，其中，所述软电压产生电路包括放大器AMP、MOS管PM0、第一电阻R0和第二电阻R1，所述放大器AMP的第一输入端连接输入参考电压Vref，放大器AMP的输出端与MOS管PM0的栅极连接，MOS管PM0的漏极连接供电电压Vpump，MOS管PM0的源极与第二电阻R1的一端连接，第二电阻R1的另一端与第一电阻R0的一端连接，第一电阻R0的另一端接地；第二电阻R1的另一端与第一电阻R0的一端的连接点和放大器AMP的的第二输入端连接；MOS管PM0的源极输出的电压作为输出电压Vsoft。

所述的克服擦除干扰的电路，其中，所述供电电压Vpump由芯片内部的电荷泵提供。

所述的克服擦除干扰的电路，其中，所述放大器AMP采用运算放大器。

所述的克服擦除干扰的电路，其中，所述MOS管PM0采用PMOS管。

一种芯片，其中，包括如上述任一所述的克服擦除干扰的电路。

本实用新型的有益效果：本实用新型通过提供一种克服擦除干扰的电路及芯片，包括软电压产生电路，所述软电压产生电路由芯片内部的电荷泵实现供电；本技术方案通过使用芯片内部的电荷泵对软电压产生电路实现供电，可以根据需要任意调节软电压产生电路的输出电压，以减弱擦除期间的擦除干扰，从而减少擦除时间。

附图说明

图1是本实用新型中克服擦除干扰的电路的连接示意图。

具体实施方式

下面将结合本申请实施例中附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。因此，以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围，而是仅仅表示本申请的选定实施例。基于本申请的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本申请保护的范围。

应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。同时，在本申请的描述中，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。

如图1所示，一种克服擦除干扰的电路，包括软电压产生电路，所述软电压产生电路由芯片内部的电荷泵实现供电。

在某些具体实施例中，所述软电压产生电路包括放大器AMP、MOS管PM0、第一电阻R0和第二电阻R1，所述放大器AMP的第一输入端连接输入参考电压Vref，放大器AMP的输出端与MOS管PM0的栅极连接，MOS管PM0的漏极连接供电电压Vpump，MOS管PM0的源极与第二电阻R1的一端连接，第二电阻R1的另一端与第一电阻R0的一端连接，第一电阻R0的另一端接地；第二电阻R1的另一端与第一电阻R0的一端的连接点和放大器AMP的的第二输入端连接；MOS管PM0的源极输出的电压作为输出电压Vsoft。

在某些具体实施例中，所述供电电压Vpump由芯片内部的电荷泵提供。

在某些具体实施例中，所述放大器AMP采用运算放大器。

在某些具体实施例中，所述MOS管PM0采用PMOS管。

根据市上述所述的克服擦除干扰的电路，其原理如下：

从运算放大器AMP的性能可知，

Vsoft=Vref*（1+R1/R0），

通过调节R1与R0的比值，可以得到不同的Vsoft电压。

在实际应用中，Vsoft的范围为1.5v~3.5v，下面为Vsoft为2v进行分析。

将PMO的供电电压由VDD（VDD为电源电压。在实际应用中，电源电压的范围为1.65v~3.6v，当电源电压为1.65v时，根据电路知识可知，Vsoft是不可能产生一个比电源更高的电压。而若这个Vsoft值偏低，则会导致擦除干扰的现象增强。）改为Vpump，Vpump来源于芯片内部电荷泵的输出，此电压可任意调节。

在电压应用时，若要产生Vsoft为2v，只需要通过内部设置内部电荷泵的输出Vpump，使其大于2v即可。

本技术方案通过采用Vpump，可以很好的减弱擦除期间的擦除干扰，从而减少擦除时间。

本技术方案还包括一种芯片，包括如上述所述的克服擦除干扰的电路。

在本申请所提供的实施例中，应该理解到，所揭露装置和方法，可以通过其它的方式实现。以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，又例如，多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些通信接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。

另外，作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。

再者，在本申请各个实施例中的各功能模块可以集成在一起形成一个独立的部分，也可以是各个模块单独存在，也可以两个或两个以上模块集成形成一个独立的部分。

在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。

以上所述仅为本申请的实施例而已，并不用于限制本申请的保护范围，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (6)

1.一种克服擦除干扰的电路，其特征在于，包括软电压产生电路，所述软电压产生电路由芯片内部的电荷泵实现供电。

2.根据权利要求1所述的克服擦除干扰的电路，其特征在于，所述软电压产生电路包括放大器AMP、MOS管PM0、第一电阻R0和第二电阻R1，所述放大器AMP的第一输入端连接输入参考电压Vref，放大器AMP的输出端与MOS管PM0的栅极连接，MOS管PM0的漏极连接供电电压Vpump，MOS管PM0的源极与第二电阻R1的一端连接，第二电阻R1的另一端与第一电阻R0的一端连接，第一电阻R0的另一端接地；第二电阻R1的另一端与第一电阻R0的一端的连接点和放大器AMP的第二输入端连接；MOS管PM0的源极输出的电压作为输出电压Vsoft。

3.根据权利要求2所述的克服擦除干扰的电路，其特征在于，所述供电电压Vpump由芯片内部的电荷泵提供。

4.根据权利要求2所述的克服擦除干扰的电路，其特征在于，所述放大器AMP采用运算放大器。

5.根据权利要求2所述的克服擦除干扰的电路，其特征在于，所述MOS管PM0采用PMOS管。

6.一种芯片，其特征在于，包括如权利要求1至5任一所述的克服擦除干扰的电路。

Images