CN104052485A - 平衡信号处理电路和模数转换电路 - Google Patents

Abstract

本发明提供一种基本上消除恒定电流而实现低功耗的平衡信号处理电路和模数转换电路，所述平衡信号处理电路包括：比较器；第一电容器，其具有与所述比较器的非反相输入端子连接的第一端；第二电容器，其具有与所述比较器的反相输入端子连接的第一端；第一开关，其用于向所述第一电容器的第一端施加电压信号；第二开关，其用于向所述第二电容器的第一端施加电压信号；操作状态检测部，其用于检测所述比较器的操作状态；以及偏移电压校正部，其用于当所述操作状态检测部检测到所述比较器的异常操作状态时向所述第一电容器的第二端和所述第二电容器的第二端施加预定偏移电压。

Description

平衡信号处理电路和模数转换电路

技术领域

本发明涉及一种平衡信号处理电路和模数转换电路。

背景技术

近年来的电子设备都期望高速处理大量的数字数据。此外，电子设备在期望小型化的同时，还要求功耗低。在低功耗方面，还期望低压驱动，以便采用电池作为电源。这类需求也适用于模数转换电路（后文中简称“A-D转换电路”）。

图7图示了相关技术中的平衡信号处理电路701。

平衡信号通过第一输入端子Vin1和第二输入端子Vin2输入全差分放大器702，且其电压被放大。电压被全差分放大器702放大的平衡信号通过第一开关102和第二开关103被施加到电容器C104和C105。基于采样时钟（未图示）通过控制信号控制第一开关102和第二开关103的接通或断开。当第一开关102和第二开关103闭合（接通）时，电荷累积在电容器C104和C105中。电容器C104通过电荷保持接地节点及其输入端子之间的两端电压Vs1，而电容器C105通过电荷保持接地节点及其输入端子之间的两端电压Vs2。

当第一开关102和第二开关103打开（断开）时，电容器C104的两端电压Vs1和电容器C105的两端电压Vs2输入至比较器106。比较器106将电容器C104的两端电压Vs1和电容器C105的两端电压Vs2之间的相对电位差转换为逻辑信号，然后输出该逻辑信号。

要注意，比较器106的输出信号可以输入至例如逐次逼近型模数转换逻辑电路。在这种情况下，平衡信号处理电路701和逐次逼近型模数转换逻辑电路整体上构成了一个逐次逼近型模数转换电路。

当图7中的平衡信号处理电路701用于集成电路时，采用动态锁存比较器作为比较器106以便降低功耗。动态锁存比较器接收时钟输入。进一步地，这类比较器具有输入信号的操作电压范围。如果输入信号的电压在操作电压范围之外，比较器便不会正常操作。因此，在相关技术中，在比较器的前级插入放大器来调节输入信号的偏压，从而使输入信号的电压处于操作电压范围内。放大器为图7中的全差分放大器702。

然而，通过放大器调节输入信号的偏压会使放大器中出现恒定电流并会增加功耗。恒定电流的存在制约了移动电子设备中功耗的降低。必须增加电池大小来补偿由恒定电流导致的功耗，这便制约了装置的轻量化并降低了可携带性。

发明内容

本发明期望提供一种基本上消除恒定电流而实现低功耗的平衡信号处理电路和模数转换电路。

根据本发明的实施例，提供了一种平衡信号处理电路，其包括：比较器；第一电容器，其具有与所述比较器的非反相输入端子连接的第一端；第二电容器，其具有与所述比较器的反相输入端子连接的第一端；第一开关，其用于向所述第一电容器的第一端施加电压信号；第二开关，其用于向所述第二电容器的第一端施加电压信号；操作状态检测部，其用于检测所述比较器的操作状态；以及偏移电压校正部，其用于当所述操作状态检测部检测到所述比较器的异常操作状态时向所述第一电容器的第二端和所述第二电容器的第二端施加预定的偏移电压。

根据本发明的实施例，提供了一种模数转换电路，其包括：比较器；第一电容器，其具有与所述比较器的非反相输入端子连接的第一端；第二电容器，其具有与所述比较器的反相输入端子连接的第一端；第三电容器，其具有与所述比较器的非反相输入端子连接的第一端；第四电容器，其具有与所述比较器的反相输入端子连接的第一端；第一开关，其用于向所述第一电容器的第一端和所述第三电容器的第一端施加电压信号；第二开关，其用于向所述第二电容器的第一端和所述第四电容器的第一端施加电压信号；偏移电压校正部，其用于当检测到所述比较器的异常操作状态时向所述第一电容器的第二端和所述第二电容器的第二端施加预定偏移电压；以及模数转换逻辑电路，其用于在所述偏移电压校正部向所述第一电容器和所述第二电容器施加所述偏移电压的状态下，控制所述第三电容器的第二端和所述第四电容器的第二端以输出数字值。

根据本发明的各个实施例，可以提供一种基本上消除恒定电流而实现低功耗的平衡信号处理电路和模数转换电路。

除上述之外的其它问题、配置和效果在下文描述中将变得清楚。

要理解，上面的概述和下面的详细说明均是示例性的，均旨在进一步说明所要求保护的技术。

附图说明

附图用于进一步理解本发明，其包含在本说明书中并构成本说明书的一部分。附图对实施例进行了图示并与本说明书一起用于对本发明的原理进行描述。

图1是根据本发明的第一实施例的平衡信号处理电路的框图。

图2是根据本发明的第一实施例的平衡信号处理电路的电路图。

图3是比较器的电路图。

图4是图示了输入至比较器的信号的示例的示意图。

图5是根据本发明的第二实施例的逐次逼近型A-D转换电路的电路图。

图6是逐次逼近型A-D转换电路的时序图。

图7是相关技术中的平衡信号处理电路的电路图。

具体实施方式

（第一实施例：平衡信号处理电路）

图1是根据本发明的第一实施例的平衡信号处理电路101的框图。

平衡信号输入至第一输入端子Vin1和第二输入端子Vin2。

第一输入端子Vin1通过第一开关102与电容器C104（第一电容器的示例）的第一端和比较器106的非反相输入端子T106a连接。

第二输入端子Vin1通过第二开关103与电容器C105（第二电容器的示例）的第一端和比较器106的反相输入端子T106b连接。

电容器C104和C105各自的第二端与偏移电压校正部107连接。

来自比较器106的输出信号被提供给任意电路，例如提供给逐次逼近型A-D转换电路的逐次逼近电路。

偏移电压校正部107与比较器106的输出端子连接，并向各个电容器C104和C105的第二端施加预定电压。偏移电压校正部107中包括操作状态检测部108。

操作状态检测部108基于比较器106的输出端子的逻辑状态监测比较器106的操作状态，以检测比较器106是否正常操作。当操作状态检测部108检测到比较器106未正常操作时，偏移电压校正部107将各个电容器C104和C105的第二端的电压从接地电位增加到预定电位。

偏移电压校正部107将电容器C104和C105的端子电压从接地电位增加，直到操作状态检测部108未检测到比较器106的异常操作为止。

偏移电压校正部107可以任意方式将电容器C104和C105的端子电压从接地电位增加。可以使用D-A转换电路，或者电容器可以分成如图2及其后附图所示的多个电容器，且单独地施加电源电压。

图2是根据本发明的第一实施例的平衡信号处理电路101的电路图。

第一输入端子Vin1通过第一开关102与各个电容器C201和C202的第一端和比较器106的非反相输入端子T106a连接。电容器C201和C202的合成电容与图1中的电容器C104对应。

第二输入端子Vin2通过第二开关103与各个电容器C203和C204的第一端和比较器106的反相输入端子T106b连接。电容器C203和C204的合成电容与图1中的电容器C105对应。

电容器C201的第二端与第一或非门205的输出端子连接。同样，电容器C202的第二端与第二或非门206的输出端子连接。电容器C203的第二端与第三或非门207的输出端子连接。电容器C204的第二端与第四或非门208的输出端子连接。

各个所述第一或非门205、所述第二或非门206、所述第三或非门207和所述第四或非门208的第一输入端子均提供有采样时钟信号CKS/H。

各个所述第一或非门205、所述第二或非门206、所述第三或非门207和所述第四或非门208的第二输入端子均与偏移电压校正部107中的逻辑电路209连接。

比较器106为动态锁存比较器，该动态锁存比较器对由电容器C201和C202的合成电容中累积的电荷引起的电压以及由电容器C203和C204的合成电容中累积的电荷引起的电压进行比较，以向第一输出端子和第二输出端子输出比较结果的逻辑信号。此时，比较器106接收通过非门210将采样时钟信号CKS/H反相而获得的信号（下文称为“反相时钟信号CK”），并在该反相时钟信号CK为逻辑“真”（高电位）时进行电压比较操作。

下面将对比较器106进行描述。

图3是比较器106的电路图。要注意，在下文中，N沟道MOSFET简称为NMOSFET，而P沟道MOSFET简称为PMOSFET。

各个PMOSFET301、PMOSFET302、PMOSFET303、PMOSFET304、PMOSFET305和PMOSFET306的源极均与电源节点连接。

PMOSFET301的栅极和PMOSFET302的栅极连接，并均提供有反相时钟信号CK。

PMOSFET303的栅极和PMOSFET304的栅极连接，并均提供有反相时钟信号CK。

PMOSFET305的漏极与PMOSFET302的漏极连接。

PMOSFET306的漏极与PMOSFET304的漏极连接。

此外，PMOSFET305的漏极和PMOSFET302的漏极与NMOSFET307的漏极连接。它们之间的连接点定义为第一输出端子Vc1。

此外，PMOSFET306的漏极和PMOSFET304的漏极与NMOSFET308的漏极连接。它们之间的连接点定义为第二输出端子Vc2。

NMOSFET307的栅极与PMOSFET305的栅极以及PMOSFET306的漏极连接。

NMOSFET308的栅极与PMOSFET306的栅极以及PMOSFET305的漏极连接。

PMOSFET301的漏极与NMOSFET309的漏极以及NMOSFET307的源极连接。NMOSFET309的栅极定义为非反相输入端子T106a。

PMOSFET303的漏极与NMOSFET310的漏极以及NMOSFET308的源极连接。NMOSFET310的栅极定义为反相输入端子T106b。顺带提及，从图3中的电路所显见，由于比较器106的电路完全对称，所以NMOSFET309的栅极或NMOSFET310的栅极二者之一可为非反相输入端子T106a，或者可为反相输入端子T106b。在非反相输入端子T106a和反相输入端子T106b反转的情况下，第一输出端子Vc1和第二输出端子Vc2也反转。

NMOSFET309的源极和NMOSFET310的源极与NMOSFET311的漏极连接。NMOSFET311的栅极提供有反相时钟信号CK。NMOSFET311的源极与接地节点连接。

当反相时钟信号CK变为逻辑“假”，即变为低电位时，PMOSFET301、PMOSFET302、PMOSFET303和PMOSFET304导通，不进行非反相输入端子T106a和反相输入端子T106b之间的电位差的比较操作。此时，NMOSFET311处于截止状态。

相反，当反相时钟信号CK变为逻辑“真”时，即变为高电位时，PMOSFET301、PMOSFET302、PMOSFET303和PMOSFET304截止，进行非反相输入端子T106a和反相输入端子T106b之间的电位差的比较操作。此时，NMOSFET311处于导通状态。

因此，在比较器106中，不会发生从电源节点流到接地节点的恒定电流。

PMOSFET305、PMOSFET306、NMOSFET307和NMOSFET308均具有等同于SRAM单元的电路结构。基于输入电压的电位差通过NMOSFET309和NMOSFET310施加到该电路结构上。结果，作为输入信号的电位差的比较结果的逻辑信号被输出至第一输出端子Vc1和第二输出端子Vc2。

在栅源电压增加到一定电压等级之前，在MOSFET的漏极和源极之间不会建立导通状态。该一定电压等级称为“阈值电压”或“ON电压”。在使用图3的比较器106的情况下，NMOSFET309和NMOSFET310分别由NMOSFET构成。因此，当输入至NMOSFET309和NMOSFET311的栅极的信号的电压均低于ON电压时，电压比较不会正常执行。

如果向NMOSFET309和NMOSFET310的栅极施加的电压均低于NMOSFET311的漏源电压，比较器106不会正常操作。因此，从第一输出端子Vc1和第二输出端子Vc2都输出高电位。

现在转向图2再次对平衡信号处理电路101的电路进行描述。

来自比较器106的第一输出端子Vc1和第二输出端子Vc2的输出与反相时钟信号CK一起输入至与非门211。与非门211与图1中的操作状态检测部108对应。换言之，当反相时钟信号CK为逻辑“真”，且来自第一输出端子Vc1和第二输出端子Vc2的输出均为逻辑“真”时，与非门211输出逻辑“假”。

与非门211的输出信号提供给逻辑电路209。逻辑电路209接收与非门211的输出信号，以向各个第一或非门205、第二或非门206、第三或非门207和第四或非门208的第二输入端子输出逻辑信号。

首先，在初始状态下，逻辑电路209向各个第一或非门205、第二或非门206、第三或非门207和第四或非门208的第二输入端子输出逻辑“真”。然后，各个第一或非门205、第二或非门206、第三或非门207和第四或非门208输出逻辑“假”，即输出低电位（接地电位）。与第一或非门205连接的电容器C201、与第二或非门206连接的电容器C202、与第三或非门207连接的电容器C203以及与第四或非门208连接的电容器C204全都与接地节点连接。

当时钟信号为逻辑“真”（采样周期）时，第一或非门205、第二或非门206、第三或非门207和第四或非门208全都输出逻辑“假”。因此，电容器C201和C202连接在接地节点和第一输入端子Vin1之间并接收第一输入端子Vin1的电压，因而电荷累积在电容器C201和C202中。同样，电容器C203和C204连接在接地节点和第二输入端子Vin2之间并接收第二输入端子Vin2的电压，因而电荷累积在电容器C203和C204中。

接着，当时钟信号为逻辑“假”（保持周期）时，第一或非门205、第二或非门206、第三或非门207和第四或非门208全都输出逻辑“假”。因此，比较器106比较从与非反相输入端子T106a连接的电容器C201和C202的合成电容获得的端子间电压以及从与反相输入端子T106b连接的电容器C203和C204的合成电容获得的端子间电压之间的电位差，以输出结果的逻辑值。

如上参照图3所述，当输入信号的电压均低于比较器106中的NMOSFET309和NMOSFET310的ON电压时，比较器106不会正常操作，从第一输出端子Vc1和第二输出端子Vc2输出高电位。具体地，在保持（当时钟信号为逻辑“假”）时，由于反相时钟信号CK为逻辑“真”，与非门211输出逻辑“假”。

当比较器106在保持周期内操作时，并且如果与非门211输出逻辑“假”，这表示比较器106异常操作。比较器106的异常操作表示在该周期内的电压比较操作失败。因此，逻辑电路209向各个第一或非门205和第三或非门207的第二输入端子输出逻辑“真”。然后，在紧跟着下一个采样周期之后的保持周期内，第一或非门205和第三或非门207输出逻辑“真”。进一步地，与第一或非门205连接的电容器C201以及与第三或非门207连接的电容器C203提供有电源电压。

此时，施加到比较器106的非反相输入端子T106a和反相输入案子T106b的电压通过以下表达式表示：

[数值表达式1]

$\begin{array}{c}{\mathrm{Vs}1}^{\′}=\mathrm{Vs}1+\frac{C201}{C201+C202}\mathrm{VDD}\\ {\mathrm{Vs}2}^{\′}=\mathrm{Vs}2+\frac{C203}{C203+C204}\mathrm{VDD}\end{array}$

因此，非反相输入端子T106a的电压变为Vs1'，Vs1'为加上了偏移电压的电容器C201和C202的初始两端电压Vs1，而反相输入端子T106b的电压变为Vs2'，Vs2'为加上了偏移电压的电容器C203和C204的初始两端电压Vs2。由于加上了偏移电压，当电压Vs1'和Vs2'之一超过了NMOSFET309和NMOSFET310的ON电压时，比较器106正常操作。

如果即使向第一或非门205和第三或非门207输出逻辑“真”时比较器106还是异常操作，仅需要逻辑电路209进一步向第二或非门206和第四或非门208输出逻辑“真”。结果，电源电压VDD作为偏移电压施加给两端电压Vs1和Vs2。

在偏移电压的调节要求精细控制的情况下，仅需要增加电容器的数量和或非门的数量。此外，使电容器的电容比形成为2的平方，例如1:2:4:8:16…等等，这能够实现采用较少的或非门有效调节偏移电压的效果。

图4是图示了输入至比较器106的信号的示例的示意图。

在某些情况下，输入至比较器106的非反相输入端子T106a且具有两端电压Vs1的信号Ss1以及输入至比较器106的反相输入端子T106b且具有两端电压Vs2的信号Ss2均低于ON电压Vth。

在图4中，在从时间点t402到时间点t403的周期和从时间点t404到时间点t405的周期内，信号Ss1和信号Ss2均低于ON电压Vth。因此，在这些周期内，比较器106异常操作。

因此，当向电容器C201和C203施加电源电压Vdd时，向信号Ss1和信号Ss2都施加偏移电压。偏移电压防止信号Ss1和信号Ss2在从时间点t402到时间点t403的周期和从时间点t404到时间点t405的周期内低于ON电压Vth，这就防止了比较器106异常操作。

（第二实施例：逐次逼近型A-D转换电路）

图5是根据本发明第二实施例的A-D转换电路501的电路图。

图5所示的A-D转换电路501与图2中的平衡信号处理电路101的区别在于，增加了逐次逼近寄存器逻辑电路（下文中简称“SAR逻辑电路”）502、与SAR逻辑电路502连接的电容器C503、C504、C505和C506、以及对该电路和这些电容器进行控制并输出采样时钟信号CKS/H等的定序器507。

具体地，当SAR逻辑电路502执行逐次逼近型A-D转换处理时，偏移电压校正部107、与偏移电压校正部107连接的第一或非门205、第二或非门206、第三或非门207和第四或非门208、以及与或非门205～208连接的电容器C201、C202、C203和C204向比较器106的非反相输入端子T106a和反相输入端子T106b施加偏移电压。

偏移电压校正部107将施加偏移电压的或非门的数据存储在其中设置的偏移值存储器508中。

第三开关509插在比较器106的非反相输入端子T106a和接地节点之间。第三开关509在紧接着采样周期之前通过定序器507接通，以对累积在电容器C201、C202、C503和C504中的电荷进行放电。

第四开关510插在比较器106的反相输入端子T106b和接地节点之间。第四开关510在紧接着采样周期之前通过定序器507接通，以对累积在电容器C203、C204、C505和C506中的电荷进行放电。

要注意，如必要的话，电容器C201和C202的数量以及电容器C203和C204的数量随着或非门的数量而增加。

同样，电容器C503和C504的数量以及电容器C505和C506的数量根据SAR逻辑电路502的要求规格而增加。

为描述简单起见，图5所示电容器的数量降到最少。

图6是A-D转换电路501的时序图。

在采样时钟输出逻辑“真”（从t601到t602）时，第一开关102和第二开关103导通。然后，电容器C201、C202、C203和C204以及电容器C503、C504、C505和C506被充电。

接着，当采样时钟变为逻辑“假”（从t602）时，偏移电压校正部107响应于从定序器507输出的控制信号，并基于偏移值存储器508中保持的数据控制第一或非门205、第二或非门206、第三或非门207和第四或非门208。然后，通过偏移值存储器508中保持的数据从电容器C201、C202、C203和C204中选出的电容器被提供有电源电压。结果，偏移电压被施加到比较器106的非反相输入端子T106a和反相输入端子T106b（从t602到t606）。

接着，在偏移电压被施加到比较器106的非反相输入端子T106a和反相输入端子T106b的状态下，SAR逻辑电路502响应于从定序器507输出的控制信号，并执行逐次逼近型A-D转换处理（从t603到t604）。

在逐次逼近型A-D转换处理完成后，SAR逻辑电路502输出通过将输入信号的相对电位差转换为数字值而获得的数据（从t605到t607）。

当SAR逻辑电路502输出数据时，偏移电压校正部107的任务就完成了。因此，偏移电压校正部107响应于从定序器507输出的控制信号，并释放偏移电压的设置。此外，定序器507接通第三开关509和第四开关510。然后，累积在电容器C201、C202、C203、C204、C503、C504、C505和C506中的电荷放电到接地节点（从t606到t608）。此后，第三开关509和第四开关510由定序器507（t608）断开，等待下一个采样时钟。

图6中所述的A-D转换电路501的操作是指在A-D转换电路501稳定操作时的操作流程。当启动含有A-D转换电路501的装置的时候，向A-D转换电路501提供预先准备好的测试信号以激活偏移电压校正部107。然后，对将要施加到比较器106的偏移电压进行设置，即从电容器C201、C202、C203和C204中选择将要被操作的电容器，并将设置信息存储在偏移值存储器508中。

在本实施例中，公开了平衡信号处理电路和模数转换电路。

为了使输入信号的电压超过动态锁存比较器的ON电压，在对电容器进行采样后，增加了已对电荷进行采样的电容器的与接地节点连接一侧的端子的电位。这就在低功耗不生成恒定电流的情况下实现了逐次逼近型模数转换电路。

在上文中，虽然已对本发明的实施例示例进行了描述，但本发明不限于上述实施例示例，在不脱离所附权利要求或其等同物所述的本发明的范围的前提下，本发明可以包括多种变化和应用示例。

例如，上述实施例示例用于具体详细地描述装置和系统的配置以方便理解，这里的装置和系统不一定局限于包括所有上述配置的装置和系统。而且，某个示例的部分配置可以由另一示例的配置取代，进一步地，某个示例的配置可以加上另一示例的配置。此外，上述实施例示例的部分配置可以加上其它配置、可以移除，还可以由其它配置取代。

而且，上述各种配置、功能、处理部等可部分地或整体地例如通过集成电路进行设计而由硬件来实现。进一步地，上述各种配置、功能等可以实现为由处理器解释实现各种功能的程序并由软件执行该程序。实现各种功能的信息（例如程序、表格和文件）可以保持在存储器、硬盘和固态驱动器（SSD）等非易失性或易失性存储器中，或是IC卡和光盘等记录介质中。

并且，如图所示的控制线和信息线是考虑描述的需要，并且不是产品上的所有控制线和信息线都有必要图示。可以认为，基本上所有配置实际上均彼此连接。

要注意，本发明可以配置如下。

（1）一种平衡信号处理电路，其包括：

比较器；

第一电容器，其具有与所述比较器的非反相输入端子连接的第一端；

第二电容器，其具有与所述比较器的反相输入端子连接的第一端；

第一开关，其用于向所述第一电容器的所述第一端施加电压信号；

第二开关，其用于向所述第二电容器的所述第一端施加电压信号；

操作状态检测部，其用于检测所述比较器的操作状态；以及

偏移电压校正部，其用于当所述操作状态检测部检测到所述比较器的异常操作状态时向所述第一电容器的第二端和所述第二电容器的第二端施加预定偏移电压。

（2）根据（1）所述的平衡信号处理电路，其中，

所述比较器为动态锁存比较器；

所述第一开关、所述第二开关以及所述比较器通过控制信号控制，所述控制信号具有彼此共同的操作时序，以及

所述偏移电压校正部在所述第一开关和所述第二开关接通时将所述第一电容器的所述第二端和所述第二电容器的所述第二端与接地节点连接，并在所述第一开关和所述第二开关断开时向所述第一电容器的所述第二端和所述第二电容器的所述第二端施加偏移电压。

（3）根据（2）所述的平衡信号处理电路，其中，

所述第一电容器包括多个电容，所述多个电容中的每一个均具有与所述比较器的非反相输入端子连接的第一端，以及

所述偏移电压校正部向从所述多个电容器中选出的电容器的第二端施加预定电压。

（4）一种模数转换电路，其包括：

比较器；

第一电容器，其具有与所述比较器的非反相输入端子连接的第一端；

第二电容器，其具有与所述比较器的反相输入端子连接的第一端；

第三电容器，其具有与所述比较器的非反相输入端子连接的第一端；

第四电容器，其具有与所述比较器的反相输入端子连接的第一端；

第一开关，其用于向所述第一电容器的第一端和所述第三电容器的第一端施加电压信号；

第二开关，其用于向所述第二电容器的第一端和所述第四电容器的第一端施加电压信号；

偏移电压校正部，其用于当检测到所述比较器的异常操作状态时向所述第一电容器的第二端和所述第二电容器的第二端施加预定偏移电压；以及

模数转换逻辑电路，其用于在所述偏移电压校正部向所述第一电容器和所述第二电容器施加所述偏移电压的状态下，控制所述第三电容器的第二端和所述第四电容器的第二端以输出数字值。

（5）根据（4）所述的模数转换电路，其中，

所述比较器为动态锁存比较器；

所述第一开关、所述第二开关以及所述比较器通过控制信号控制，所述控制信号具有彼此共同的操作时序，以及

所述偏移电压校正部在所述第一开关和所述第二开关接通时将所述第一电容器的第二端和所述第二电容器的第二端与接地节点连接，并在所述第一开关和所述第二开关断开时向所述第一电容器的第二端和所述第二电容器的第二端施加偏移电压。

（6）根据（5）所述的模数转换电路，其中，

所述第一电容器和所述第三电容器均包括多个电容器，所述多个电容器中的每一个均具有与所述非反相输入端子连接的第一端，

所述第二电容器和所述第四电容器均包括多个电容器，所述多个电容器中的每一个均具有与所述反相输入端子连接的第一端，

所述偏移电压校正部向从所述第一电容器包括的多个电容器中选出的电容器的第二端和从所述第二电容器包括的多个电容器中选出的电容器的第二端施加预定电压，以及

所述模数转换逻辑电路控制所述第三电容器包括的多个电容器的连接状态和所述第四电容器包括的多个电容器的连接状态，以便确定将要输出的数字值。

本领域技术人员应理解，只要在所附权利要求或其等同物的范围之内，可取决于设计需求和其它因素而作出多种修改、组合、子组合和变更。

相关文件的交叉引用

本申请要求于2013年3月11日提交的日本优先权专利申请No.JP2013-47632的权益，其全部内容通过引用的方式并入本文。

Claims (6)

1.一种平衡信号处理电路，其包括：

比较器；

第一电容器，其具有与所述比较器的非反相输入端子连接的第一端；

第二电容器，其具有与所述比较器的反相输入端子连接的第一端；

第一开关，其用于向所述第一电容器的所述第一端施加电压信号；

第二开关，其用于向所述第二电容器的所述第一端施加电压信号；

操作状态检测部，其用于检测所述比较器的操作状态；以及

偏移电压校正部，其用于当所述操作状态检测部检测到所述比较器的异常操作状态时向所述第一电容器的第二端和所述第二电容器的第二端施加预定偏移电压。

2.根据权利要求1所述的平衡信号处理电路，其中，

所述比较器为动态锁存比较器；

所述第一开关、所述第二开关以及所述比较器通过控制信号控制，所述控制信号具有彼此共同的操作时序，以及

所述偏移电压校正部在所述第一开关和所述第二开关接通时将所述第一电容器的所述第二端和所述第二电容器的所述第二端与接地节点连接，并在所述第一开关和所述第二开关断开时向所述第一电容器的所述第二端和所述第二电容器的所述第二端施加偏移电压。

3.根据权利要求2所述的平衡信号处理电路，其中，

所述第一电容器包括多个电容，所述多个电容中的每一个均具有与所述比较器的非反相输入端子连接的第一端，以及

所述偏移电压校正部向从所述多个电容器中选出的电容器的第二端施加预定电压。

4.一种模数转换电路，其包括：

比较器；

第一电容器，其具有与所述比较器的非反相输入端子连接的第一端；

第二电容器，其具有与所述比较器的反相输入端子连接的第一端；

第三电容器，其具有与所述比较器的非反相输入端子连接的第一端；

第四电容器，其具有与所述比较器的反相输入端子连接的第一端；

第一开关，其用于向所述第一电容器的第一端和所述第三电容器的第一端施加电压信号；

第二开关，其用于向所述第二电容器的第一端和所述第四电容器的第一端施加电压信号；

偏移电压校正部，其用于当检测到所述比较器的异常操作状态时向所述第一电容器的第二端和所述第二电容器的第二端施加预定偏移电压；以及

模数转换逻辑电路，其用于在所述偏移电压校正部向所述第一电容器和所述第二电容器施加所述偏移电压的状态下，控制所述第三电容器的第二端和所述第四电容器的第二端以输出数字值。

5.根据权利要求4所述的模数转换电路，其中，

所述比较器为动态锁存比较器；

所述第一开关、所述第二开关以及所述比较器通过控制信号控制，所述控制信号具有彼此共同的操作时序，以及

所述偏移电压校正部在所述第一开关和所述第二开关接通时将所述第一电容器的第二端和所述第二电容器的第二端与接地节点连接，并在所述第一开关和所述第二开关断开时向所述第一电容器的第二端和所述第二电容器的第二端施加偏移电压。

6.根据权利要求5所述的模数转换电路，其中，

所述第一电容器和所述第三电容器均包括多个电容器，所述多个电容器中的每一个均具有与所述非反相输入端子连接的第一端，

所述第二电容器和所述第四电容器均包括多个电容器，所述多个电容器中的每一个均具有与所述反相输入端子连接的第一端，

所述偏移电压校正部向从所述第一电容器包括的多个电容器中选出的电容器的第二端和从所述第二电容器包括的多个电容器中选出的电容器的第二端施加预定电压，以及

所述模数转换逻辑电路控制所述第三电容器包括的多个电容器的连接状态和所述第四电容器包括的多个电容器的连接状态，以便确定将要输出的数字值。