CN213094569U - 一种支撑架式电感封装结构 - Google Patents
一种支撑架式电感封装结构 Download PDFInfo
- Publication number
- CN213094569U CN213094569U CN202022184618.1U CN202022184618U CN213094569U CN 213094569 U CN213094569 U CN 213094569U CN 202022184618 U CN202022184618 U CN 202022184618U CN 213094569 U CN213094569 U CN 213094569U
- Authority
- CN
- China
- Prior art keywords
- substrate
- support frame
- inductance
- utility
- inductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Coils Or Transformers For Communication (AREA)
Abstract
本实用新型公开了一种支撑架式电感封装结构,包括电感器件,电感器件设有电感线圈,电感线圈设有与电感线圈连接的支撑架,所述支撑架电性连接至基板,并架在基板上;所述基板上侧与电感器件下侧的空间内设置至少一芯片,所述基板上侧设有塑封料层,塑封料层包覆基板上表面、芯片、电感器件及其支撑架。本实用新型与现有技术相比的优点是:1、本实用新型能够缩小封装平面尺寸,减小封装结构在印刷电路板上的占用面积,提高印刷电路板的集成度。2、本实用新型可根据不同需求做出不同形状的支撑架,扩大封装内部结构。
Description
技术领域
本实用新型涉及电感封装结构,尤其涉及一种支撑架式电感封装结构。
背景技术
目前对于各封装中含电感产品的结构一般都是嵌入到基板中(参见图4和图5)。这种基板嵌入电感线圈的封装结构形式会因空间限制而使封装平面尺寸较大,后续这种基板嵌入电感线圈的封装结构贴装在印刷电路板上,会使印刷电路板集成度相对降低,集成功能性相对降低。因此,研发一种支撑架式电感封装结构,成为本领域技术人员亟待解决的问题。
实用新型内容
本实用新型是为了解决上述不足,本实用新型提供了一种支撑架式电感封装结构,它能够缩小封装平面尺寸,减小封装结构在印刷电路板上的占用面积,提高印刷电路板的集成度。
本实用新型的上述目的通过以下的技术方案来实现:一种支撑架式电感封装结构,包括电感器件,电感器件设有电感线圈,电感线圈设有与电感线圈连接的支撑架,所述支撑架电性连接至基板,并架在基板上;所述基板上侧与电感器件下侧的空间内设置至少一芯片,所述基板上侧设有塑封料层,塑封料层包覆基板上表面、芯片、电感器件及其支撑架。
进一步地,所述电感器件设有未连接电感线圈的支撑架,未连接电感线圈的支撑架架在基板上。
优选地,所述基板为平面基板。
优选地,所述基板为凹槽基板,进一步的缩小封装体尺寸。
本实用新型与现有技术相比的优点是:
1、本实用新型能够缩小封装平面尺寸,减小封装结构在印刷电路板上的占用面积,提高印刷电路板的集成度。
2、本实用新型可根据不同需求做出不同形状的支撑架,扩大封装内部结构。
附图说明
图1为本实用新型整体封装结构示意图。
图2为本实用新型另一种整体封装结构示意图。
图3为本实用新型中电感器件的结构示意图。
图4为现有电感封装结构的示意图。
图5为另一种现有电感封装结构方案示意图。
具体实施方式
下面结合附图对本实用新型进一步详述。
如图1、图2及图3所示,一种支撑架式电感封装结构,包括电感器件1,电感器件1设有电感线圈102,电感线圈102设有与电感线圈连接的支撑架101,所述支撑架101电性连接至基板2,并架在基板2上;所述基板2上侧与电感器件1下侧的空间内设置至少一芯片3,所述基板2上侧设有塑封料层4,塑封料层4包覆基板2上表面、芯片3、电感器件1及其支撑架。
进一步地,所述电感器件1设有未连接电感线圈的支撑架,未连接电感线圈的支撑架架在基板2上。
优选地,所述基板为平面基板(如图1所示)。
优选地,所述基板为凹槽基板(如图2所示),进一步的缩小封装体尺寸。
以上所述仅为本实用新型的实施例,并非因此限制本实用新型的专利范围,凡是利用本实用新型说明书及附图内容所作的等效结构或等效流程变换,或直接或间接运用在其他相关的技术领域,均同理包括在本实用新型的专利保护范围内。
Claims (4)
1.一种支撑架式电感封装结构,其特征在于:包括电感器件,电感器件设有电感线圈,电感线圈设有与电感线圈连接的支撑架,所述支撑架电性连接至基板,并架在基板上;所述基板上侧与电感器件下侧的空间内设置至少一芯片,所述基板上侧设有塑封料层,塑封料层包覆基板上表面、芯片、电感器件及其支撑架。
2.根据权利要求1所述的一种支撑架式电感封装结构,其特征在于:所述电感器件设有未连接电感线圈的支撑架,未连接电感线圈的支撑架架在基板上。
3.根据权利要求1所述的一种支撑架式电感封装结构,其特征在于:所述基板为平面基板。
4.根据权利要求1所述的一种支撑架式电感封装结构,其特征在于:所述基板为凹槽基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202022184618.1U CN213094569U (zh) | 2020-09-29 | 2020-09-29 | 一种支撑架式电感封装结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202022184618.1U CN213094569U (zh) | 2020-09-29 | 2020-09-29 | 一种支撑架式电感封装结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN213094569U true CN213094569U (zh) | 2021-04-30 |
Family
ID=75613606
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202022184618.1U Active CN213094569U (zh) | 2020-09-29 | 2020-09-29 | 一种支撑架式电感封装结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN213094569U (zh) |
-
2020
- 2020-09-29 CN CN202022184618.1U patent/CN213094569U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10593656B2 (en) | Three-dimensional package structure | |
KR100302593B1 (ko) | 반도체패키지및그제조방법 | |
US20110278704A1 (en) | Three-dimensional package structure | |
KR20030018204A (ko) | 스페이서를 갖는 멀티 칩 패키지 | |
US20070164403A1 (en) | Semiconductor package structure and fabrication method thereof | |
KR100355794B1 (ko) | 리드프레임 및 이를 이용한 반도체패키지 | |
TWI608585B (zh) | 半導體封裝件及其製造方法 | |
CN102290393B (zh) | 具有导线架的集成电路封装系统及其制造方法 | |
CN213094569U (zh) | 一种支撑架式电感封装结构 | |
US9253910B2 (en) | Circuit assembly | |
JP4215814B2 (ja) | 半導体装置の製造方法 | |
CN206992105U (zh) | 芯片双面包封埋入式天线封装结构 | |
US20020140064A1 (en) | Semiconductor chip package and lead frame structure thereof | |
KR100663549B1 (ko) | 반도체 패키지 및 그 제조방법 | |
US20090079096A1 (en) | Integrated circuit package system with multiple device units | |
US6565008B2 (en) | Module card and a method for manufacturing the same | |
KR20010037246A (ko) | 리드프레임 및 이를 이용한 반도체패키지 | |
JP3917344B2 (ja) | 半導体装置及び半導体装置の実装方法 | |
JP2006245396A (ja) | 半導体装置及びその製造方法 | |
CN206116395U (zh) | 一种具有支撑架式电感的封装结构 | |
CN117038620B (zh) | 引脚框架的封装结构及其制造方法 | |
CN206364009U (zh) | 一种支撑架式电感结构 | |
TWM540382U (zh) | 多功能系統級封裝的堆疊結構(二) | |
JP4225794B2 (ja) | 半導体装置 | |
CN112885809A (zh) | 一种无引线框架的嵌入式ipm封装结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |