CN213026429U - 一种片式衰减器 - Google Patents
一种片式衰减器 Download PDFInfo
- Publication number
- CN213026429U CN213026429U CN202021816979.7U CN202021816979U CN213026429U CN 213026429 U CN213026429 U CN 213026429U CN 202021816979 U CN202021816979 U CN 202021816979U CN 213026429 U CN213026429 U CN 213026429U
- Authority
- CN
- China
- Prior art keywords
- layer
- electrode layer
- attenuator
- electrode
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Apparatuses And Processes For Manufacturing Resistors (AREA)
Abstract
本实用新型公开了一种片式衰减器,其包括基板,所述基板的正面成型有正面电极层,所述基板的正面还通过物理或化学方法沉积成型有薄膜电阻层,且所述薄膜电阻层采用冷激光扫描切割或离子束刻蚀技术修阻而成,所述正面电极层之间通过所述薄膜电阻层连通;所述基板的背面成型有背面电极层,所述正面电极层与背面电极层通过侧面电极层在所述基板的侧边上连通。本实用新型所述的片式衰减器,可以解决现有技术中采用厚膜工艺制备片式衰减器以致衰减器产品衰减量不稳定、成本较高的问题。
Description
技术领域
本实用新型涉及电器元件领域,具体涉及一种片式衰减器。
背景技术
目前片式衰减器通常采用厚膜工艺制作,即采用厚膜电阻以及相应的导体浆料,通过丝网印刷的工艺将浆料以图案形式印制在基底材料上,再经严格热处理程序进行烧结。厚膜工艺操作较为简单,但另一方面,厚膜工艺所用的材料价格高,导致产品成本偏高,不利于生产;且厚膜工艺在高频场合应用时,更容易受趋肤效应的影响,导致衰减量不稳定。
实用新型内容
针对上述问题,本实用新型的目的在于提供一种片式衰减器,以解决现有技术中采用厚膜工艺制备片式衰减器以致衰减器产品衰减量不稳定、成本较高的问题。
为实现上述目的,本实用新型所提供的一种片式衰减器,其包括基板,所述基板的正面成型有正面电极层,所述基板的正面还通过物理或化学方法沉积成型有薄膜电阻层,且所述薄膜电阻层采用冷激光扫描切割或离子束刻蚀技术修阻而成,所述正面电极层之间通过所述薄膜电阻层连通;所述基板的背面成型有背面电极层,所述正面电极层与背面电极层通过侧面电极层在所述基板的侧边上连通。
进一步地,所述薄膜电阻层上设有电阻保护层;所述电阻保护层的两侧分别与所述正面电极层连接。
进一步地,所述电阻保护层包括由内而外依次设置的第一保护层和第二保护层,所述第一保护层设于所述薄膜电阻层上;所述第一保护层的两侧分别与所述正面电极层连接;所述第二保护层的两侧分别与所述正面电极层连接。
进一步地,还包括标记层,所述标记层设于所述第二保护层上。
进一步地,所述第一保护层、第二保护层的材质均为防焊油墨或环氧树脂。
进一步地,所述侧面电极层上设有电极延展层,所述电极延展层的一侧与所述背面电极层连接,所述电极延展层的另一侧与所述正面电极层连接。
进一步地,所述电极延展层包括由内至外依次设置的第一电极层和第二电极层,所述第一电极层设于所述侧面电极层上;所述第一电极层的一侧与所述背面电极层连接,所述第一电极层的另一侧与所述正面电极层连接;
所述第二电极层的一侧与所述第一电极层连接,所述第二电极层的另一侧与所述电阻保护层连接。
进一步地,所述第一电极层为镍层;所述第二电极层为锡层或银层。
进一步地,所述正面电极层、背面电极层的材料为银、银钯、镍铬材料、镍铜材料中的一种。
进一步地,所述薄膜电阻层的材料为镍铬、镍铬硅、镍铬硅铝、镍铜、氮化钽、铬硅中的一种。
本实用新型提供的片式衰减器的有益效果在于:
与现有技术相比,本实用新型所述的片式衰减器通过采用物理或化学沉积方法代替厚膜工艺成型薄膜电阻层,同时配合冷激光扫描切割或离子束刻蚀技术的修阻工艺对薄膜电阻层进行匹配调阻,从而降低了电阻厚度,减少了趋肤效应的影响,减小了衰减器产品的回波损耗;且匹配调阻提高了各个薄膜电阻层之间的配合精度,从而提高了衰减精度;此外,薄膜工艺具有对比厚膜工艺更高的精度以及稳定性,提高了产品的长期稳定性和环境耐受性;同时由于部分制备步骤采用气相沉积技术,相比于采用厚膜工艺,降低了制备成本。
附图说明
图1为本发明所述的片式衰减器的剖面图;
图2为本发明所述的片式衰减器的制备流程图。
其中,1、基板,2、正面电极层,3、背面电极层,4、薄膜电阻层,5、侧面电极层,6、电阻保护层,61、第一保护层,62、第二保护层,7、电极延展层,71、第一电极层,72、第二电极层。
具体实施方式
在本实用新型的描述中,需要说明的是,术语“中心”、“纵向”、“横向”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本实用新型和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本实用新型的限制。此外,术语“第一”、“第二”、“第三”仅用于描述目的,而不能理解为指示或暗示相对重要性。
在本实用新型的描述中,需要说明的是,除非另有明确的规定和限定,术语“安装”、“相连”、“连接”应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或一体地连接;可以是机械连接,也可以是电连接;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通。对于本领域的普通技术人员而言,可以具体情况理解上述术语在本实用新型中的具体含义。
下面将结合本实用新型实施例中的附图,对本实用新型实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本实用新型一部分实施例,而不是全部的实施例。基于本实用新型中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本实用新型保护的范围。
如图1所示,本实用新型实施例所述的一种片式衰减器,其包括基板1,所述基板1的正面成型有正面电极层2,所述基板1的正面还通过物理或化学方法沉积成型有薄膜电阻层4,且所述薄膜电阻层4采用冷激光扫描切割或离子束刻蚀技术修阻而成,所述正面电极层2之间通过所述薄膜电阻层4连通;所述基板1的背面成型有背面电极层3,所述正面电极层2与背面电极层3通过侧面电极层5在所述基板1的侧边上连通;
基于上述结构,本实用新型所述的片式衰减器通过采用物理或化学沉积方法代替厚膜工艺成型薄膜电阻层4,同时配合冷激光扫描切割或离子束刻蚀技术的修阻工艺对薄膜电阻层4进行匹配调阻,从而降低了电阻厚度,减少了趋肤效应的影响,减小了衰减器产品的回波损耗;且匹配调阻提高了各个薄膜电阻层4之间的配合精度,从而提高了衰减精度;此外,薄膜工艺具有对比厚膜工艺更高的精度以及稳定性,提高了产品的长期稳定性和环境耐受性;同时由于部分制备步骤采用气相沉积技术,相比于采用厚膜工艺,降低了制备成本。
在本实用新型实施例中,所述正面电极层2、背面电极层3采用厚膜工艺或物理沉积工艺成型;所述侧面电极层5采用物理沉积工艺或涂布工艺成型。
本实用新型的片式衰减器具有T型、π型、桥接T型、平衡T型或平衡π型的电阻网络结构。在本实用新型实施例中,所述基板1采用氮化铝陶瓷基板1。
进一步地,请参阅图1,作为本实用新型提供的片式衰减器的一种具体实施方式,所述薄膜电阻层4上设有电阻保护层6;所述电阻保护层6的两侧分别与所述正面电极层2连接。如此,通过在所述薄膜电阻层4上设有电阻保护层6以提高所述薄膜电阻层4的耐湿性能和耐腐蚀性能。
进一步地,请参阅图1,作为本实用新型提供的片式衰减器的一种具体实施方式,所述电阻保护层6包括由内而外依次设置的第一保护层61和第二保护层62,所述第一保护层61设于所述薄膜电阻层4上;所述第一保护层61的两侧分别与所述正面电极层2连接;所述第二保护层62的两侧分别与所述正面电极层2连接。
在本实用新型实施例中,在修阻后的薄膜电阻层4上采用厚膜工艺依次覆盖第一保护层61和第二保护层62,并在每个保护层成型后进行一次固化处理。如此,通过在所述薄膜电阻层4上设有第一保护层61以提高衰减器产品电阻层的耐湿性能,通过在所述薄膜电阻层4上设有第二保护层62以提高电阻层的耐腐蚀性能。
进一步地,请参阅图1,作为本实用新型提供的片式衰减器的一种具体实施方式,还包括标记层(图中未示出),所述标记层设于所述第二保护层62上。在本实用新型实施例中,在第二保护层62上采用厚膜工艺印刷成型标记层。如此,通过在所述第二保护层62上设有标记层以便区分不同衰减器产品的规格型号。
具体地,在一个实施例中,所述第一保护层61、第二保护层62的材质均为防焊油墨或环氧树脂。
进一步地,请参阅图1,作为本实用新型提供的片式衰减器的一种具体实施方式,所述侧面电极层5上设有电极延展层7,所述电极延展层7的一侧与所述背面电极层3连接,所述电极延展层7的另一侧与所述正面电极层2连接。如此,通过在侧面电极层5上设有电极延展层7以提高侧面电极层5的耐热性和焊接性能。
进一步地,请参阅图1,作为本实用新型提供的片式衰减器的一种具体实施方式,所述电极延展层7包括由内至外依次设置的第一电极层71和第二电极层72,所述第一电极层71设于所述侧面电极层5上;所述第一电极层71的一侧与所述背面电极层3连接,所述第一电极层71的另一侧与所述正面电极层2连接;
所述第二电极层72的一侧与所述第一电极层71连接,所述第二电极层72的另一侧与所述电阻保护层6连接。
如此,在本实用新型实施例中,在侧面电极层5上采用电镀或化学镀的工艺依次成型第一电极层71和第二电极层72。通过在所述侧面电极层5上成型所述第一电极层71以提高所述侧面电极层5的耐热性;在所述第一电极层71上成型所述第二电极层72以为衰减器产品提供焊接性能。
具体地,在一个实施例中,所述第一电极层71为镍层;所述第二电极层72为锡层或银层。
进一步地,请参阅图1,作为本实用新型提供的片式衰减器的一种具体实施方式,所述正面电极层2、背面电极层3的材料为银、银钯、镍铬材料、镍铜材料中的一种。
进一步地,请参阅图1,作为本实用新型提供的片式衰减器的一种具体实施方式,所述薄膜电阻层4的的材料为镍铬、镍铬硅、镍铬硅铝、镍铜、氮化钽、铬硅中的一种。
下面结合图1和图2,具体说明本实用新型实施例所述的片式衰减器的制备方法:
(1)首先进行基板1的前处理:采用氮化铝陶瓷基板1;依次用丙酮、无水乙醇以及去离子水超声清洗基板1各5分钟,用氮气吹干备用;对于要求更高的场合,可增加一步等离子体清洗,提高基板1表面的洁净度;
(2)正面电极层2、背面电极层3成型:厚膜工艺或物理沉积工艺,在基板1的正面和背面,分别成型一层电极层。厚膜工艺为:膜层厚度控制在10~20μm,经过800~900℃烧结后形成正面电极层2和背面电极层3,物理沉积工艺膜层厚度控制在0.05~2μm;
(3)薄膜电阻层4成型:利用厚膜成膜技术,在正面电极层2上成型电阻掩膜层,膜层厚度控制在5-10μm;通过物理沉积工艺或化学沉积工艺在所述电阻掩膜层未覆盖的位置形成薄膜电阻层4;电阻掩膜层脱膜,再利用超声波清洗技术,将电阻掩膜层洗掉;或利用机械掩膜工艺成型电阻掩膜层,通过物理沉积工艺或化学沉积工艺在所述电阻掩膜层未覆盖的位置形成薄膜电阻层4;直接去除机械掩膜;
(4)修阻:采用冷激光扫描切割或离子束刻蚀技术,对薄膜电阻层4的π形电阻的进行匹配修阻,同时对π形电阻的三个薄膜电阻进行匹配调阻,以达到目标阻值;
(5)第一保护层61成型:采用厚膜成膜技术,在修阻后的薄膜电阻层4上,印刷成型第一保护层61,并将基板1整体进行150~200℃进行固化;
(6)第二保护层62成型:采用厚膜成膜技术,在第一保护层61上,印刷成型第二保护层62;
(7)标记层成型:采用厚膜成膜技术,在第二保护层62上印刷成型标记层,并将基板1整体进行150~200℃固化;
(8)侧面电极层5成型:在基板1的侧边上通过物理沉积镍铬,形成侧面电极层5;
(9)电镀:采用电镀或化学镀的工艺,在侧面电极层5的表面由内至外依次成型第一电极层71和第二电极层72,起到可焊接作用。
以上仅是本实用新型的优选实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本实用新型技术原理的前提下,还可以做出若干改进和替换,这些改进和替换也应视为本实用新型的保护范围。
Claims (10)
1.一种片式衰减器,其特征在于,包括基板,所述基板的正面成型有正面电极层,所述基板的正面还通过物理或化学方法沉积成型有薄膜电阻层,且所述薄膜电阻层采用冷激光扫描切割或离子束刻蚀技术修阻而成,所述正面电极层之间通过所述薄膜电阻层连通;所述基板的背面成型有背面电极层,所述正面电极层与背面电极层通过侧面电极层在所述基板的侧边上连通。
2.如权利要求1所述的片式衰减器,其特征在于,所述薄膜电阻层上设有电阻保护层;所述电阻保护层的两侧分别与所述正面电极层连接。
3.如权利要求2所述的片式衰减器,其特征在于,所述电阻保护层包括由内而外依次设置的第一保护层和第二保护层,所述第一保护层设于所述薄膜电阻层上;所述第一保护层的两侧分别与所述正面电极层连接;所述第二保护层的两侧分别与所述正面电极层连接。
4.如权利要求3所述的片式衰减器,其特征在于,还包括标记层,所述标记层设于所述第二保护层上。
5.如权利要求3所述的片式衰减器,其特征在于,所述第一保护层、第二保护层的材质均为防焊油墨或环氧树脂。
6.如权利要求2所述的片式衰减器,其特征在于,所述侧面电极层上设有电极延展层,所述电极延展层的一侧与所述背面电极层连接,所述电极延展层的另一侧与所述正面电极层连接。
7.如权利要求6所述的片式衰减器,其特征在于,所述电极延展层包括由内至外依次设置的第一电极层和第二电极层,所述第一电极层设于所述侧面电极层上;所述第一电极层的一侧与所述背面电极层连接,所述第一电极层的另一侧与所述正面电极层连接;
所述第二电极层的一侧与所述第一电极层连接,所述第二电极层的另一侧与所述电阻保护层连接。
8.如权利要求7所述的片式衰减器,其特征在于,所述第一电极层为镍层;所述第二电极层为锡层或银层。
9.如权利要求1所述的片式衰减器,其特征在于,所述正面电极层、背面电极层的材料为银、银钯、镍铬材料、镍铜材料中的一种。
10.如权利要求1所述的片式衰减器,其特征在于,所述薄膜电阻层的材料为镍铬、镍铬硅、镍铬硅铝、镍铜、氮化钽、铬硅中的一种。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202021816979.7U CN213026429U (zh) | 2020-08-26 | 2020-08-26 | 一种片式衰减器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202021816979.7U CN213026429U (zh) | 2020-08-26 | 2020-08-26 | 一种片式衰减器 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN213026429U true CN213026429U (zh) | 2021-04-20 |
Family
ID=75472071
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202021816979.7U Active CN213026429U (zh) | 2020-08-26 | 2020-08-26 | 一种片式衰减器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN213026429U (zh) |
-
2020
- 2020-08-26 CN CN202021816979.7U patent/CN213026429U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI394175B (zh) | 電阻器及其製造方法 | |
US7213327B2 (en) | Method for fabricating embedded thin film resistors of printed circuit board | |
CN101271750B (zh) | 电子器件及其制造方法 | |
CN107359033A (zh) | 芯片电阻器及其制造方法 | |
CN108428525B (zh) | 电阻器元件、制造该电阻器元件的方法及电阻器元件组件 | |
KR20000052325A (ko) | 칩 부품 및 그 제조방법 | |
EP1592289B1 (en) | Method for fabricating embedded thin film resistors | |
CN213026429U (zh) | 一种片式衰减器 | |
CN107230537B (zh) | 金属箔片式电流检测电阻器及其制作工艺 | |
CN112054273A (zh) | 一种片式衰减器的制备方法 | |
US8854175B2 (en) | Chip resistor device and method for fabricating the same | |
CN110400741B (zh) | 一种lcp柔性基板无源阻容元件的制备方法 | |
US6713399B1 (en) | Carbon-conductive ink resistor printed circuit board and its fabrication method | |
TW409264B (en) | Method for manufacturing resistors | |
US20090071599A1 (en) | Method for manufacturing a printed-wiring board having a resistive element | |
US20040245210A1 (en) | Method for the manufacture of printed circuit boards with embedded resistors | |
TWI517768B (zh) | 電性膜體之製造方法 | |
KR100714354B1 (ko) | 인쇄회로기판의 임베디드 박막 저항기의 제조 방법 | |
US20040252010A1 (en) | Circuit board having resistor and method for manufacturing the circuit board | |
CN211181808U (zh) | 一种低阻值的合金电阻片 | |
JPH08288102A (ja) | 電子部品とその製造方法 | |
JP2718178B2 (ja) | 角板型薄膜チップ抵抗器の製造方法 | |
CN108550451A (zh) | 小尺寸薄膜高精度电阻器的制造方法 | |
GB2321558A (en) | Chip resistor and method for manufacturing the same | |
CN118053639A (zh) | 厚膜电阻元件及其制作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |