CN112054273A - 一种片式衰减器的制备方法 - Google Patents
一种片式衰减器的制备方法 Download PDFInfo
- Publication number
- CN112054273A CN112054273A CN202010871261.6A CN202010871261A CN112054273A CN 112054273 A CN112054273 A CN 112054273A CN 202010871261 A CN202010871261 A CN 202010871261A CN 112054273 A CN112054273 A CN 112054273A
- Authority
- CN
- China
- Prior art keywords
- layer
- forming
- electrode layer
- adopting
- resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P1/00—Auxiliary devices
- H01P1/22—Attenuating devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P11/00—Apparatus or processes specially adapted for manufacturing waveguides or resonators, lines, or other devices of the waveguide type
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
Abstract
本发明公开了一种片式衰减器的制备方法,其包括以下步骤:步骤一:采用厚膜工艺或物理沉积工艺在基板的正面成型正面电极层,在基板的背面成型背面电极层;步骤二:在基板的正面通过物理或化学方法沉积成型薄膜电阻层;步骤三:采用冷激光扫描切割或离子束刻蚀技术,对薄膜电阻层进行修阻;步骤四:采用物理沉积工艺或涂布工艺在基板的两个侧边上成型侧面电极层,得到片式衰减器。本发明所述的片式衰减器的制备方法,可以解决现有技术中采用厚膜工艺制备片式衰减器以致衰减器产品衰减量不稳定、成本较高的问题。
Description
技术领域
本发明涉及电器元件制备领域,具体涉及一种片式衰减器的制备方法。
背景技术
目前片式衰减器通常采用厚膜工艺制作,即采用厚膜电阻以及相应的导体浆料,通过丝网印刷的工艺将浆料以图案形式印制在基底材料上,再经严格热处理程序进行烧结。厚膜工艺操作较为简单,但另一方面,厚膜工艺所用的材料价格高,导致产品成本偏高,不利于生产;且厚膜工艺在高频场合应用时,更容易受趋肤效应的影响,导致衰减量不稳定。
发明内容
针对上述问题,本发明的目的在于提供一种片式衰减器的制备方法,以解决现有技术中采用厚膜工艺制备片式衰减器以致衰减器产品衰减量不稳定、成本较高的问题。
为实现上述目的,本发明所提供的一种片式衰减器,其包括以下步骤:
步骤一:采用厚膜工艺或物理沉积工艺在基板的正面成型正面电极层,在基板的背面成型背面电极层;
步骤二:在基板的正面通过物理或化学方法沉积成型薄膜电阻层;
步骤三:采用冷激光扫描切割或离子束刻蚀技术,对薄膜电阻层进行修阻,同时可以对π形电阻的三个薄膜电阻进行匹配调阻,提高π形电阻的匹配性,以提高衰减器衰减量的精度以及高频特性;
步骤四:采用物理沉积工艺或涂布工艺在基板的侧边上成型侧面电极层,得到片式衰减器。
进一步地,所述步骤二具体为:采用印刷掩膜工艺或机械掩膜工艺在基板的正面电极层上成型电阻掩膜层,再通过物理沉积工艺或化学沉积工艺在电阻掩膜层未覆盖的位置成型所述薄膜电阻层。
进一步地,还包括以下步骤:在修阻后的薄膜电阻层上采用厚膜工艺依次覆盖第一保护层和第二保护层,并在第一保护层成型后进行固化处理。
进一步地,所述第一保护层、第二保护层的材料为防焊油墨或环氧树脂。
进一步地,还包括以下步骤:在第二保护层上采用厚膜工艺印刷成型标记层。
进一步地,所述正面电极层、背面电极层的材料为金属导体。
进一步地,所述金属导体为银、银钯、镍铬材料、镍铜材料中的一种。
进一步地,还包括以下步骤:在侧面电极层上采用电镀或化学镀的工艺依次成型第一电极层和第二电极层。
进一步地,所述第一电极层为镍层;所述第二电极层为锡层或银层。
进一步地,所述薄膜电阻层的材料为镍铬、镍铬硅、镍铬硅铝、镍铜、氮化钽、铬硅中的一种。
与现有技术相比,本发明的有益效果为:通过物理或化学沉积方法代替厚膜工艺成型薄膜电阻层,同时配合冷激光扫描切割或离子束刻蚀技术的修阻工艺对衰减器π形电阻的三个薄膜电阻进行匹配调阻,即降低了电阻厚度,减少了趋肤效应的影响,减小了衰减器产品的回波损耗;匹配调阻提高了π形电阻的配合精度,从而提高了衰减精度;薄膜工艺具有对比厚膜工艺更高的精度以及稳定性,提高了产品的长期稳定性和环境耐受性;同时由于部分制备步骤采用溅射工艺,降低了制备成本。
附图说明
图1为本发明所述的片式衰减器的制备流程图;
图2为本发明所述的片式衰减器的剖面图。
其中,1、基板,2、正面电极层,3、背面电极层,4、薄膜电阻层,5、侧面电极层,6、第一保护层,7、第二保护层,8、第一电极层,9、第二电极层。
具体实施方式
在本发明的描述中,需要说明的是,术语“中心”、“纵向”、“横向”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本发明和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制。此外,术语“第一”、“第二”、“第三”仅用于描述目的,而不能理解为指示或暗示相对重要性。
在本发明的描述中,需要说明的是,除非另有明确的规定和限定,术语“安装”、“相连”、“连接”应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或一体地连接;可以是机械连接,也可以是电连接;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通。对于本领域的普通技术人员而言,可以具体情况理解上述术语在本发明中的具体含义。
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
如图1至2所示,本发明实施例所述的一种片式衰减器的制备方法,其包括以下步骤:
步骤一:采用厚膜工艺或物理沉积工艺在基板1的正面成型正面电极层2,在基板1的背面成型背面电极层3;
步骤二:通过物理或化学方法沉积工艺在基板1的正面成型薄膜电阻层4;
步骤三:采用冷激光扫描切割或离子束刻蚀技术方式,对薄膜电阻层4的π形电阻的进行匹配修阻;
步骤四:采用物理沉积工艺或涂布工艺在基板1的侧边上成型侧面电极层5,得到片式衰减器;
与现有技术相比,本发明的有益效果为:通过物理或化学沉积方法代替厚膜工艺成型薄膜电阻层4,同时配合冷激光扫描切割或离子束刻蚀技术对薄膜电阻层4进行匹配修阻,降低了电阻厚度,从而减少了趋肤效应的影响,减小了衰减器产品的回波损耗,提高了衰减精度,提高了产品的长期稳定性和环境耐受性;同时由于部分制备步骤采用溅射工艺,降低了制备成本。
本发明的片式衰减器具有T型、π型、桥接T型、平衡T型或平衡π型的电阻网络结构。薄膜溅射工艺包括等离子溅射、离子束溅射沉积等方法,其中以等离子射频磁控溅射更为适合生产。在本发明实施例中,所述基板1采用氮化铝陶瓷基板1。
进一步地,请参阅图1,作为本发明提供的片式衰减器的制备方法的一种具体实施方式,所述步骤二具体为:先采用印刷掩膜溅射工艺、机械掩膜溅射工艺中的任何一种在所述正面电极层2上成型电阻掩膜层,再采用物理沉积工艺或化学沉积工艺在所述电阻掩膜层未覆盖的位置成型所述薄膜电阻层4。如此,可快速方便成型所述薄膜电阻层4。
进一步地,请参阅图1,作为本发明提供的片式衰减器的制备方法的一种具体实施方式,还包括以下步骤:在修阻后的薄膜电阻层4上采用厚膜工艺依次覆盖第一保护层6和第二保护层7,并在每个保护层成型后进行一次固化处理。如此,通过在所述薄膜电阻层4上设有第一保护层6以提高衰减器产品电阻层的耐湿性能,通过在所述薄膜电阻层4上设有第二保护层7以提高电阻层的耐腐蚀性能。
进一步地,请参阅图1,作为本发明提供的片式衰减器的制备方法的一种具体实施方式,所述第一保护层6、第二保护层7采用耐高温特性良好的防焊油墨或环氧树脂印刷而成。
进一步地,请参阅图1,作为本发明提供的片式衰减器的制备方法的一种具体实施方式,还包括以下步骤:在第二保护层7上采用厚膜工艺印刷成型标记层(图中未示出)。如此,通过在所述第二保护层7上设有标记层以便区分不同衰减器产品的规格型号。
进一步地,请参阅图1,作为本发明提供的片式衰减器的制备方法的一种具体实施方式,所述正面电极层2、背面电极层3的材料为金属导体。所述金属导体为银、银钯、镍铬材料、镍铜材料中的一种。
进一步地,请参阅图1,作为本发明提供的片式衰减器的制备方法的一种具体实施方式,还包括以下步骤:在侧面电极层5上采用电镀或化学镀的工艺依次成型第一电极层8和第二电极层9。如此,通过在所述侧面电极层5上成型所述第一电极层8以提高所述侧面电极层5的耐热性;在所述第一电极层8上成型所述第二电极层9以为衰减器产品提供焊接性能。
进一步地,请参阅图1,作为本发明提供的片式衰减器的制备方法的一种具体实施方式,所述第一电极层8为镍层;所述第二电极层9为锡层或银层。
进一步地,请参阅图1,作为本发明提供的片式衰减器的制备方法的一种具体实施方式,所述薄膜电阻层4的材料为镍铬、镍铬硅、镍铬硅铝、镍铜、氮化钽、铬硅中的一种。
本发明实施例所述的片式衰减器的制备流程如图1所示,具体方法如下:
(1)首先进行基板1的前处理:采用氮化铝陶瓷基板1;依次用丙酮、无水乙醇以及去离子水超声清洗基板1各5分钟,用氮气吹干备用;对于要求更高的场合,可增加一步等离子体清洗,提高基板1表面的洁净度;
(2)正面电极层2、背面电极层3成型:厚膜工艺或物理沉积工艺,在基板1的正面和背面,分别成型一层电极层。厚膜工艺为:膜层厚度控制在10~20μm,经过800~900℃烧结后形成正面电极层2和背面电极层3,物理沉积工艺膜层厚度控制在0.05~2μm;
(3)薄膜电阻层4成型:利用厚膜成膜技术,在正面电极层2上成型电阻掩膜层,膜层厚度控制在5-10μm;通过物理沉积工艺或化学沉积工艺在所述电阻掩膜层未覆盖的位置形成薄膜电阻层4;电阻掩膜层脱膜,再利用超声波清洗技术,将电阻掩膜层洗掉;或利用机械掩膜工艺成型电阻掩膜层,通过物理沉积工艺或化学沉积工艺在所述电阻掩膜层未覆盖的位置形成薄膜电阻层4;直接去除机械掩膜;
(4)修阻:采用冷激光扫描切割或离子束刻蚀技术的方式,对薄膜电阻层4的π形电阻的进行匹配修阻,同时对π形电阻的三个薄膜电阻进行匹配调阻,以达到目标阻值;
(5)第一保护层6成型:采用厚膜成膜技术,在修阻后的薄膜电阻层4上,印刷成型第一保护层6,并将基板1整体进行150~200℃进行固化;
(6)第二保护层7成型:采用厚膜成膜技术,在第一保护层6上,印刷成型第二保护层7;
(7)标记层成型:采用厚膜成膜技术,在第二保护层7上印刷成型标记层,并将基板1整体进行150~200℃固化;
(8)侧面电极层5成型:在基板1的侧边上通过物理沉积镍铬,形成侧面电极层5;
(9)电镀:将粒状的产品经过电镀,在侧面电极层5的表面由内至外依次成型第一电极层8和第二电极层9,起到可焊接作用。
综上,本发明所述的片式衰减器的制备方法,通过采用物理或化学沉积方法代替厚膜工艺成型薄膜电阻层4,同时配合冷激光扫描切割或离子束刻蚀技术的修阻工艺对衰减器π形电阻的三个薄膜电阻进行匹配调阻,即降低了电阻厚度,减少了趋肤效应的影响,减小了衰减器产品的回波损耗;匹配调阻提高了π形电阻的配合精度,从而提高了衰减精度;薄膜工艺具有对比厚膜工艺更高的精度以及稳定性,提高了产品的长期稳定性和环境耐受性;同时由于部分制备步骤采用溅射工艺,降低了制备成本。
以上仅是本发明的优选实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明技术原理的前提下,还可以做出若干改进和替换,这些改进和替换也应视为本发明的保护范围。
Claims (11)
1.一种片式衰减器的制备方法,其特征在于,包括以下步骤:
步骤一:采用厚膜工艺或物理沉积工艺在基板的正面成型正面电极层,在基板的背面成型背面电极层;
步骤二:在基板的正面通过物理或化学方法沉积成型薄膜电阻层;
步骤三:采用冷激光扫描切割或离子束刻蚀技术,对薄膜电阻层进行修阻;
步骤四:采用物理沉积工艺或涂布工艺在基板的两个侧边上成型侧面电极层,得到片式衰减器。
2.如权利要求1所述片式衰减器的制备方法,其特征在于,所述步骤二具体为:采用印刷掩膜工艺或机械掩膜工艺在基板的正面电极层上成型电阻掩膜层,再通过物理沉积工艺或化学沉积工艺在电阻掩膜层未覆盖的位置成型所述薄膜电阻层。
3.如权利要求1所述片式衰减器的制备方法,其特征在于,所述步骤三中采用冷激光扫描切割方式或离子束刻蚀技术对π形电阻的三个电阻进行匹配调阻。
4.如权利要求1所述片式衰减器的制备方法,其特征在于,还包括以下步骤:在修阻后的薄膜电阻层上采用厚膜工艺依次覆盖第一保护层和第二保护层,并在第一保护层成型后进行固化处理。
5.如权利要求4所述片式衰减器的制备方法,其特征在于,所述第一保护层、第二保护层的材料为防焊油墨或环氧树脂。
6.如权利要求4所述片式衰减器的制备方法,其特征在于,还包括以下步骤:在第二保护层上采用厚膜工艺印刷成型标记层。
7.如权利要求1所述片式衰减器的制备方法,其特征在于,所述正面电极层、背面电极层的材料为金属导体。
8.如权利要求7所述片式衰减器的制备方法,其特征在于,所述金属导体为银、银钯、镍铬材料、镍铜材料中的一种。
9.如权利要求1所述片式衰减器的制备方法,其特征在于,还包括以下步骤:在侧面电极层上采用电镀或化学镀的工艺依次成型第一电极层和第二电极层。
10.如权利要求8所述片式衰减器的制备方法,其特征在于,所述第一电极层为镍层;所述第二电极层为锡层或银层。
11.如权利要求1所述片式衰减器的制备方法,其特征在于,所述薄膜电阻层的材料为镍铬、镍铬硅、镍铬硅铝、镍铜、氮化钽、铬硅中的一种。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010871261.6A CN112054273A (zh) | 2020-08-26 | 2020-08-26 | 一种片式衰减器的制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010871261.6A CN112054273A (zh) | 2020-08-26 | 2020-08-26 | 一种片式衰减器的制备方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN112054273A true CN112054273A (zh) | 2020-12-08 |
Family
ID=73599901
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010871261.6A Pending CN112054273A (zh) | 2020-08-26 | 2020-08-26 | 一种片式衰减器的制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112054273A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2022133674A1 (zh) * | 2020-12-21 | 2022-06-30 | 深圳顺络电子股份有限公司 | 负载片及其制备方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111223620A (zh) * | 2020-01-10 | 2020-06-02 | 广东风华高新科技股份有限公司 | 一种片式精密薄膜排阻及其制造方法 |
-
2020
- 2020-08-26 CN CN202010871261.6A patent/CN112054273A/zh active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111223620A (zh) * | 2020-01-10 | 2020-06-02 | 广东风华高新科技股份有限公司 | 一种片式精密薄膜排阻及其制造方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2022133674A1 (zh) * | 2020-12-21 | 2022-06-30 | 深圳顺络电子股份有限公司 | 负载片及其制备方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI529751B (zh) | 電阻器及其製造方法 | |
US7617591B2 (en) | Method for fabricating embedded thin film resistors of printed circuit board | |
JP4204029B2 (ja) | チップ抵抗器 | |
US8085551B2 (en) | Electronic component and manufacturing the same | |
CN111223620B (zh) | 一种片式精密薄膜排阻及其制造方法 | |
CN107359033A (zh) | 芯片电阻器及其制造方法 | |
CN108428525B (zh) | 电阻器元件、制造该电阻器元件的方法及电阻器元件组件 | |
CN112054273A (zh) | 一种片式衰减器的制备方法 | |
US8188832B2 (en) | Near zero TCR resistor configurations | |
EP1592289A1 (en) | Method for fabricating embedded thin film resistors | |
CN110400741B (zh) | 一种lcp柔性基板无源阻容元件的制备方法 | |
CN213026429U (zh) | 一种片式衰减器 | |
CN102237160A (zh) | 具有低电阻的芯片电阻器及其制造方法 | |
RU2583952C1 (ru) | Способ изготовления тонкопленочного резистора | |
US9113546B2 (en) | Method for manufacturing electric film body | |
US8169772B2 (en) | Precision laser adjustable thin film capacitors | |
US7423513B2 (en) | Circuit board having resistor and method for manufacturing the circuit board | |
KR100714354B1 (ko) | 인쇄회로기판의 임베디드 박막 저항기의 제조 방법 | |
JP2000269012A (ja) | 抵抗素子付きチップ型電子部品及びその製造方法 | |
JP2003151425A (ja) | チップ型電流ヒューズ及びその製造方法 | |
JP3651179B2 (ja) | 抵抗器の製造方法 | |
JP3282424B2 (ja) | 角形薄膜チップ抵抗器の製造方法 | |
KR100467200B1 (ko) | 이동통신용 세라믹 고주파 전력분배기 제조방법 | |
JP2718178B2 (ja) | 角板型薄膜チップ抵抗器の製造方法 | |
JP2718232B2 (ja) | 角板型薄膜チップ抵抗器の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20201208 |