CN212785349U - 一种用于背负电台收发信机的数字化模块及调制解调系统 - Google Patents

Abstract

本实用新型公开了一种用于背负电台收发信机的数字化模块及调制解调系统，包括FPGA芯片模块、AD73311芯片模块、至少两个电平转换模块、DAC模块、ADC模块和AGC模块；AGC模块的第一输入端输入中频信号，AGC模块的第二输入端与FPGA芯片模块的第一数字输出端连接，AGC模块的输出端与ADC模块的模块输入端连接，ADC模块的数字输出端与FPGA芯片模块的数字输入端连接等；本实用新型采用FPGA实现数字信号处理，能够较好地结合FPGA硬件的特性进行仿真，提高了系统的可视化程度、可管理性，在后续的设计改进和系统性能测试时，使得波形仿真能够系统地支持在FPGA芯片中对波形的实现及改善。

Description

一种用于背负电台收发信机的数字化模块及调制解调系统

技术领域

本实用新型涉及一种用于背负电台收发信机的数字化模块及调制解调系统。

背景技术

数字信号处理在软件无线电设计中有着举足轻重的地位，其开发的效率要求随着现代通信波形的发展越来越高，对其高效实时的仿真设计也提出了较高的要求。

在软件无线电物理层的实现过程中，如果只使用MATLAB的纯m文件仿真，不能很好地结合FPGA硬件的特性进行仿真，波形仿真和波形在FPGA芯片的实现过程比较独立，且系统的可视化程度和可管理性不够好，在后续的设计改进和系统性能测试时，波形仿真不能系统地支持在FPGA芯片中对波形的实现及改善。

实用新型内容

本实用新型的目的在于克服现有技术的不足，提供一种用于背负电台收发信机的数字化模块及调制解调系统，采用FPGA实现数字信号处理，能够较好地结合FPGA硬件的特性进行仿真，提高了系统的可视化程度、可管理性，在后续的设计改进和系统性能测试时，使得波形仿真能够系统地支持在FPGA芯片中对波形的实现及改善。

本实用新型的目的是通过以下方案实现的：

一种用于背负电台收发信机的数字化模块，包括FPGA芯片模块、AD73311芯片模块、至少两个电平转换模块、DAC模块、ADC模块和AGC模块；所述AGC模块的第一输入端输入中频信号，所述AGC模块的第二输入端与FPGA芯片模块的第一数字输出端连接，所述AGC模块的输出端与ADC模块的模块输入端连接，所述ADC模块的数字输出端与FPGA芯片模块的数字输入端连接，所述FPGA芯片模块的第二数字输出端与DAC模块的数字输入端连接，所述DAC模块的模拟输出端输出中频模拟信号到背负电台收发信机的信道模块，第一电平转换模块的第一输入输出端与FPGA芯片模块的第一输入输出端连接，第二电平转换模块的第一输入输出端与FPGA芯片模块的第二输入输出端连接，所述AD73311芯片模块的输入输出端与FPGA芯片模块的第三输入输出端连接。

进一步地，第一电平转换模块的第二输入输出端与总线连接，通过总线连接背负电台收发信机的低频模块。

进一步地，第二电平转换模块的第二输入输出端与PDA设备的输入输出端连接。

进一步地，包括第一RS232接口模块，第一电平转换模块的第二输入输出端通过第一RS232接口模块与总线连接。

进一步地，包括第二RS232接口模块，第二电平转换模块的第二输入输出端通过第二RS232接口模块与PDA设备的输入输出端连接。

进一步地，所述FPGA芯片模块包括XC7Z020CLG484-2芯片。

进一步地，设有毁钥电路模块。

一种信号调制解调系统，基于如上任一所述数字化模块。

本实用新型的有益效果：

本实用新型采用FPGA实现数字信号处理，能够较好地结合FPGA硬件的特性进行仿真，提高了系统的可视化程度和可管理性，在后续的设计改进和系统性能测试时，使得波形仿真能够系统地支持在FPGA芯片中对波形的实现及改善。

附图说明

下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为背负式电台收发信机连接关系框图；

图2为本实用新型的结构示意框图；

图3为本实用新型中话音信号数据传输流程示意图；

图4为本实用新型中FPGA芯片模块的解调示意图；

图5为基于本实用新型数字化模块的调制解调系统结构示意图。

具体实施方式

本说明书中所有实施例公开的所有特征(包括任何附加权利要求、摘要和附图)，或隐含公开的所有方法或过程中的步骤，除了互相排斥的特征和/或步骤以外，均可以以任何方式组合或替换。

如图1～5所示，一种用于背负电台收发信机的数字化模块，包括FPGA芯片模块、AD73311芯片模块、至少两个电平转换模块、DAC模块、ADC模块和AGC模块；所述AGC模块的第一输入端输入中频信号，所述AGC模块的第二输入端与FPGA芯片模块的第一数字输出端连接，所述AGC模块的输出端与ADC模块的模块输入端连接，所述ADC模块的数字输出端与FPGA芯片模块的数字输入端连接，所述FPGA芯片模块的第二数字输出端与DAC模块的数字输入端连接，所述DAC模块的模拟输出端输出中频模拟信号到背负电台收发信机的信道模块，第一电平转换模块的第一输入输出端与FPGA芯片模块的第一输入输出端连接，第二电平转换模块的第一输入输出端与FPGA芯片模块的第二输入输出端连接，所述AD73311芯片模块的输入输出端与FPGA芯片模块的第三输入输出端连接。

进一步地，第一电平转换模块的第二输入输出端与总线连接，通过总线连接背负电台收发信机的低频模块。

进一步地，第二电平转换模块的第二输入输出端与PDA设备的输入输出端连接。

进一步地，包括第一RS232接口模块，第一电平转换模块的第二输入输出端通过第一RS232接口模块与总线连接。

进一步地，包括第二RS232接口模块，第二电平转换模块的第二输入输出端通过第二RS232接口模块与PDA设备的输入输出端连接。

进一步地，所述FPGA芯片模块包括XC7Z020CLG484-2芯片。

进一步地，设有毁钥电路模块，毁钥电路模块为其他模块中的保密参数模块提供一个电流，烧毁参数存储器，其物理位置在数字化模块中。

一种信号调制解调系统，基于如上任一所述数字化模块。

在本实用新型的实施例中，数字化模块是组成背负式电台收发信机的重要部分，其他部分还包括低频模块、信道模块、功放模块共4个功能模块组成，它们通过总线互联，连接关系如图1所示。

本实用新型中数字化模块主要完成以下功能：中频信号的模数转换、数字AGC控制、调制解调、数据编解码、音频信号模数转换、组网协议和毁钥等，加密模块管理，数字化模块的结构示意图如图2所示。

数字化模块可采用带内核的低功耗FPGA芯片，例如XC7Z020CLG484-2芯片，该芯片主要完成信号的调制解调、组网协议处理、通信物理层数据处理以及部分链路层算法实现。

发送时，按不同业务类型进行相应的处理，数传信号(GPS信息等)经电平转换后到FPGA，而话音信号经AD73311进入FPGA。

常规模拟话音经AD73311进入FPGA后，完成数据编码、组帧和信号调制，常规数字话音经AD73311进入FPGA的信号，由FPGA完成信号调制，完成调制后的信号通过DAC转换成模拟信号送给信道模块，流程如图3所示。

接收信号时，信道模块的模拟输出信号通过ADC采样器转换成中频数字信号到FPGA，由FPGA对其进行解调，如图4所示。根据解析的数据区分业务类型，数据信息电平转换后完成下传PDA显示，而话音信息进行音频D/A转换后，通过总线送到低频模块，经音频信号处理后送至耳机。

如图5所示，基于本实用新型的调制解调系统大致可分为五部分：音频控制模块、调制模块、解调模块、开/关噪管理模块以及PS控制部分，其中PS控制部分主要作用是接收外部控制命令信息并解析发送给PL，PL根据控制命令调整工作状态并将相关信息反馈给PS。

其中，音频控制模块主要包括两部分功能：接收AD73311采集的音频数据和产生单音信号，AD芯片正常工作之前需初始化，系统初始化时先对AD73311进行复位，复位后SCLK输出的默认频率为DMCLK/8，采样率为DMCLK/2048，复位后200ms再写控制字对各寄存器进行配置；单音信号使用FPGA内部IP核数字频率计DDS产生，具体配置如下：时钟速率为1.024M，信号频率为1KHZ。相位累加器精度为16位，输出为16位，相位增量值为64。

如图5所示，调制部分的语音数据首先经过FIFO异步处理，这是由于音频采集输出的数据速率与调制部分的处理速率不同，因此需要进行异步处理；经异步处理的话音信号首先经过带通滤波器，其目的是滤除300～3400Hz(其采样率为32K)以外的噪声信号，进行数字上变频(CIC IP核实现3125倍插值)输出采样频率为100M；语音数据根据系统选择的工作模式进行AM/FM调制，最后由DA芯片进行数模转换传输至射频前端。

AD采样后的中频信号，经FIR带通滤波器滤波后得到中心频率为8.128M的带通信号，此时解调需FPGA内部设计产生一组频率为8.128M的正弦和余弦信号与滤波后信号分别相乘进行正交变换，然后分别经CIC IP核进行127倍抽取，抽取后信号输出频率为256KHz，抽取后的信号分别进行AM幅值和FM相位计算，然后根据系统工作模式选择对应的计算数据进行坐标极化变换从而得到相应的幅值和相位，再经过CIC核8倍抽取得到的数据输出速率为32k，此时经过带通滤波器滤除300～3400Hz以外的信号得到话音信息，经高通滤波器滤除3400Hz以下信号统计噪音量级，用于后续进行信噪比计算。在本实用新型中，采用FPGA来实现数字信号处理，其中FIFO，FIR等是FPGA自带资源。

除以上实例以外，本领域技术人员根据上述公开内容获得启示或利用相关领域的知识或技术进行改动获得其他实施例，各个实施例的特征可以互换或替换，本领域人员所进行的改动和变化不脱离本实用新型的精神和范围，则都应在本实用新型所附权利要求的保护范围内。

Claims (8)

1.一种用于背负电台收发信机的数字化模块，其特征在于，包括：

FPGA芯片模块、AD73311芯片模块、至少两个电平转换模块、DAC模块、ADC模块和AGC模块；所述AGC模块的第一输入端输入中频信号，所述AGC模块的第二输入端与FPGA芯片模块的第一数字输出端连接，所述AGC模块的输出端与ADC模块的模块输入端连接，所述ADC模块的数字输出端与FPGA芯片模块的数字输入端连接，所述FPGA芯片模块的第二数字输出端与DAC模块的数字输入端连接，所述DAC模块的模拟输出端输出中频模拟信号到背负电台收发信机的信道模块，第一电平转换模块的第一输入输出端与FPGA芯片模块的第一输入输出端连接，第二电平转换模块的第一输入输出端与FPGA芯片模块的第二输入输出端连接，所述AD73311芯片模块的输入输出端与FPGA芯片模块的第三输入输出端连接。

2.根据权利要求1所述的用于背负电台收发信机的数字化模块，其特征在于，第一电平转换模块的第二输入输出端与总线连接，通过总线连接背负电台收发信机的低频模块。

3.根据权利要求1所述的用于背负电台收发信机的数字化模块，其特征在于，第二电平转换模块的第二输入输出端与PDA设备的输入输出端连接。

4.根据权利要求2所述的用于背负电台收发信机的数字化模块，其特征在于，包括第一RS232接口模块，第一电平转换模块的第二输入输出端通过第一RS232接口模块与总线连接。

5.根据权利要求3所述的用于背负电台收发信机的数字化模块，其特征在于，包括第二RS232接口模块，第二电平转换模块的第二输入输出端通过第二RS232接口模块与PDA设备的输入输出端连接。

6.根据权利要求1～5任一所述的用于背负电台收发信机的数字化模块，其特征在于，所述FPGA芯片模块包括XC7Z020CLG484-2芯片。

7.根据权利要求6所述的用于背负电台收发信机的数字化模块，其特征在于，设有毁钥电路模块。

8.一种用于背负电台收发信机的调制解调系统，其特征在于，基于如权利要求1-7任一所述数字化模块。

Images