CN202190265U

CN202190265U - 混合跳频无线收发系统

Info

Publication number: CN202190265U
Application number: CN2011202264190U
Authority: CN
Inventors: 赵利; 廖连贵; 曹卫平; 崔杨; 王国正; 田克纯; 符杰林
Original assignee: Guilin University of Electronic Technology
Current assignee: Guilin University of Electronic Technology
Priority date: 2011-06-30
Filing date: 2011-06-30
Publication date: 2012-04-11
Anticipated expiration: 2021-06-30

Abstract

本实用新型为混合跳频无线收发系统，本系统包括发射机和接收机。发射机有依次连接的数据接口、跳频组帧器、发射机差分跳频模块和常规跳频模块、D/A变换器和前端发射电路。接收机为依次连接的前端接收电路、A/D变换器、接收机常规跳频模块和差分跳频模块、跳频解帧器和数据接口。本系统将整个工作频段划分为M个带宽相等的子频段，常规跳频在各段频带之间跳变，而差分跳频则在段内跳变。发射机通过常规跳频和差分跳频，实时全频段跳频，生成待发送的跳频信号；接收端按相反顺序完成对接收信号的解跳，还原出数据信息。本实用新型采用两种跳频，充分利用两种优势，提高了系统的随机性和抗干扰、抗侦查能力，有效提高跳频通信的性能。

Description

混合跳频无线收发系统

(一)技术领域

本实用新型涉及无线通信技术的无线跳频通信领域，具体为一种综合采用两种跳频方式和两级跳频结构，通过混合方式实现高速无线跳频通信的混合跳频无线收发系统。

(二)背景技术

不同于传统的常规跳频技术，差分跳频(DFH，Differential FrequencyHopping)技术代表了现代跳频通信技术的新发展，甚至在短波频段上可实现高速跳频(跳频速率可达5000Hop/s)和高速数据传输(传输速率可达19.2kbit/s)，极大地提高了抗跟踪干扰和侦查的能力，数据传输的有效性大为提高。

不同常规跳频系统编码、调制和跳频的顺序实现方式，差分跳频系统中，编码、调制和跳频采用网格编码调制(TCM，Trellis Coded Modulation)一体化实现方式。发送端，信息数据经过信道编码后，再经G函数映射为跳频序列控制数控振荡器(DDS，Direct Digital Synthesizer)产生相应的跳频载波；在接收端，对A/D采样信号进行数字正交下变频后产生两路正交的信号，随后对其进行快速傅立叶变换(FFT，Fast Fourier Transformation)，变换结果经跳频检测单元判决得到有效的跳频信号，再经频率序列译码模块根据事先定义好的规则解调出发送的数据信息。

跳频系统若能实现实时全频段跳频，对系统的抗干扰能力的提升将大有裨益。但是，由于受到数字信号处理单元的软硬件资源的限制，差分跳频方式难以实现较宽的频率范围跳变。例如，若要实现短波全频段(3～30MHz)跳频，根据带通采样定理，ADC的采样速率为f_s≥60Msps。若直接以如此高的速率采样，其后续的快速傅立叶变换(FFT，Fast Fourier Transformation)数据运算等信号处理将极难实现。现有相关增强型跳频系统(CHESS，Correlated Hopping Enhanced Spread Spectrumd)采用“分段跳频”解决，即将短波段划分为若干个频段，取其中一个频段作为工作频段，采用正交下变频的方法，将信号变为一定速率的复采样信号，随后再对此信号进行快速傅立叶变换(FFT，Fast Fourier Transformation)处理。这种方法有效缓解了快速傅立叶变换(FFT，Fast Fourier Transformation)的实现难度，降低了信号处理对硬件的要求，但是却大大减少了频率跳变范围(一般为2MHz左右)，也大大降低了抗干扰和抗侦查的能力。

此外，差分跳频系统正交组网性能较差。对于单用户的通信，差分跳频系统可以提供较高的数据传输率，由于不存在异频干扰，其可靠性也非常高。当网内有多个用户时，若采用异步正交组网，其后果是频谱利用率急剧下降。若采用异步非正交组网，由于存在子网间的异频干扰，差分跳频系统的性能则完全依赖于系统本身的差错纠正能力，受与最大似然频率序列检测相关的编码特性制约。若提高系统的差错纠正能力，实现的复杂度将相应提高。

R-S序列有良好的正交性，在同步组网时可实现“无碰撞”组网，在异步组网时性能也非常优良，若常规跳频序列采用R-S码，系统可较易实现正交组网。但常规跳系统可实现的跳速较低，数据传输率也较低。

(三)实用新型内容

本实用新型的目的是设计一种混合跳频无线收发系统，包括常规跳频和差分跳频两大结构，实现实时全频段跳频，有效增强了抗干扰和抗侦查能力。

本实用新型设计的混合跳频无线收发系统包括发射机和接收机两大部分。

发射机主要包括：顺序连接的发射机数据接口、跳频组帧器、发射机差分跳频模块、发射机常规跳频模块、D/A变换器(数模变换器)和射频宽带前端发射电路。其中发射机差分跳频模块含有依次连接的频率序列编码器、差分跳频频率控制字存储器(ROM)、插值器和差分跳频数控振荡器(差分跳频NCO)；发射机常规跳频模块则含有发射机R-S序列发生器、常规跳频频率控制字存储器(ROM1)、插值滤波器、发射机跳频数控振荡器(发射机跳频NCO)和减法器。发射机R-S序列发生器的一个输出接入跳频组帧器、另一输出经常规跳频频段频率控制字存储器接入发射机跳频NCO，差分跳频NCO输出的Q路和I路信号分别接入一台插值滤波器，2台插值滤波器输出的内插后的I路和Q路差分跳频信号分别与发射机跳频NCO产生的两路跳频载波信号混频，得到I₁路和Q₁路信号，接入减法器。所得Q₁路信号和I₁路信号之差，经D/A变换器送入射频宽带前端发射电路。

接收机主要包括：依次连接的射频宽带前端接收电路(RF前端宽带接收电路)、A/D变换器(模数变换器)、接收机常规跳频模块、接收机差分跳频模块、跳频解帧器和接收机数据接口。其中接收机常规跳频模块包括解跳数控振荡器(解跳NCO)、抽取滤波器、低通滤波器、常规跳频同步器、接收机R-S序列发生器；接收机差分跳频模块包括快速傅立叶变换(FFT FastFourier Transformation)模块(FFT模块)、频率序列译码器和跳沿同步器，频率序列译码器由载频识别器连接维特比译码器组成。FFT模块的输出接入频率序列译码器和跳沿同步器，跳沿同步器反馈接入FFT模块。跳频解帧器输出的同步信息接入常规跳频同步器，常规跳频同步器的输出连接接收机R-S序列发生器，再接入解跳NCO，解跳NCO发出的2路载波信号与A/D变换器高速数据采样得到Q₁和I₁两路信号混频后分别经过抽取滤波器和低通滤波器得到Q路和I路信号送入接收机差分跳频模块。

上述发射机常规跳频模块、发射机差分跳频模块、接收机常规跳频模块及接收机差分跳频模块均采用数字信号处理器(DSP，Digital SignalProcessing)实现。数字信号处理模块的核心为现场可编程门阵列(FPGA，Field-programmable Gate Array)。

本实用新型设计的混合跳频无线收发系统将整个短波频段划分为M段，每段带宽均相等，常规跳频在各段频带之间跳变，而差分跳频则在段内跳变。

本实用新型混合跳频无线收发系统的优点为：1、采用两种跳频方式和两级跳频结构的形式，充分利用两种方式的各自优势和两种结构的级联特点；后级采用差分跳频方式，保持了差分跳频高速跳变和高速数据传输等优点，同时前级采用常规随机跳频方式，获得了正交组网性能，在多用户情况下性能远好于差分跳频系统；本跳频系统可以实现在频段之间大间隔跳变，也就实现全频段跳频，由此可以把跳频带宽扩展至整个短波频段，具有更宽的跳频带宽，极大地丰富了跳频频点数，提高了系统的随机性和抗干扰、抗侦查能力，系统的误码性能远远好于单纯采用差分跳频的系统，有效提高跳频通信的性能；2、降低了差分跳频对硬件规模和技术的要求，也降低硬件成本和实现的难度；3、两级级联的跳频结构，参数和性能可以合理分担和互换，可以根据用户数和硬件资源对频段进行灵活划分，在复杂度和成本之间平衡，保证了设计上的灵活性；例如，可以减少后级差分跳频频点数，增加前级常规跳频频点数，来降低差分跳频处理难度；4、R-S序列有良好的正交性，在同步组网时可实现“无碰撞”组网，在异步组网时性能也非常优良；前级采用R-S码作为伪随机码，跳频系统可实现正交组网；5、差分跳频的高跳速与常规跳频的低跳速级联，更有利于系统同步的实现；常规跳频速率较低，可在一个常规跳的时间内传输完所有的同步信息，较易实现跳频同步。

(四)附图说明

图1为本混合跳频无线收发系统实施例发射机的结构框图；

图2为本混合跳频无线收发系统实施例接收机的结构框图。

(五)具体实施方式

本混合跳频无线收发系统实施例的发射机如图1所示，接收机如图2所示。

发射机主要包括：顺序连接的发射机数据接口、跳频组帧器、发射机差分跳频模块、发射机常规跳频模块、D/A变换器和射频宽带前端发射电路。其中发射机差分跳频模块含有依次连接的频率序列编码器、差分跳频信号频率控制字存储器(ROM)、插值器和差分跳频数控振荡器(差分跳频NCO)；发射机常规跳频模块则含有发射机R-S序列发生器、插值滤波器、发射机跳频数控振荡器(发射机跳频NCO)和减法器。发射机R-S序列发生器的一个输出接入跳频组帧器、另一输出经常规跳频频段频率控制字存储器接入发射机跳频NCO，差分跳频NCO输出的Q路和I路信号分别接入一台插值滤波器，2台插值滤波器输出的内插后的I路和Q路差分跳频信号分别与发射机跳频NCO产生的两路跳频载波信号混频，得到I₁路和Q₁路信号，接入减法器。所得Q₁路信号和I₁路信号之差，经D/A变换器送入射频宽带前端发射电路。

接收机主要包括：依次连接的低噪声射频宽带前端接收电路(低噪声RF宽带前端接收电路)、A/D变换器、接收机常规跳频模块、接收机差分跳频模块、跳频解帧器和接收机数据接口。其中接收机常规跳频模块包括解跳NCO、抽取滤波器、低通滤波器、常规跳频同步器、接收机R-S序列发生器；接收机差分跳频模块包括快速傅立叶变换(FFT Fast FourierTransformation)模块、频率序列译码器和跳沿同步器，频率序列译码器由载频识别器连接维特比译码器组成。FFT模块的输出接入频率序列译码器和跳沿同步器，跳沿同步器反馈接入FFT模块。跳频解帧器输出的同步信息接入常规跳频同步器，常规跳频同步器的输出连接接收机R-S序列发生器，再接入解跳NCO，解跳NCO发出的2路载波信号与A/D变换器高速数据采样得到Q₁和I₁两路信号混频后分别经过抽取滤波器和低通滤波器得到Q路和I路信号送入接收机差分跳频模块。

上述发射机常规跳频模块、发射机差分跳频模块、接收机常规跳频模块及接收机差分跳频模块均用FPGA(现场可编程门阵列)实现。

上述实施例，仅为对本实用新型的目的、技术方案和有益效果进一步详细说明的具体个例，本实用新型并非限定于此。凡在本实用新型的公开的范围之内所做的任何修改、等同替换、改进等，均包含在本实用新型的保护范围之内。

Claims

1.混合跳频无线收发系统，包括发射机和接收机两大部分，其特征在于：

所述发射机主要包括：顺序连接的发射机数据接口、跳频组帧器、发射机差分跳频模块、发射机常规跳频模块、D/A变换器和射频宽带前端发射电路；其中发射机差分跳频模块含有依次连接的频率序列编码器、差分跳频信号频率控制字存储器、插值器和差分跳频数控振荡器；发射机常规跳频模块则含有发射机R-S序列发生器、常规跳频频段频率控制字存储器、插值滤波器、发射机跳频数控振荡器和减法器；发射机R-S序列发生器的一个输出接入跳频组帧器、另一输出经常规跳频频段频率控制字存储器接入发射机跳频数控振荡器，差分跳频数控振荡器输出的Q路和I路信号分别接入一台插值滤波器，2台插值滤波器输出的内插后的I路和Q路差分跳频信号分别与发射机跳频数控振荡器产生的两路跳频载波信号混频，得到I₁路和Q₁路信号，接入减法器，所得Q₁路信号和I₁路信号之差，经D/A变换器送入射频宽带前端发射电路；

所述接收机主要包括：依次连接的射频宽带前端接收电路、A/D变换器、接收机常规跳频模块、接收机差分跳频模块、跳频解帧器和接收机数据接口；其中接收机常规跳频模块包括解跳数控振荡器、抽取滤波器、低通滤波器、常规跳频同步器、接收机R-S序列发生器；接收机差分跳频模块包括快速傅立叶变换模块、频率序列译码器和跳沿同步器，频率序列译码器由载频识别模块连接维特比译码器组成；快速傅立叶变换模块的输出接入频率序列译码器和跳沿同步器，跳沿同步器反馈接入快速傅立叶变换模块；跳频解帧器输出的同步信息接入常规跳频同步器，常规跳频同步器的输出连接接收机R-S序列发生器，再接入解跳数控振荡器，解跳数控振荡器发出的2路载波信号与A/D变换器高速数据采样得到Q₁和I₁两路信号混频后分别经过抽取滤波器和低通滤波器得到Q路和I路信号送入接收机差分跳频模块。

2.根据权利要求1所述的混合跳频无线收发系统，其特征在于：

所述发射机常规跳频模块、发射机差分跳频模块、接收机常规跳频模块及接收机差分跳频模块均采用数字信号处理器实现。

3.根据权利要求2所述的混合跳频无线收发系统，其特征在于：

所述数字信号处理模块的核心为现场可编程门阵列。