CN212570990U - 一种叠层封装的存储体 - Google Patents

Abstract

本实用新型公开了一种叠层封装的存储体，包括从上到下顺次排列的第1封装层、第2封装层、第3封装层、第4封装层…、第2n‑1封装层和第2n封装层，n为自然数，所述第1封装层、第3封装层…，第2n‑1封装层形成第一组封装层，第2封装层、第4封装层…第2n封装层形成第二组封装层。本实用新型在同样的空间大小下，封存的电子单元数量更多，而且电子单元之间相互不干扰，安装及后续维修非常方便。

Description

一种叠层封装的存储体

技术领域

本实用新型涉及集成领域，特别涉及一种叠层封装的存储体。

背景技术

在大数据时代，电子单元应用广泛，很多应用场合需要用到大量的电子单元(特别是芯片如存储芯片等)，为节省空间，常将这些芯片封装(Package)在一起，生产厂商常将用到的芯片封装为一体形成最终产品，但现有的封装方式存在以下缺陷：

①因为排列不合理，在同样的空间内能封装的存储芯片等电子单元数量少。

②芯片之间相互干扰，影响使用效果。

③安装与后续维修不方便。

实用新型内容

本实用新型的目的之一在于提供一种叠层封装的存储体，该叠层封装的存储体在同样的空间大小下，封存的电子单元数量更多，而且电子单元之间相互不干扰，安装及后续维修非常方便。

技术方案是：一种叠层封装的存储体，包括从上到下顺次排列的第1封装层、第2封装层、第3封装层、第4封装层…、第2n-1封装层和第2n封装层，n为自然数，所述第1封装层、第3封装层…，第2n-1封装层形成第一组封装层，第2封装层、第4封装层…第2n封装层形成第二组封装层，第一组封装层中，每一封装层沿Y轴方向设置有用于芯片储存的A箱体和用于芯片储存的B箱体，用于芯片储存的A箱体和用于芯片储存的B箱体对称设置，用于芯片储存的A箱体与用于芯片储存的B箱体之间形成第一间隔，第二组封装层中，每一封装层沿X轴方向设置有用于芯片储存的C箱体和用于芯片储存的D箱体，用于芯片储存的C箱体和用于芯片储存的D箱体对称设置，用于芯片储存的C箱体与用于芯片储存的D箱体之间形成第二间隔，第一间隔与第二间隔交叉处形成与外部连接的通道。

本实用新型通过上述的设置，在同样的空间大小下，封存的电子单元数量更多，而且电子单元之间相互不干扰，安装及后续维修非常方便。

作为优选，所述叠层封装的存储体还包括封装外壳，第一组封装层和第二组封装层位于封装外壳内，该封装外壳包括第一盖板、第一底板、第一左板、第一右板、第一前板和第一后板，第一盖板、第一底板、第一左板、第一右板、第一前板和第一后板可拆卸连接为一体，第一盖板上开设有第一凹槽，第一凹槽与外部连接的通道相通，第一前板和第一后板上开有与用于芯片储存的A箱体和用于芯片储存的B箱体相对应的第二凹槽，第一左板、第一右板开有与用于芯片储存的C箱体和用于芯片储存的D箱体相对应的第三凹槽。

作为优选，所述用于芯片储存的A箱体上连接有A可滑动部件，用于芯片储存的B箱体上连接有B可滑动部件，第一左板和第一右板上各自分别连接有与A可滑动部件配合的对应A可滑动部件和与B可滑动部件配合的对应B可滑动部件，用于芯片储存的C箱体上连接有C可滑动部件，用于芯片储存的D箱体上连接有D可滑动部件，第一前板和第一后板上各自分别连接有与C可滑动部件配合的对应C可滑动部件和与D可滑动部件配合的对应B可滑动部件。

作为优选，所述每一个用于芯片储存的箱体上设置有拨钩，拨钩由扁平连接部、弯部和扁平钩部组成，弯部分别与扁平连接部和扁平钩部相连，扁平连接部连接在每一个用于芯片储存的箱体上。

作为优选，所述每一个用于芯片储存的箱体上设置有拨钩，拨钩由扁平连接部、弯部和扁平钩部组成，弯部分别与扁平连接部和扁平钩部相连，扁平连接部连接在每一个用于芯片储存的箱体上。

作为优选，所述第二底板的表面上黏贴有功能层。

作为优选，所述功能层包括绝缘层。

作为优选，所述功能层还包括防静电层，防静电层位于绝缘层的下方。

作为优选，所述功能层还包括橡胶减震层，防静电层位于绝缘层与橡胶减震层之间。

作为优选，所述第二盖板为TPE弹性绝缘体盖板，第二盖板上留有通孔。

与现有技术相比，本实用新型的有益效果在于：

本实用新型由于第一组封装层和第二组封装层的设置交错排列并形成第一间隔、第二间隔，且第一间隔与第二间隔形成与外部连接的通道，充分利用了整个封装空间，因此，在同样的空间范围内，本实用新型可以封装数量更多的电子元件，且防干扰，安装及维修都非常方便。

附图说明

图1是本实用新型实施例1整体结构示意图；

图2是本实用新型实施例2整体结构示意图；

图3是本实用新型实施例2用于芯片储存的A箱体与用于芯片储存的B箱体结构示意图；

图4是本实用新型实施例2第一左板/第一右板结构示意图；

图5是本实用新型用于芯片储存的C箱体和用于芯片储存的D箱体示意图；

图6是本实用新型实施例2第一前板/第一后板结构示意图；

图7是本实用新型实施例3用于芯片储存的箱体结构示意图；

图8是本实用新型本实用新型实施例3拨钩结构示意图；

图9是本实用新型实施例3用于芯片储存的箱体揭开第二盖板后的示意图；

图10是本实用新型实施例3功能层结构示意图；

图11是本实用新型第二盖板结构示意图。

具体实施方式

下面将结合附图对本实用新型作进一步说明。

在本实用新型的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖向”、“纵向”、“侧向”、“水平”、“内”、“外”、“前”、“后”、“顶”、“底”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该实用新型产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本实用新型和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本实用新型的限制。

在本实用新型的描述中，还需要说明的是，除非另有明确的规定和限定，术语“设置”、“开有”、“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本实用新型中的具体含义。

实施例1

如图1，一种叠层封装的存储体，包括从上到下顺次排列的第1封装层1、第2封装层2、第3封装层、第4封装层…、第2n-1封装层和第2n封装层，n为自然数，其中，第1封装层1、第3封装层…，第2n-1封装层形成第一组封装层，第2封装层2、第4封装层…第2n封装层形成第二组封装层，第一组封装层中，每一封装层沿Y轴方向设置有用于芯片储存的A箱体3和用于芯片储存的B箱体4，用于芯片储存的A箱体3和用于芯片储存的B箱体4对称设置，用于芯片储存的A箱体3与用于芯片储存的B箱体4之间形成第一间隔7，第二组封装层中，每一封装层沿X轴方向设置有用于芯片储存的C箱体5和用于芯片储存的D箱体6，用于芯片储存的C箱体5和用于芯片储存的D箱体6对称设置，用于芯片储存的C箱体5与用于芯片储存的D箱体6之间形成第二间隔8，第一间隔7与第二间隔8交叉处形成与外部连接的通道9，与外部连接的通道9用于第一组封装层和第二组封装层内的电子元件焊接的连接线通过。

由于第一组封装层和第二组封装层的设置交错排列并形成第一间隔7、第二间隔8，且第一间隔7与第二间隔8形成与外部连接的通道9，充分利用了整个封装空间，因此，在同样的空间范围内，本实用新型可以封装数量更多的电子元件。

实施例2

基于上述的实施例1，如图2-6，本实用新型的叠层封装的存储体还包括封装外壳，第一组封装层和第二组封装层位于封装外壳内，该封装外壳包括第一盖板10、第一底板11、第一左板12、第一右板13、第一前板14和第一后板15，第一盖板10、第一底板11、第一左板12、第一右板13、第一前板14和第一后板15可拆卸连接为一体，第一盖板10上开设有第一凹槽18，第一凹槽18与外部连接的通道9相通，第一前板14和第一后板15上开有与用于芯片储存的A箱体3和用于芯片储存的B箱体4相对应的第二凹槽16，第一左板12、第一右板13开有与用于芯片储存的C箱体5和用于芯片储存的D箱体6相对应的第三凹槽17，第二凹槽16用于用于芯片储存的A箱体3和用于芯片储存的B箱体4进出封装外壳，第三凹槽17用于用于芯片储存的C箱体5和用于芯片储存的D箱体6进出封装外壳。

由于第一凹槽18与外部连接的通道9相通，因此第一组封装层和第二组封装层内的电子元件焊接的连接线可以经与外部连接的通道9后从第一凹槽18引出。

由于第一盖板10、第一底板11、第一左板12、第一右板13、第一前板14和第一后板15可拆卸连接为一体，当需要维修时，可以根据需要将封装外壳拆卸维修。

进一步需要说明的是，本实用新型中，可拆卸连接可以采用现有的可拆卸连接例如螺钉螺栓连接，也可以采用插接等连接方式，本实用新型不进行特别地限定。

进一步需要说明的是，本实用新型中，用于芯片储存的A箱体3上连接有A可滑动部件21，用于芯片储存的B箱体4上连接有B可滑动部件22，第一左板12和第一右板13上各自分别连接有与A可滑动部件21配合的对应A可滑动部件19和与B可滑动部件22配合的对应B可滑动部件20，用于芯片储存的C箱体5上连接有C可滑动部件23，用于芯片储存的D箱体6上连接有D可滑动部件24，第一前板14和第一后板15上各自分别连接有与C可滑动部件23配合的对应C可滑动部件25和与D可滑动部件24配合的对应B可滑动部件26。

通过用于芯片储存的A箱体3、用于芯片储存的B箱体4、用于芯片储存的C箱体5、用于芯片储存的D箱体6、A可滑动部件21、B可滑动部件22、对应A可滑动部件19、对应B可滑动部件20、C可滑动部件23、D可滑动部件24、对应C可滑动部件25和对应B可滑动部件26的配合，使得在安装与后续维修更容易，更进一步局地节省了有效空间，使得整个封装体更紧凑。

需要理解的是，A可滑动部件21、B可滑动部件22、对应A可滑动部件19、对应B可滑动部件20可以为滑条与滑道配合的关系，也可以为轨道、滑轮的配合方式。C可滑动部件23、D可滑动部件24、对应C可滑动部件25和对应B可滑动部件26可以为滑条与滑道配合的关系，也可以为轨道、滑轮的配合方式。

实施例3

基于上述的实施例2，如图7-11，用于芯片储存的A箱体3、用于芯片储存的B箱体4、用于芯片储存的C箱体5、用于芯片储存的D箱体6中，每一个用于芯片储存的箱体包括第二盖板27、第二底板28、第二左板29、第二右板30、第二前板31和第二后板32，第二底板28分别与第二左板29、第二右板30、第二前板31和第二后板32可拆卸连为一体，第二盖板27密闭性嵌入在第二底板28与第二左板29、第二右板30、第二前板31和第二后板32围成的腔体内，可在腔体内上下移动。

进一步需要说明的是，本实用新型中，第二前板31上设置有拨钩33，拨钩33由扁平连接部34、弯部36和扁平钩部35组成，弯部36分别与扁平连接部34和扁平钩部35相连，扁平连接部34连接在第二前板31上，使用时，用拨片(图中未画出)伸入扁平连接部34、弯部36和扁平钩部35形成的空间内向扁平钩部35用力，就可以很方便地将用于芯片储存的箱体拉出，而扁平钩部35与拨片配合，使得用力为面与面受力，一方面可以节省用力，另一方面拨动方便。

进一步需要说明的是，本实用新型中，第二底板28的表面上黏贴有功能层37。

进一步需要说明的是，本实用新型中，功能层37包括绝缘层40，绝缘层40的设置，降低了电子元件干扰周围环境的能力。

进一步需要说明的是，本实用新型中，功能层37还包括防静电层39，防静电层39位于绝缘层40的下方。

需要理解的是，防静电层39为现有的防静电的材料制成的防静电层。

进一步需要说明的是，本实用新型中，功能层37还包括橡胶减震层38，橡胶减震层38位于防静电层39的下方，防止地震等外部因素对电子元件的干扰。

进一步需要说明的是，本实用新型中，第二盖板27为TPE弹性绝缘体盖板，第二盖板上留有通孔41，通孔41用于电子元件焊接的连接线通过。

组装时，先将第一底板11、已装好的A可滑动部件21和B可滑动部件22的第一左板12、已装好的A可滑动部件21和B可滑动部件22的第一右板13、已装好C可滑动部件23和D可滑动部件24的第一前板14以及已装好C可滑动部件23和D可滑动部件24的第一后板15组装，然后分别从下到上一层层将用于芯片储存的A箱体3、用于芯片储存的B箱体4、用于芯片储存的C箱体5、用于芯片储存的D箱体6安装，最后安装第一盖板10，完成组装。

当需要维修时，如果是局部某一元件维修，只需将对应的箱体取出打开即可，每一个箱体取放都非常方便，当需要大修时，将第一盖板10揭开，进行大修。

以上所述仅为本实用新型的优选实施例而已，并不用于限制本实用新型，对于本领域的技术人员来说，本实用新型可以有各种更改和变化。凡在本实用新型的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。

Claims (10)

1.一种叠层封装的存储体，包括从上到下顺次排列的第1封装层、第2封装层、第3封装层、第4封装层…、第2n-1封装层和第2n封装层，n为自然数，其特征在于：所述第1封装层、第3封装层…，第2n-1封装层形成第一组封装层，第2封装层、第4封装层…第2n封装层形成第二组封装层，第一组封装层中，每一封装层沿Y轴方向设置有用于芯片储存的A箱体和用于芯片储存的B箱体，用于芯片储存的A箱体和用于芯片储存的B箱体对称设置，用于芯片储存的A箱体与用于芯片储存的B箱体之间形成第一间隔，第二组封装层中，每一封装层沿X轴方向设置有用于芯片储存的C箱体和用于芯片储存的D箱体，用于芯片储存的C箱体和用于芯片储存的D箱体对称设置，用于芯片储存的C箱体与用于芯片储存的D箱体之间形成第二间隔，第一间隔与第二间隔交叉处形成与外部连接的通道。

2.根据权利要求1所述的叠层封装的存储体，其特征在于：所述叠层封装的存储体还包括封装外壳，第一组封装层和第二组封装层位于封装外壳内，该封装外壳包括第一盖板、第一底板、第一左板、第一右板、第一前板和第一后板，第一盖板、第一底板、第一左板、第一右板、第一前板和第一后板可拆卸连接为一体，第一盖板上开设有第一凹槽，第一凹槽与外部连接的通道相通，第一前板和第一后板上开有与用于芯片储存的A箱体和用于芯片储存的B箱体相对应的第二凹槽，第一左板、第一右板开有与用于芯片储存的C箱体和用于芯片储存的D箱体相对应的第三凹槽。

3.根据权利要求2所述的叠层封装的存储体，其特征在于：所述用于芯片储存的A箱体上连接有A可滑动部件，用于芯片储存的B箱体上连接有B可滑动部件，第一左板和第一右板上各自分别连接有与A可滑动部件配合的对应A可滑动部件和与B可滑动部件配合的对应B可滑动部件，用于芯片储存的C箱体上连接有C可滑动部件，用于芯片储存的D箱体上连接有D可滑动部件，第一前板和第一后板上各自分别连接有与C可滑动部件配合的对应C可滑动部件和与D可滑动部件配合的对应B可滑动部件。

4.根据权利要求3所述的叠层封装的存储体，其特征在于：所述用于芯片储存的A箱体、用于芯片储存的B箱体、用于芯片储存的C箱体、用于芯片储存的D箱体中，每一个用于芯片储存的箱体包括第二盖板、第二底板、第二左板、第二右板、第二前板和第二后板，第二底板分别与第二左板、第二右板、第二前板和第二后板可拆卸连为一体形成腔体，第二盖板密闭性嵌入在该腔体内，并可在腔体内上下移动。

5.根据权利要求4所述的叠层封装的存储体，其特征在于：所述每一个用于芯片储存的箱体上设置有拨钩，拨钩由扁平连接部、弯部和扁平钩部组成，弯部分别与扁平连接部和扁平钩部相连，扁平连接部连接在每一个用于芯片储存的箱体上。

6.根据权利要求4所述的叠层封装的存储体，其特征在于：所述第二底板的表面上黏贴有功能层。

7.根据权利要求6所述的叠层封装的存储体，其特征在于：所述功能层包括绝缘层。

8.根据权利要求7所述的叠层封装的存储体，其特征在于：所述功能层还包括防静电层，防静电层位于绝缘层的下方。

9.根据权利要求8所述的叠层封装的存储体，其特征在于：所述功能层还包括橡胶减震层，防静电层位于绝缘层与橡胶减震层之间。

10.根据权利要求4-9任一所述的叠层封装的存储体，其特征在于：所述第二盖板为TPE弹性绝缘体盖板，第二盖板上留有通孔。

Images