CN211507620U - 一种基岛折弯的引线框架结构及电子器件 - Google Patents

一种基岛折弯的引线框架结构及电子器件 Download PDF

Info

Publication number
CN211507620U
CN211507620U CN202020133804.XU CN202020133804U CN211507620U CN 211507620 U CN211507620 U CN 211507620U CN 202020133804 U CN202020133804 U CN 202020133804U CN 211507620 U CN211507620 U CN 211507620U
Authority
CN
China
Prior art keywords
island
edge
edges
lead frame
plane
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202020133804.XU
Other languages
English (en)
Inventor
朱袁正
朱久桃
丛微微
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuxi Dianji Integrated Technology Co ltd
Original Assignee
Wuxi Dianji Integrated Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuxi Dianji Integrated Technology Co ltd filed Critical Wuxi Dianji Integrated Technology Co ltd
Priority to CN202020133804.XU priority Critical patent/CN211507620U/zh
Application granted granted Critical
Publication of CN211507620U publication Critical patent/CN211507620U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/32257—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

本实用新型涉及半导体封装技术领域，尤其涉及一种基岛折弯的引线框架结构及电子器件，该引线框架结构包括外边框，所述外边框内设有若干结构相同的基本单元，每个基本单元与外边框之间、基本单元与基本单元之间均通过框架连接区连接，每个基本单元包括载片基岛区和引脚区，其特征在于：所述载片基岛区有一平面，所述平面的至少一条侧边的边缘上设有翻折边；本实用新型所述的基岛折弯的引线框架结构，能够有效控制住芯片与载片基岛区之间的焊接材料，不仅提升了封装技术能力，而且有效缓解了器件吸湿问题，缩短了散热距离，从而延长了器件储存和使用寿命，提高了器件可靠性。

Description

一种基岛折弯的引线框架结构及电子器件
技术领域
本实用新型涉及半导体封装技术领域，尤其涉及一种基岛折弯的引线框架结构及电子器件。
背景技术
引线框架作为集成电路的芯片载体，是一种借助于金属材料(金铜丝、铝丝、铝带、铜带)实现芯片内部电路引出端与外引脚的电气连接，形成电气回路的关键结构件，它是有引脚封装的载体，绝大部分的半导体集成块中都需要使用引线框架，是电子信息产业中重要的基础材料。
引线框架作为封装过程中最主要的基础材料之一，其又是决定封装技术水平高低和器件可靠性的最重要因素之一，如图1所示，传统的引线框架的载片基岛区A为平面，封装时焊接材料很难控制，散热效果差，不仅限制了封装技术能力，而且产品更容易吸湿，影响了产品的可靠性。
实用新型内容
针对现有技术中的问题，本实用新型提供一种基岛折弯的引线框架结构。
为实现以上技术目的，本实用新型的技术方案是：
一种基岛折弯的引线框架结构，包括外边框，所述外边框内设有若干结构相同的基本单元，每个基本单元与外边框之间、基本单元与基本单元之间均通过框架连接区连接，每个基本单元包括载片基岛区和引脚区，所述载片基岛区有一平面，所述平面的至少一条侧边的边缘上设有翻折边。
作为优选，所述翻折边由基岛正面向基岛背面翻折或者由基岛背面向基岛正面翻折。
作为优选，所述平面左半边的侧边边缘上设有C型翻折边，右半边的侧边边缘上对称设有C型翻折边。
作为优选，当所述平面的至少两条侧边的边缘上设有翻折边时，不同边边缘上的翻折边翻折方向相同或者不同。
作为优选，当所述平面相邻的两条侧边的边缘上设有翻折边时，相邻的翻折边之间存在间隙或者相邻的翻折边相接。
作为优选，当所述平面的四条侧边的边缘上设有翻折边时，四条翻折边相接，形成环形分布。
作为优选，所述翻折边呈断点状。
作为优选，所述翻折边凸出于平面的高度为0-2mm。
一种电子器件，包括半导体芯片和引线框架的基本单元，所述半导体芯片通过焊接材料设于基本单元的载片基岛区，所述半导体芯片通过金属材料与基本单元的引脚区连接，所述半导体芯片、引脚区和金属材料由封装树脂全部包裹，其特征在于：所述载片基岛区有一平面，所述平面的至少一条侧边的边缘上设有翻折边，所述载片基岛区由封装树脂部分包裹或者全部包裹。
作为优选，所述翻折边由封装树脂部分包裹或者全部包裹。
从以上描述可以看出，本实用新型具备以下优点：
本实用新型所述的基岛折弯的引线框架结构，能够有效控制住芯片与载片基岛区之间的焊接材料，不仅提高了封装技术能力，而且有效缓解了器件吸湿问题，缩短了散热距离，从而延长了器件储存和使用寿命，提高了器件可靠性。
附图说明
图1是传统引线框架的剖面图；
图2是本实用新型的结构示意图；
图3是图2的局部结构示意图；
图4是图3的局部放大图；
图5是本实用新型实施例的结构示意图；
图6是本实用新型实施例的结构示意图；
图7是本实用新型实施例的结构示意图；
图8是本实用新型实施例的结构示意图；
图9是本实用新型的实施例结构示意图；
图10是本实用新型实施例的结构示意图；
图11是本实用新型实施例的结构示意图；
图12是本实用新型实施例的结构示意图；
图13是本实用新型实施例的结构示意图；
图14是本实用新型实施例的结构示意图；
图15是本实用新型实施例的结构示意图。
具体实施方式
结合图2-14，详细说明本实用新型的具体实施例，但不对本实用新型的权利要求做任何限定。
如图2，一种基岛折弯的引线框架结构，包括外边框1，外边框1内设有若干结构相同的基本单元3，每个基本单元3与外边框1之间、基本单元3与基本单元3之间均通过框架连接区2连接，每个基本单元3包括载片基岛区31和引脚区32，载片基岛区31有一平面，平面的至少一条侧边边缘上设有翻折边311。
如图3所示，为图2的局部结构示意图；
如图4所示，为图3的局部放大图，图中阴影部分为引线框架的镂空结构，在最终封装后被封装树脂填充；
上述技术方案中(下述内容中涉及的图5-图11中翻折边的示例均以封装后的器件结构示出，图5-图10为器件的剖视图，图11为器件背面示意图)：
1.翻折边的翻折角度
翻折边与平面的夹角记为a，a的角度范围为1°～179°，较优的角度为90°±15°。
2.翻折边的方向不定：
每条翻折边311可以由基岛正面向基岛背面翻折(如图5所示)，也可以由基岛背面向基岛正面翻折(如图6所示)；
当平面上至少两条侧边的边缘上设有翻折边时，不同边边缘上的翻折边翻折方向可以相同，也可以相反(如图7所示)。
3.翻折边的个数不定
可以在平面的任意一条侧边上设置翻折边311，也可以在任意几条侧边上设置翻折边311(如图8-图11所示)。
4.翻折边的形状不定
翻折边311可以呈长条形(如图8-图9所示)，也可以呈断点状(如图9 所示)，也可以呈C型(如图10所示)：平面左半边的侧边边缘上设有C型翻折边311，右半边的侧边边缘上对称设有C型翻折边311，当然也可以采用其他形状，并不限于图8-10中给出的方式。
5.翻折边之间的连接方式不定
当平面相邻的两条侧边的边缘上设有翻折边311时，相邻的翻折边311之间可以存在间隙或者也可以相接。例如，当平面的四条侧边的边缘上都设有翻折边 311时，四条翻折边311相接即形成环形分布(如图11所示)，也可以四条翻折边均不相接(即存在间隙)或者部分相接。
6.翻折边的高度可调
翻折边凸出于平面的高度可以在0-2mm之间，根据器件结构和器件工艺相应设置。
上述实施例中的翻折边可以在现有基岛加工工艺基础上，通过冲切工艺或者蚀刻实现。
在上述一种基岛折弯的引线框架结构的基础上，设计一种电子器件。
如图12-14所示(图12以SOT23封装形式举例，图13和图14为内部结构示意图)，一种电子器件，包括半导体芯片4和引线框架的基本单元3，半导体芯片4通过焊接材料5设于基本单元3的载片基岛区31，半导体芯片4通过金属材料6与基本单元3的引脚区32连接，半导体芯片4、引脚区32和金属材料 6由封装树脂全部包裹，载片基岛区31有一平面，平面的至少一条侧边边缘上设有翻折边311，载片基岛区31由封装树脂部分包裹或者全部包裹。
上述技术方案中：
1.金属材料根据应用场合需求可以选择金属引线、铝带或者铜片，图13-图 14中示出的实施例中采用的金属引线的方式。
2.载片基岛区由封装树脂部分包裹或者全部包裹，当采用部分包裹方式时，一般情况下是载片基岛区的背面区域裸露，如图15所示，为器件的背面结构示意图。
3.翻折边根据载片基岛区的结构选择翻折方向和封装树脂的包裹方式：
(1)当载片基岛区由封装树脂全部包裹时，若翻折边由载片基岛区的正面向背面翻折，则翻折边由封装树脂部分包裹(如图11所示，翻折边部分从器件背面露出)或者全部包裹(如图5、图7所示)，若翻折边由载片基岛区的背面向正面翻折，则翻折边由封装树脂全部包裹(如图6、图7所示)；
(2)当载片基岛区采用部分包裹方式(即载片基岛区的背面区域裸露，如图15所示)时，翻折边只能由载片基岛区的背面向正面翻折，且由封装树脂全部包裹。
4.翻折边的翻折角度、个数、形状、连接方式、高度等设计可以参考前述的基岛折弯的引线框架结构的设计方式，且不限于附图中给出的具体设计方式。
需要特别说明的是，上述实施例中，图2-10、图12-14以SOT23封装形式示例，图11以SOP8封装形式示例，本实用新型实际应用时并不限于上述封装形式，可以在任何封装形式中应用。
本实用新型所述的基岛折弯的引线框架结构具有以下优点：
1.由于电子器件的制造方法中存在如下步骤：首先在所述引线框架中的每个基本单元的载片基岛区上涂布液态的银胶(即焊接材料)，再将芯片粘贴放置在上述涂布好银胶的载片基岛区上面，因为银胶为液态的，当芯片放置上去的时候有一定的压力，容易挤压使银胶溢出载片基岛区，为了防止银胶溢出载片基岛区，一般设计规范芯片边缘距离载片基岛区至少大于100um，当使用本实用新型所述的基岛折弯的引线框架结构时，翻折边起到围挡功能，能锁住银胶，阻止银胶溢出，芯片边缘到载片基岛区的距离最小可为0，因而提升了封装密度；
2.由于电子器件在存储或者使用时，容易受到环境影响，当器件采用传统的载片基岛区为完全平面的引线框架时，若环境潮湿，则湿气更容易透过封装树脂或者从引脚和封装树脂的缝隙侵入器件内部，使电子器件产生吸湿现象，继而在后续SMT工艺加热过程中，受热后形成水蒸气，进而产生压力导致材料或材料间出现裂纹，并致使器件内部金属氧化，最终导致器件失效，同时吸湿现象也会引起器件分层，同样会导致器件失效。本实用新型所述基岛折弯的引线框架结构，在载片基岛区设置有折弯结构(即翻折边)，使湿气侵入器件内部的路线受阻，使得器件不易产生吸湿现象，提高了产品可靠性，延长了器件的储存和使用寿命；
3.对于功率MOS管器件而言，工作时发热量较大，如果MOS管的散热效果差，导致温度过高，引起器件烧毁，进而可能导致整个电路板的损毁甚至火灾事故，以SOT-23封装形式的MOS管为例，主要的发热区域是载有芯片的载片基岛区；当器件采用传统的载片基岛区为完全平面的引线框架时，其载片基岛区被封装树脂完全包裹，传热路径长，散热效果差，当使用本实用新型所述的基岛折弯的引线框架结构时，载片基岛区折弯部分(即翻折边)到塑封外壳的距离短，或者翻折边的部分露出于封装树脂外，并且由于翻折边为金属材料能够迅速导热、散热，从而提高了器件的可靠性和使用寿命。
综上所述，本实用新型具有以下优点：
本实用新型所述的基岛折弯的引线框架结构，能够有效锁住芯片与载片基岛区之间的银胶，不仅提高了封装技术能力，而且有效缓解了器件吸湿问题，缩短了散热距离，从而延长了器件储存和使用寿命，提高了器件可靠性。
可以理解的是，以上关于本实用新型的具体描述，仅用于说明本实用新型而并非受限于本实用新型实施例所描述的技术方案。本领域的普通技术人员应当理解，仍然可以对本实用新型进行修改或等同替换，以达到相同的技术效果；只要满足使用需要，都在本实用新型的保护范围之内。

Claims (10)

1.一种基岛折弯的引线框架结构，包括外边框，所述外边框内设有若干结构相同的基本单元，每个基本单元与外边框之间、基本单元与基本单元之间均通过框架连接区连接，每个基本单元包括载片基岛区和引脚区，其特征在于：所述载片基岛区有一平面，所述平面的至少一条侧边的边缘上设有翻折边。
2.根据权利要求1所述的一种基岛折弯的引线框架结构，其特征在于：所述翻折边由基岛正面向基岛背面翻折或者由基岛背面向基岛正面翻折。
3.根据权利要求1所述的一种基岛折弯的引线框架结构，其特征在于：所述平面左半边的侧边边缘上设有C型翻折边，右半边的侧边边缘上对称设有C型翻折边。
4.根据权利要求1所述的一种基岛折弯的引线框架结构，其特征在于：当所述平面的至少两条侧边的边缘上设有翻折边时，不同边边缘上的翻折边翻折方向相同或者不同。
5.根据权利要求1所述的一种基岛折弯的引线框架结构，其特征在于：当所述平面相邻的两条侧边的边缘上设有翻折边时，相邻的翻折边之间存在间隙或者相邻的翻折边相接。
6.根据权利要求1所述的一种基岛折弯的引线框架结构，其特征在于：当所述平面的四条侧边的边缘上设有翻折边时，四条翻折边相接，形成环形分布。
7.根据权利要求1所述的一种基岛折弯的引线框架结构，其特征在于：所述翻折边呈断点状。
8.根据权利要求1所述的一种基岛折弯的引线框架结构，其特征在于：所述翻折边凸出于平面的高度为0-2mm。
9.一种电子器件，包括半导体芯片和引线框架的基本单元，所述半导体芯片通过焊接材料设于基本单元的载片基岛区，所述半导体芯片通过金属材料与基本单元的引脚区连接，所述半导体芯片、引脚区和金属材料由封装树脂全部包裹，其特征在于：所述载片基岛区有一平面，所述平面的至少一条侧边的边缘上设有翻折边，所述载片基岛区由封装树脂部分包裹或者全部包裹。
10.根据权利要求9所述的一种电子器件，其特征在于：所述翻折边由封装树脂部分包裹或者全部包裹。
CN202020133804.XU 2020-01-20 2020-01-20 一种基岛折弯的引线框架结构及电子器件 Active CN211507620U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202020133804.XU CN211507620U (zh) 2020-01-20 2020-01-20 一种基岛折弯的引线框架结构及电子器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202020133804.XU CN211507620U (zh) 2020-01-20 2020-01-20 一种基岛折弯的引线框架结构及电子器件

Publications (1)

Publication Number Publication Date
CN211507620U true CN211507620U (zh) 2020-09-15

Family

ID=72401101

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202020133804.XU Active CN211507620U (zh) 2020-01-20 2020-01-20 一种基岛折弯的引线框架结构及电子器件

Country Status (1)

Country Link
CN (1) CN211507620U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111244058A (zh) * 2020-01-20 2020-06-05 无锡电基集成科技有限公司 一种基岛折弯的引线框架结构及电子器件

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111244058A (zh) * 2020-01-20 2020-06-05 无锡电基集成科技有限公司 一种基岛折弯的引线框架结构及电子器件

Similar Documents

Publication Publication Date Title
US8076765B2 (en) Stackable semiconductor device packages including openings partially exposing connecting elements, conductive bumps, or conductive conductors
CN110429075B (zh) 高密度多侧面引脚外露的封装结构及其生产方法
CN103887292B (zh) 堆叠式双芯片封装结构及其制备方法
CN211507620U (zh) 一种基岛折弯的引线框架结构及电子器件
CN209804635U (zh) 利于焊接的大电流半导体功率器件
CN111244058A (zh) 一种基岛折弯的引线框架结构及电子器件
CN212113710U (zh) 一种引线框架及焊接铝箔的芯片封装结构
CN108231698A (zh) 陶瓷焊盘阵列外壳
JP4635471B2 (ja) 半導体装置及びその製造方法、半導体装置の実装構造並びにリードフレーム
US20020140064A1 (en) Semiconductor chip package and lead frame structure thereof
CN103413802B (zh) 一种大功耗芯片封装结构
CN213988878U (zh) 一种新型dfn引线框架
CN211429634U (zh) 一种针对qfn封装元件的焊盘结构
CN110520987A (zh) 半导体器件和半导体器件的制造方法
CN110729252B (zh) 0.4mm节距的陶瓷四边引线扁平外壳
CN218274581U (zh) 功率器件焊接铝箔带结构
CN206945792U (zh) 精密电阻分流器
CN217822784U (zh) 芯片封装结构及功率芯片
CN213845260U (zh) 一种半导体散热结构
CN110379784A (zh) 一种半导体封装结构
CN214588813U (zh) 一种反折弯内绝缘产品的封装结构
CN215069966U (zh) 一种新型半导体封装结构
CN205028893U (zh) 具有散热座的瞬态电压抑制器
CN218123402U (zh) 用于半导体器件的汇流条、芯片封装结构
CN217768361U (zh) 半导体器件封装模块

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant