CN211135854U - 多层芯片焊接模具 - Google Patents
多层芯片焊接模具 Download PDFInfo
- Publication number
- CN211135854U CN211135854U CN201922343452.0U CN201922343452U CN211135854U CN 211135854 U CN211135854 U CN 211135854U CN 201922343452 U CN201922343452 U CN 201922343452U CN 211135854 U CN211135854 U CN 211135854U
- Authority
- CN
- China
- Prior art keywords
- die
- positioning
- frame
- matched
- holes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
多层芯片焊接模具。涉及半导体封装技术领域,尤其涉及多层芯片焊接模具。提供了一种结构紧凑合理、操作简便、确保产品可靠性的多层芯片焊接模具。包括底模和中模;所述底模与中模之间通过定位机构一可拆卸连接;所述底模的顶部设有若干与框架适配的框架定位柱;所述中模的底部设有若干与框架适配的容纳槽;所述中模的顶部设有贯穿至底部的芯片堆放孔,所述芯片堆放孔与框架相适配。所述中模上设有若干与所述定位柱B适配的定位孔B;若干所述定位孔B与若干所述定位柱B数量相等,并一一对应。本实用新型具有构紧凑合理、操作简便、确保产品可靠性等特点。
Description
技术领域
本实用新型涉及半导体封装技术领域,尤其涉及多层芯片焊接模具。
背景技术
随着半导体行业的迅速发展,封装的高度集成化,客户对分立元器件的要求越来越高,体积要求小且散热性好、电性能稳定半导体封装。这就要求分立器件在设计的时候追求更高的封装效率,在单个封装体内集成或者堆叠更多的芯片,以提升产品性能满足客户要求,同时还能减少PCB(PrintedCircuitBoard,中文名称为印制电路板)的使用空间,减少客户成本。常规的贴片型分立器件只能在框架上焊接1-2层芯片,叠的层数越多,就不可避免出现焊接偏位的现象,产品可靠性以及良率得不到保证。
实用新型内容
本实用新型针对以上问题,提供了一种结构紧凑合理、操作简便、确保产品可靠性的多层芯片焊接模具。
本实用新型的技术方案是:包括底模和中模;所述底模与中模之间通过定位机构一可拆卸连接;
所述底模的顶部设有若干与框架适配的框架定位柱;
所述中模的底部设有若干与框架适配的容纳槽;
所述中模的顶部设有贯穿至底部的芯片堆放孔,所述芯片堆放孔与框架相适配。
还包括顶模;所述中模与顶模之间通过定位机构二可拆卸连接;
所述顶模上设有若干均布排列的通孔,所述通孔位于芯片堆放孔的上方的中部位置;
若干所述通孔内分别设有适配的重力块。
所述定位机构一包括一对对称固定设置在所述中模底部的定位柱A;
所述底模上设有与所述定位柱A适配的定位孔A。
所述定位机构二包括若干定位柱B;
所述定位柱B固定设置在所述顶模的底部;
所述中模上设有若干与所述定位柱B适配的定位孔B;
若干所述定位孔B与若干所述定位柱B数量相等,并一一对应。
本实用新型中包括底模、中模和顶模;底模与中模之间通过定位机构一可拆卸连接;中模与顶模之间通过定位机构二可拆卸连接;第一层芯片分别从芯片堆放孔的顶部放入相应的框架上,然后放置焊料片,放置第二层芯片,然后放置焊料片,依次循环放置;本案装置可以大大提升多层(2层以上)芯片的焊接的精度,以满足产品性能需求。本实用新型具有构紧凑合理、操作简便、确保产品可靠性等特点。
附图说明
图1是本实用新型的立体结构示意图,
图2是本实用新型拆分状态结构示意图,
图3是图2中顶模的立体结构示意图,
图4是图2中中模的立体结构示意图,
图5是图2中底模的立体结构示意图,
图6是底模的主视结构示意图,
图7是框架与芯片焊接完成后的结构示意图;
图中1是底模,11是框架定位柱,2是中模,21是芯片堆放孔,22是定位柱A,3是顶模,31是通孔,32是定位柱B,4是重力块,5是芯片,6是框架。
具体实施方式
本实用新型如图1-7所示,本案中所述的顶部、底部分别以图中方向为参考依据;包括底模1和中模2;所述底模1与中模2之间通过定位机构一可拆卸连接;
所述底模1的顶部设有若干与框架6适配的框架定位柱11;
所述中模2的底部设有若干与框架6适配的容纳槽;中模2放置在底模1上时,框架6可以容纳在容纳槽内,并对框架6进行上下限位,若干框架定位柱11进行水平方向限位;
所述中模2的顶部设有贯穿至底部的芯片堆放孔21,所述芯片堆放孔21与框架6上放置芯片5的位置相适配。
还包括顶模3;所述中模2与顶模3之间通过定位机构二可拆卸连接;
所述顶模3上设有若干均布排列的通孔31,所述通孔31位于芯片堆放孔21的上方的中部位置;
若干所述通孔31内分别设有适配的重力块4。
本案装置加工方法为:
1)先将框架6放置在底模1上,框架6上的孔分别套设在相应的框架定位柱11上;
2)中模2通过定位机构一放置在底模1上,底模1上的框架6分别位于中模2的容置槽内;
3)先将焊料片放置框架与第一层之间,然后将第一层芯片5分别从芯片堆放孔21的顶部放入,然后放置焊料片,放置第二层芯片5,然后放置焊料片,依次循环放置;
4)将顶模3通过定位机构二放置在中模2上;
5)将若干重力块4放入通孔31内,通过重力块4的自重,重力块4的底部压设在芯片5的中部位置,确保放进焊接炉内的芯片5在焊接过程中保持水平状态。
所述定位机构一包括一对对称固定设置在所述中模2底部的定位柱A22;
所述底模1上设有与所述定位柱A22适配的定位孔A。
所述定位机构二包括若干定位柱B32;
所述定位柱B32固定设置在所述顶模3的底部;
所述中模2上设有若干与所述定位柱B32适配的定位孔B;
若干所述定位孔B与若干所述定位柱B32数量相等,并一一对应。本案中定位柱B32的数量为四个,两两对称设置。
本案中通过中模上的芯片堆放孔确保此芯片堆放孔内的芯片在纵向方向(从芯片堆放孔的孔口往下看的方向)处于同一平面,在利用适配的重力块,确保在进入焊接炉内时,重力块压设在最顶部芯片的中部位置,对若干芯片一顶的压力,确保芯片之间的焊片成型的均衡性。
对于本案所公开的内容,还有以下几点需要说明:
(1)、本案所公开的实施例附图只涉及到与本案所公开实施例所涉及到的结构,其他结构可参考通常设计;
(2)、在不冲突的情况下,本案所公开的实施例及实施例中的特征可以相互组合以得到新的实施例;
以上,仅为本案所公开的具体实施方式,但本公开的保护范围并不局限于此,本案所公开的保护范围应以权利要求的保护范围为准。
Claims (4)
1.多层芯片焊接模具,其特征在于,包括底模和中模;所述底模与中模之间通过定位机构一可拆卸连接;
所述底模的顶部设有若干与框架适配的框架定位柱;
所述中模的底部设有若干与框架适配的容纳槽;
所述中模的顶部设有贯穿至底部的芯片堆放孔,所述芯片堆放孔与框架相适配。
2.根据权利要求1所述的多层芯片焊接模具,其特征在于,还包括顶模;所述中模与顶模之间通过定位机构二可拆卸连接;
所述顶模上设有若干均布排列的通孔,所述通孔位于芯片堆放孔的上方的中部位置;
若干所述通孔内分别设有适配的重力块。
3.根据权利要求1所述的多层芯片焊接模具,其特征在于,所述定位机构一包括一对对称固定设置在所述中模底部的定位柱A;
所述底模上设有与所述定位柱A适配的定位孔A。
4.根据权利要求2所述的多层芯片焊接模具,其特征在于,所述定位机构二包括若干定位柱B;
所述定位柱B固定设置在所述顶模的底部;
所述中模上设有若干与所述定位柱B适配的定位孔B;
若干所述定位孔B与若干所述定位柱B数量相等,并一一对应。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201922343452.0U CN211135854U (zh) | 2019-12-23 | 2019-12-23 | 多层芯片焊接模具 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201922343452.0U CN211135854U (zh) | 2019-12-23 | 2019-12-23 | 多层芯片焊接模具 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN211135854U true CN211135854U (zh) | 2020-07-31 |
Family
ID=71751288
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201922343452.0U Active CN211135854U (zh) | 2019-12-23 | 2019-12-23 | 多层芯片焊接模具 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN211135854U (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113681107A (zh) * | 2021-09-10 | 2021-11-23 | 上海无线电设备研究所 | 一种微带板与基板焊接装置及使用方法 |
CN114520169A (zh) * | 2022-01-14 | 2022-05-20 | 苏州通富超威半导体有限公司 | 一种半导体封装治具及其应用 |
-
2019
- 2019-12-23 CN CN201922343452.0U patent/CN211135854U/zh active Active
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113681107A (zh) * | 2021-09-10 | 2021-11-23 | 上海无线电设备研究所 | 一种微带板与基板焊接装置及使用方法 |
CN114520169A (zh) * | 2022-01-14 | 2022-05-20 | 苏州通富超威半导体有限公司 | 一种半导体封装治具及其应用 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN211135854U (zh) | 多层芯片焊接模具 | |
CN101958261B (zh) | 半导体工艺及可堆栈式半导体封装结构 | |
KR101454332B1 (ko) | 적층형 패키지 | |
US8476751B2 (en) | Stacked semiconductor package and method for manufacturing the same | |
CN101764127B (zh) | 无外引脚的半导体封装体及其堆迭构造 | |
KR20110124063A (ko) | 적층형 반도체 패키지 | |
CN102832139B (zh) | 四侧无引脚扁平封装体的封装方法及封装体 | |
CN101752353B (zh) | 多芯片半导体封装构造 | |
US6686222B2 (en) | Stacked semiconductor device manufacturing method | |
KR20090059391A (ko) | 패키지 구조 및 그의 제조 방법 | |
CN110783210A (zh) | 一种两面封装的存储类产品封装结构及制造方法 | |
WO2024109554A1 (zh) | 封装产品、电子设备及封装产品的封装方法 | |
CN101764126B (zh) | 无外引脚的多芯片半导体封装构造及导线架 | |
CN201315319Y (zh) | 一种多芯片3d堆叠封装结构 | |
CN208284496U (zh) | 具有堆叠芯片的封装体 | |
CN210142649U (zh) | 功率半导体器件的封装结构 | |
US20220130813A1 (en) | Package method of a modular stacked semiconductor package | |
CN115424980B (zh) | 一种芯片双面互连的堆叠封装方法 | |
CN211700270U (zh) | 一种集成电路芯片的叠层封装结构 | |
KR20010099298A (ko) | 반도체칩의 적층방법 | |
US20040108583A1 (en) | Thin scale outline package stack | |
US20240014170A1 (en) | Semiconductor device assemblies and associated methods | |
CN217426726U (zh) | 一种多引脚直插型二极管 | |
CN118158926B (zh) | 封装基板及其加工方法、半盲孔管脚单体及其加工方法 | |
CN218957721U (zh) | 一种芯片双面互连的堆叠封装结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |