CN211123144U - 一种基于fpga的测试单元及其测试系统 - Google Patents
一种基于fpga的测试单元及其测试系统 Download PDFInfo
- Publication number
- CN211123144U CN211123144U CN201921733202.1U CN201921733202U CN211123144U CN 211123144 U CN211123144 U CN 211123144U CN 201921733202 U CN201921733202 U CN 201921733202U CN 211123144 U CN211123144 U CN 211123144U
- Authority
- CN
- China
- Prior art keywords
- address
- test
- control unit
- bit
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
本实用新型公开了一种基于FPGA的测试单元，其包括地址产生单元、数据产生单元、地址编码控制单元、发送接收控制单元和用于控制错误信息的错误存储控制单元，所述数据产生单元与所述地址编码控制单元分别与所述地址产生单元信号连接，所述地址编码控制单元和所述数据产生单元分别与所述发送接收控制单元信号连接，所述发送接收控制单元与所述错误存储控制单元信号连接。本实用新型还公开了一种测试系统。其能存储待测芯片在测试中出现的错误信息，而可以分析待测芯片出现错误的内在原因。
Description
技术领域
本实用新型涉及芯片测试技术领域，尤其涉及一种基于FPGA的测试单元及其测试系统。
背景技术
芯片是各种电子器件或设备的心脏或电脑，其重要性不言而喻，芯片的质量直接决定了电子器件或设备的质量，所以芯片的质量是重中之重，为了保证芯片的质量，在芯片出厂前对芯片质量的测试，就成为必须的工艺。
但传统的芯片测试，主要是反复的向待测芯片进行基本的读写操作的过程，这种方式能够起到加速待测芯片工作的作用，但是传统的测试方式，缺乏对待测芯片测试过程中的状态监测，不能发现待测芯片测试时出现的错误信息，更加无法近一步分析待测芯片错误信息应对的内在原因。
实用新型内容
为了克服现有技术的不足，本实用新型的目的之一在于提供一种基于FPGA的测试单元，其能存储待测芯片在测试中出现的错误信息，而可以分析待测芯片出现错误的内在原因；
本实用新型的目的之二在于提供一种测试系统；
本实用新型的目的之一采用以下技术方案实现：
一种基于FPGA的测试单元，其包括地址产生单元、数据产生单元、地址编码控制单元、发送接收控制单元和用于控制错误信息的错误存储控制单元，所述数据产生单元与所述地址编码控制单元分别与所述地址产生单元信号连接，所述地址编码控制单元和所述数据产生单元分别与所述发送接收控制单元信号连接，所述发送接收控制单元与所述错误存储控制单元信号连接。
优选的，所述地址产生单元包括24bitX地址产生器和24bitY地址产生器，所述24bitX地址产生器与所述24bitY地址产生器信号连接。
优选的，所述24bitX地址产生器包括4个24bitX地址计数器，所述Y地址产生器包括4个24bitY地址计数器，所述24bitX地址计数器与24bitY地址计数器链接。
优选的，所述数据产生单元包括用于逻辑运算信息地址的2bit数据产生器，所述2bit数据产生器与所述地址产生单元信号连接。
优选的，所述2bit数据产生器包括两个对X地址和Y地址进行逻辑运算的逻辑运算模块。
优选的，所述逻辑运算包括与运算、或运算和异或运算。
本实用新型的目的之二采用以下技术方案实现：
一种测试系统，其包括上述的测试单元，其还包括向量存储器、地址编码存储器、时序控制器、用于驱动测试信息的驱动器、用于接收待测芯片测试反馈信息的接收器和用于存储错误信息的错误存储器，所述向量存储器、所述地址编码存储器、所述时序控制器、所述接收器分别与所述FPGA电性连接，所述时序控制器与所述驱动器信号连接，所述驱动器通过待测芯片与所述接收器信号连接，所述地址编码存储器与所述地址编码控制单元信号连接，所述错误存储器与所述错误存储控制单元信号连接。
优选的，所述向量存储器包括设置有多种运算指令的地址信息寄存器和数据信息寄存器，所述向量存储器通过调用所述运算指令，设置所述地址信息寄存器和所述数据信息寄存器，而生成多种测试算法的测试向量，并存储该测试向量。
优选的，所述运算指令包括加指令、减指令和移位指令。
相比现有技术，本实用新型的有益效果在于：
本实用新型的测试单元设置有错误存储控制单元，该错误存储控制单元可以对测试系统中的错误存储器进行控制，使所述错误存储器存储待测芯片的错误信息，而可以根据存储的错误信息绘制Bit Map，通过绘制的Bit Map对待测芯片进行错误原因分析。
附图说明
图1为本实用新型测试单元的功能结构框图；
图2为本实用新型测试单元的优选实施方式的功能系统框图；
图3为本实用新型数据产生单元的功能结构框图；
图4为本实用新型测试系统的功能系统框图；
图5为本实用新型地址编码存储器的工作原理图；
图6为本实用新型测试方法的流程图。
具体实施方式
为了能够更清楚地理解本实用新型的具体技术方案、特征和优点，下面结合附图和具体实施方式对本实用新型进行进一步的详细描述。
在本实用新型的描述中，需要说明的是，术语“上”、“下”、“左”、“右”、“横向”、“纵向”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该实用新型产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本实用新型和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本实用新型的限制。此外，术语“第一”、“第二”、“第三”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
如图1-2所示，本实用新型公开了一种基于FPGA的测试单元，其包括地址产生单元、数据产生单元、地址编码控制单元、发送接收控制单元和用于控制错误信息的错误存储控制单元，所述数据产生单元与所述地址编码控制单元分别与所述地址产生单元信号连接，所述地址编码控制单元和所述数据产生单元分别与所述发送接收控制单元信号连接，所述发送接收控制单元与所述错误存储控制单元信号连接。
在上述实施方式中，所述地址产生单元能产生相应的数据地址，该数据地址对应待测芯片(主要指存储器)上的逻辑地址。所述数据产生单元能产生需向待测芯片发送的相关数据，以及待测芯片输出的期望数据，其中所述相关数据为待测芯片测试时相关的参数信息、电平信息、地址信息等测试信息；所述期望数据为待测芯片被测试时，如果待测芯片正常所应该输出的数据，可用该期望数据与待测芯片测试时输出的实际数据的差距，来评判待测芯片质量的好坏。所述地址编码控制单元可以对编码存储器进行控制，实现待测芯片的实际物理地址到逻辑地址的编码，而方便对实际物理地址的访问。所述发送接收控制单元可将地址编码控制单元产生的地址信息和数据发生单元产生的数据信息(相关数据和期望数据)传送给相关的测试系统去测试待测芯片。所述错误存储控制单元可以对测试系统中的错误存储器进行控制，控制所述错误存储器是否存储待测芯片的错误信息或失真信息，已经如何存储错误信息、存储哪些错误信息，而可以对待测芯片的错误信息进行分析。
如图2所示，在一种优选的实施方式中，其不同之处在于，所述地址产生单元包括24bitX地址产生器和24bitY地址产生器，所述24bitX地址产生器与所述24bitY地址产生器信号连接。所述24bitX地址产生器包括4个24bitX地址计数器，所述Y地址产生器包括4个24bitY地址计数器，所述24bitX地址计数器与24bitY地址计数器链接。
在上述实施方式中，其中bit为比特位，24bit地址的地址容量较大，一般地址越多，对应的数据越大，且所述地址产生单元包括4个24bitX地址计数器和4个24bitY地址计数器，这样就可以测试较大数据容量的芯片。所述24bitX地址计数器和24bitY地址计数器可以对地址进行加、减、移位、加1和减1等操作，而实现的地址的各种变换。可以理解地，所述地址产生单元还可以包括24bitZ地址产生器，而实现设置有三维空间地址的芯片的测试。
如图3所示，在另一种优选的实施方式中，其不同之处在于，所述数据产生单元包括用于逻辑运算信息地址的2bit数据产生器，所述2bit数据产生器与所述地址产生单元信号连接。所述2bit数据产生器包括两个对X地址和Y地址进行逻辑运算的逻辑运算模块。所述逻辑运算包括与运算、或运算和异或运算。
在上述实施方式中，一个逻辑运算模块是以X、Y地址信息为输入，按照X、Y地址信息的相关逻辑检测为输出，例如当X地址与Y地址相同时，产生数据1；另一个逻辑运算模块是以X、Y地址信息为输入，按照它们的逻辑运算结果为输出，其中的逻辑运算包括与运算、或运算、异或运算、与非运算、产生1运算和产生0运算等。其中输出的数据信息(相关数据和期望数据)可以在两种逻辑运算模块输出的数据中进行选择。这两种逻辑运算模块的数据产生方式，可以方便的实现棋盘格、对角线和移动对角线等检测算法。
其中，所述数据产生单元还包括24bit数据产生器，该24bit数据产生器主要应用在当数据管脚小于24时，可以用24bit数据产生器直接产生在数据管脚之间的“走1测试算法”，这样可以检测每个数据管脚是否都接触良好，并且可以检测数据管脚间是否有短路现象存在。另外，一些待测芯片为存储器时，需要将存储器写为不同的测试背景图形格式，该24bit数据产生器可以方便的产生各种测试背景图形信息。
如图4所示，本实用新型还公开了一种测试系统，其包括上述的FPGA，其还包括向量存储器、地址编码存储器、时序控制器、用于驱动测试信息的驱动器、用于接收待测芯片测试反馈信息的接收器和用于存储错误信息的错误存储器，所述向量存储器、所述地址编码存储器、所述时序控制器、所述接收器分别与所述FPGA电性连接，所述时序控制器与所述驱动器信号连接，所述驱动器通过待测芯片与所述接收器信号连接，所述地址编码存储器与所述地址编码控制单元信号连接，所述错误存储器与所述错误存储控制单元信号连接。
其中，所述向量存储器包括设置有多种运算指令的地址信息寄存器和数据信息寄存器，所述向量存储器通过调用所述运算指令，设置所述地址信息寄存器和所述数据信息寄存器，而生成多种测试算法的测试向量，并存储该测试向量。在执行测试任务时，通过控制所述FPGA将向量存储器当中储存的测试向量读入FPGA，并按照对应的运算指令执行测试任务。
其中，所述运算指令包括加指令、减指令和移位指令。
在上述实施方式中，所述时序控制器主要用于控制测试时的时序。所述错误存储器用来存储在测试过程中，产生的错误信息。通过测试单元中的错误储存控制单元，可以控制是否存储包括X地址、Y地址、错误数据等在内的各种错误信息，而可以对待测芯片进行失效分析。
在实际测试存储器中，存储器被测试的各种算法都是针对存储器实际物理地址而言的，通过各种算法可以有效监测出相邻单元或有逻辑关系的单元在特定条件下的失效或失真形式。传统简化的存储器测试是假设存储器的实际物理单元地址与使用时的逻辑单元地址是一一对应的。但事实上并非如此，大部分存储器的实际物理地址的排列方式与使用时的逻辑地址的排列方式并不相同，而是存在一定的数学关系，这种数学关系有时还非常复杂。
为了很好的实现各种存储器测试算法的实际测试目的，所述地址编码存储器可以完成实际物理地址与逻辑地址的转化关系，完成了地址编码。
所述地址编码存储器负责存储地址编码的算法，预先将表示逻辑地址和实际物理地址对应关系的算法存储在该地址编码存储器中，而方便在测试存储器时，实时的将实际物理地址转换为逻辑地址，从而利于精确地测试存储器。
可以理解地，当不需要进行地址编码时，可以将进行地址编码的功能旁路，直接使用地址产生单元产生的地址进行测试。
如图5所示，下面为测试存储器过程中的一个地址编码实例：
(1)、取需要实际操作的存储器实际物理地址：X＝0，Y＝0；
(2)、通过所述地址编码存储器把实际物理地址“X＝0，Y＝0”编码得到逻辑地址：X＝3，Y＝2；
(3)、通过操作逻辑地址X＝3，Y＝2，以达到操作实际物理地址X＝0，Y＝0的目的。
如图6所示，本实用新型还公开了一种测试方法，包括：
步骤A、通过上述的测试系统对待测芯片进行测试；
步骤B、通过所述测试系统的错误存储器对待测芯片的错误信息进行存储；
步骤C、根据存储的错误信息绘制Bit Map，通过绘制的Bit Map对待测芯片错误的原因进行分析。
在该测试方法中，Bit Map是针对错误信息绘出的针对各种测试算法的错误位图(比特位信息图)，通过绘制的Bit Map可以分析出被测芯片哪个实际物理地址单元出错了，是什么错误，而分析被测芯片出现错误的内部原因。
综述，本实用新型的测试单元设置有错误存储控制单元，该错误存储控制单元可以对测试系统中的错误存储器进行控制，使所述错误存储器存储待测芯片的错误信息，可以根据存储的错误信息绘制Bit Map，而通过绘制的Bit Map对待测芯片错误的原因进行分析，从而提高生产芯片的质量。
以上显示和描述了本实用新型的基本原理、主要特征和优点。本行业的技术人员应该了解，本实用新型不受上述实施例的限制，上述实施例和说明书中的描述的只是说明本实用新型的原理，在不脱离本实用新型精神和范围的前提下，本实用新型还会有各种变化和改进，这些变化和改进都落入要求保护的本实用新型范围内。本实用新型要求保护范围由所附的权利要求书及其等效物界定。
Claims (9)
1.一种基于FPGA的测试单元，其特征在于，其包括地址产生单元、数据产生单元、地址编码控制单元、发送接收控制单元和用于控制错误信息的错误存储控制单元，所述数据产生单元与所述地址编码控制单元分别与所述地址产生单元信号连接，所述地址编码控制单元和所述数据产生单元分别与所述发送接收控制单元信号连接，所述发送接收控制单元与所述错误存储控制单元信号连接。
2.根据权利要求1所述的测试单元，其特征在于，所述地址产生单元包括24bitX地址产生器和24bitY地址产生器，所述24bitX地址产生器与所述24bitY地址产生器信号连接。
3.根据权利要求2所述的测试单元，其特征在于，所述24bitX地址产生器包括4个24bitX地址计数器，所述Y地址产生器包括4个24bitY地址计数器，所述24bitX地址计数器与24bitY地址计数器链接。
4.根据权利要求1所述的测试单元，其特征在于，所述数据产生单元包括用于逻辑运算信息地址的2bit数据产生器，所述2bit数据产生器与所述地址产生单元信号连接。
5.根据权利要求4所述的测试单元，其特征在于，所述2bit数据产生器包括两个对X地址和Y地址进行逻辑运算的逻辑运算模块。
6.根据权利要求5所述的测试单元，其特征在于，所述逻辑运算包括与运算、或运算和异或运算。
7.一种测试系统，其特征在于，其包括上述权利要求1-5中任一项所述的测试单元，其还包括向量存储器、地址编码存储器、时序控制器、用于驱动测试信息的驱动器、用于接收待测芯片测试反馈信息的接收器和用于存储错误信息的错误存储器，所述向量存储器、所述地址编码存储器、所述时序控制器、所述接收器分别与所述FPGA电性连接，所述时序控制器与所述驱动器信号连接，所述驱动器通过待测芯片与所述接收器信号连接，所述地址编码存储器与所述地址编码控制单元信号连接，所述错误存储器与所述错误存储控制单元信号连接。
8.根据权利要求7所述的测试系统，其特征在于，所述向量存储器包括设置有多种运算指令的地址信息寄存器和数据信息寄存器，所述向量存储器通过调用所述运算指令，设置所述地址信息寄存器和所述数据信息寄存器，而生成多种测试算法的测试向量，并存储该测试向量。
9.根据权利要求8所述的测试系统，其特征在于，所述运算指令包括加指令、减指令和移位指令。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201921733202.1U CN211123144U (zh) | 2019-10-16 | 2019-10-16 | 一种基于fpga的测试单元及其测试系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201921733202.1U CN211123144U (zh) | 2019-10-16 | 2019-10-16 | 一种基于fpga的测试单元及其测试系统 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN211123144U true CN211123144U (zh) | 2020-07-28 |
Family
ID=71706719
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201921733202.1U Expired - Fee Related CN211123144U (zh) | 2019-10-16 | 2019-10-16 | 一种基于fpga的测试单元及其测试系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN211123144U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112666443A (zh) * | 2019-10-16 | 2021-04-16 | 杭州可靠性仪器厂 | 一种基于fpga的测试单元及其测试系统和测试方法 |
-
2019
- 2019-10-16 CN CN201921733202.1U patent/CN211123144U/zh not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112666443A (zh) * | 2019-10-16 | 2021-04-16 | 杭州可靠性仪器厂 | 一种基于fpga的测试单元及其测试系统和测试方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109524055B (zh) | 基于soc ate定位存储器失效位的方法及测试系统 | |
| KR20120114156A (ko) | 메모리 리페어 해석 장치, 메모리 리페어 해석 방법 및 시험 장치 | |
| CN211123144U (zh) | 一种基于fpga的测试单元及其测试系统 | |
| US4335425A (en) | Data processing apparatus having diagnosis function | |
| US11798649B2 (en) | Defect repair circuit and defect repair method | |
| CN114325316A (zh) | 一种板卡的测试方法、装置、电子设备及存储介质 | |
| CN111816241B (zh) | 存储器及其测试方法 | |
| CN112666443A (zh) | 一种基于fpga的测试单元及其测试系统和测试方法 | |
| CN111562998A (zh) | 一种集成电路的内存诊断方法、诊断设备及存储介质 | |
| US4725976A (en) | Programmable controller | |
| CN215642683U (zh) | I2c总线数据传输监测装置 | |
| CN112783442B (zh) | 一种连续坏块的检测方法、系统、存储介质及设备 | |
| CN115691632A (zh) | 测试控制系统和方法 | |
| CN116343885A (zh) | 存储器访问方法、装置、存储器、设备及存储介质 | |
| CN113299335B (zh) | 一种存储器件的测试方法、测试系统及测试设备 | |
| RU91183U1 (ru) | Автоматизированная система диагностирования цифровых устройств | |
| Larsson et al. | Graceful Degradation of Reconfigurable Scan Networks | |
| JPS61840A (ja) | 携帯用デ−タ端末の自己診断装置 | |
| CN117472003A (zh) | 一种产品线故障的监测方法、装置、计算机可读存储介质 | |
| WO2022246668A1 (zh) | 一种测试电路、集成芯片及测试方法 | |
| CN114526925A (zh) | 一种车辆的下线检测方法、装置、电子设备及存储介质 | |
| CN115954041A (zh) | 实时自检测方法、系统、芯片、电子设备及可读存储介质 | |
| CN201107774Y (zh) | Spi检测卡 | |
| CN114283872A (zh) | 一种测试矢量生成装置及方法 | |
| US10438679B2 (en) | Memory diagnosis apparatus and memory diagnosis program |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20200728 |