CN111816241B - 存储器及其测试方法 - Google Patents
存储器及其测试方法 Download PDFInfo
- Publication number
- CN111816241B CN111816241B CN202010846071.9A CN202010846071A CN111816241B CN 111816241 B CN111816241 B CN 111816241B CN 202010846071 A CN202010846071 A CN 202010846071A CN 111816241 B CN111816241 B CN 111816241B
- Authority
- CN
- China
- Prior art keywords
- logic
- unit
- memory
- test
- electrically connected
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000010998 test method Methods 0.000 title claims abstract description 8
- 238000012360 testing method Methods 0.000 claims abstract description 147
- 238000013507 mapping Methods 0.000 claims abstract description 116
- 238000003860 storage Methods 0.000 claims abstract description 54
- 230000008439 repair process Effects 0.000 claims description 45
- 238000012545 processing Methods 0.000 claims description 19
- 238000000034 method Methods 0.000 claims description 9
- 230000006870 function Effects 0.000 claims description 7
- 230000003068 static effect Effects 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 9
- 238000013461 design Methods 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 238000011161 development Methods 0.000 description 2
- 238000012544 monitoring process Methods 0.000 description 2
- 238000012300 Sequence Analysis Methods 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000008707 rearrangement Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/44—Indication or identification of errors, e.g. for repair
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/76—Masking faults in memories by using spares or by reconfiguring using address translation or modifications
Landscapes
- Tests Of Electronic Circuits (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
本发明实施例公开了一种片上系统的存储器及其测试方法。所述存储器包括：多个物理存储单元；多个第一逻辑映射单元，每个所述第一逻辑映射单元与至少两个所述物理存储单元电连接；第二逻辑映射单元，所述第二逻辑映射单元与所述第一逻辑映射单元电连接；测试逻辑单元，所述测试逻辑单元与所述第二逻辑映射单元电连接，用于通过所述第二逻辑映射单元及所述第一逻辑映射单元对所述物理存储单元进行测试；所述片上系统的功能电路复用为所述第一逻辑映射单元，所述功能电路还用于在对所述物理存储单元测试以外时工作。本发明实施例的存储器中由第一逻辑映射单元、第二逻辑映射单元以及测试逻辑单元组成的测试逻辑具有面积小等优势。
Description
技术领域
本发明实施例涉及存储器测试技术，尤其涉及一种存储器及其测试方法。
背景技术
随着大数据时代的发展，需要计算的数据量级与复杂度也急剧增长，高性能片上系统级芯片的尺寸不断变大。存储器，尤其是片上存储逻辑可以有效减少数据传输次数和延迟，进而保证高性能计算芯片的数据交换效率。因而，对片上存储器的需求快速增长。
然而，现有的存储器相应的测试逻辑面积较大，使得存储器的面积较大，占用系统芯片的物理面积较高，使得芯片的生产和测试成本越来越高。
发明内容
本发明实施例提供一种片上系统的存储器及其测试方法，以减小存储器的测试逻辑面积开销。
第一方面，本发明实施例提供了一种存储器，所述存储器包括：多个物理存储单元；多个第一逻辑映射单元，每个所述第一逻辑映射单元与至少两个所述物理存储单元电连接；第二逻辑映射单元，所述第二逻辑映射单元与所述第一逻辑映射单元电连接；测试逻辑单元，所述测试逻辑单元与所述第二逻辑映射单元电连接，用于通过所述第二逻辑映射单元及所述第一逻辑映射单元对所述物理存储单元进行测试；所述片上系统的功能电路复用为所述第一逻辑映射单元，所述功能电路还用于在对所述物理存储单元测试以外时工作。
可选地，所述第一逻辑映射单元包括：第一输入逻辑电路，用于根据接收的控制信号、测试数据信号和地址信号将测试数据信号输入目标对应的所述物理存储单元；第一输出逻辑电路，用于将所述物理存储单元的读取结果信号输出至所述第二逻辑映射单元。
可选地，所述第二逻辑映射单元包括：第二输入逻辑电路，所述第二输入逻辑电路的输入端与所述测试逻辑单元电连接，所述第二输入逻辑电路的多个输出端与所述第一输入逻辑电路的输入端一一对应电连接；第二输出逻辑电路，所述第二输出逻辑电路的多个输入端与所述第一输出逻辑电路一一对应电连接，所述第二输出逻辑电路的输出端与所述测试逻辑单元电连接。
可选地，所述存储器还包括多个修复逻辑单元以及修复逻辑处理单元；所述多个修复逻辑单元与所述多个物理存储单元一一对应电连接，且与修复逻辑处理单元电连接。
可选地：读写功能逻辑电路，所述读写功能逻辑电路与所述第二逻辑映射单元电连接。
可选地，与同一所述第一逻辑映射单元电连接的多个所述物理存储单元类型相同。
可选地，所述物理存储单元的类型相同包括：所述物理存储单元的端口数目相同。
可选地，所述存储器为静态随机存储存储器。
第二方面，本发明实施例还提供了一种存储器测试方法，所述存储器包括第一方面所述的存储器；所述方法包括：所述测试逻辑单元生成测试信号；所述第二逻辑映射单元根据所述测试信号生成控制信号、测试数据信号及地址信号，所述第一逻辑映射单元根据接收的控制信号、测试数据信号和地址信号将测试数据信号输入目标对应的所述物理存储单元，所述物理存储单元根据所述测试数据信号生成读取结果信号；所述测试逻辑单元接收经所述第二逻辑映射单元及第一逻辑映射单元返回的读取结果信号。
可选地，所述存储器还包括多个修复逻辑单元以及修复逻辑处理单元；所述多个修复逻辑单元与所述多个物理存储单元一一对应电连接，且与修复逻辑处理单元电连接；所述方法还包括：所述修复逻辑处理单元根据所述测试结果信息控制对应的修复逻辑单元对相应的物理存储单元进行修复。
本发明实施例的技术方案，采用的存储器包括：多个物理存储单元；多个第一逻辑映射单元，每个第一逻辑映射单元与至少两个物理存储单元电连接；第二逻辑映射单元，第二逻辑映射单元与第一逻辑映射单元电连接；测试逻辑单元，测试逻辑单元与第二逻辑映射单元电连接，用于通过第二逻辑映射单元及第一逻辑映射单元对物理存储单元进行测试。利用一个测试逻辑单元即可完成对多个物理存储单元的测试，极大地减少了测试逻辑单元的数量，共享的逻辑映射单元也减少了测试控制逻辑的需求。最终极大的减小了存储器的测试逻辑面积，有利于存储器的进一步应用。
附图说明
图1为现有的存储器的结构示意图；
图2为本发明实施例提供的一种存储器的结构示意图；
图3为本发明实施例提供的一种第一逻辑映射单元与第二逻辑映射单元的结构示意图；
图4为本发明实施例提供的又一种存储器的结构示意图；
图5为本发明实施例提供的又一种存储器的结构示意图；
图6为本发明实施例提供的一种存储器测试方法的流程图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。
正如背景技术中提到的现有的存储器存在测试逻辑面积较大的问题，发明人经过仔细研究发现，产生此问题的原因在于：图1为现有片上系统的存储器的结构示意图，参考图1，现有的存储器包括多个物理存储单元101’与多个测试逻辑单元102’，物理存储单元101’与测试逻辑单元102’一一对应电连接，即有多少物理存储单元101’，就需要多少测试逻辑单元102’，测试逻辑单元102’所占的面积较大，从而使得存储器测试逻辑面积较大，限制了存储器的进一步应用。
基于上述技术问题，本发明提出如下解决方案：
图2为本发明实施例提供的一种存储器的结构示意图，参考图2，存储器包括：多个物理存储单元101；多个第一逻辑映射单元102，每个第一逻辑映射单元102与至少两个物理存储单元101电连接；第二逻辑映射单元201，第二逻辑映射单元201与第一逻辑映射单元102电连接；测试逻辑单元301，测试逻辑单元301与第二逻辑映射单元201电连接，用于通过第二逻辑映射单元201及第一逻辑映射单元102对物理存储单元101进行测试；片上系统的功能电路复用为第一逻辑映射单元，功能电路还用于在对物理存储单元测试以外时工作。
具体地，物理存储单元101能够存储数据，如存储1或0，其可包括一个或多个基本物理存储结构，其中，每个基本物理存储结构可包括一个或多个晶体管，每个基本物理存储结构用于存储一位（bit）数据，测试逻辑单元301能够产生用于对物理存储单元101进行测试的多种波形，并对测试结果进行分析，以判断对应的物理存储单元101是否正常；当需要测试某个物理存储单元101时，测试逻辑单元101可发出相应的信号，经第二逻辑映射单元201选中对应的第一逻辑映射单元102，再由被选中的第一逻辑映射单元102选中相应的物理存储单元101，进而对该物理存储单元101进行测试，测试的结果经第一逻辑映射单元102传输至第二逻辑映射单元201，再由第二逻辑映射单元201传输至测试逻辑单元301，以完成测试过程。本实施例中，由于采用了第一逻辑映射单元102及第二逻辑映射单元201，每个第一逻辑映射单元102与对应的物理存储单元101可组成一个虚拟存储器块10，而多个虚拟存储器块10与第二逻辑映射单元201组成一个虚拟存储器集群200，第二逻辑映射单元201的端口即为虚拟存储器集群200的端口，仅需要将该端口连接到测试逻辑单元上，需要连接测试逻辑单元的端口较少，物理设计与可测试设计均能够得到简化；同时利用一个测试逻辑单元301即可完成对虚拟存储器集群200的测试，也即对多个物理存储单元101的测试，极大地减少了测试逻辑单元301的数量，由于测试逻辑单元301电路结构较为复杂，如需要产生不同的测试激励等，所占用的面积较大，而第一逻辑映射单元102与第二逻辑映射单元201的结构较为简单，如均为地址译码器，所占用面积较小；相比于现有的存储器，本实施例的测试逻辑单元301的数量极大地减少，尽管增加了少量第一逻辑映射单元102及第二逻辑映射单元201，但是仍极大的减小了存储器测试逻辑的面积，有利于存储器的进一步应用。同时由于片上系统本身包括许多在对物理存储单元测试以外时需要工作，且可用于逻辑映射的功能电路，如用于存储器读取的功能电路、用于指令译码的功能电路、用于总线访问的功能电路或者用于CPU读写的功能电路等，可将此部分功能电路复用为第一逻辑映射单元102，从而使得在片上系统中，存在一定的逻辑复用，使得片上系统面积更小或者使得片上系统有更多的面积能够增加存储的容量。需要说明的是，第二逻辑映射单元201也可由功能电路复用得到，以进一步减小存储器的面积。同时由于测试逻辑单元301只会影响虚拟存储集群的端口，不影响虚拟存储集群内部的功能逻辑，使得功能逻辑静态时序分析收敛更为容易，芯片可以达到更高的性能。
本实施例的技术方案，采用的存储器包括：多个物理存储单元；多个第一逻辑映射单元，每个第一逻辑映射单元与至少两个物理存储单元电连接；第二逻辑映射单元，第二逻辑映射单元与第一逻辑映射单元电连接；测试逻辑单元，测试逻辑单元与第二逻辑映射单元电连接，用于通过第二逻辑映射单元及第一逻辑映射单元对物理存储单元进行测试；片上系统的功能电路复用为第一逻辑映射单元，功能电路还用于在对所述物理存储单元测试以外时工作。利用一个测试逻辑单元即可完成对多个物理存储单元的测试，极大地减少了测试逻辑单元的数量，从而极大的减小了存储器的面积开销，使得片上系统面积更小，有利于存储器的进一步应用。
可选地，继续参考图2，第一逻辑映射单元102包括：第一逻辑输入电路1021，用于根据接收的控制信号、测试数据信号和地址信号将测试数据信号输入目标对应的物理存储单元101；第一输出逻辑电路1022，用于将物理存储单元101的读取结果信号输出至第二逻辑映射单元201。
具体地，第一输入逻辑电路1021可包括地址译码器，第二逻辑映射单元201向第一输入逻辑电路1021中传输的信号包括控制信号、测试数据信号和地址信号，控制信号用于控制对应的第一输入逻辑电路1021选中，第一输入逻辑电路1021根据接收的地址信号选择对应的物理存储单元101，即将测试数据信号送入唯一且地址确定的物理存储单元101中，以对物理存储单元101进行测试；当测试完成后，再利用第一输出逻辑电路1022将读取结果信号输出至第二逻辑映射单元。
可选地，第二逻辑映射单元201包括：第二输入逻辑电路2011，第二输入逻辑电路2011的输入端与测试逻辑单元301电连接，第二输入逻辑电路2011的多个输出端与第一输入逻辑电路1021的输入端一一对应电连接；第二输出逻辑电路2012，第二输出逻辑电路2012的多个输入端与第一输出逻辑电路1022一一对应电连接，第二输出逻辑电路2012的输出端与测试逻辑单元301电连接。
示例性地，图3为本发明实施例提供的一种第一逻辑映射单元与第二逻辑映射单元的结构示意图，参考图3，第一输入逻辑电路1021可包括第一控制信号译码器906、第一地址译码器907、第一测试数据译码器908以及第一组合逻辑模块909，第二输入逻辑电路2011可包括第二控制信号译码器901、第二地址译码器902、第二测试数据译码器903以及第二组合逻辑模块904，第一输出逻辑电路1022可包括第一多路复用器910，第二输出逻辑电路2012可包括第二多路复用器905，以下介绍对物理存储单元101的测试过程，第二输入逻辑电路2011中的第二控制信号译码器901对接收的控制信号进行译码，如判断控制信号为“读指令”、“写指令”或者“等待指令”；当判断控制信号为“读指令”或者“写指令”时，第二组合逻辑模块904将相应的控制信号通过使能端传输至第一输入逻辑电路1021，而当控制信号为“等待指令”时，则第二组合逻辑模块904关闭，第一输入逻辑电路2011的使能端、片选端及地址端无信号输出；第二地址译码器902能够对地址信号进行译码，第二组合逻辑模块904用于根据第二控制信号901及第二地址译码器902的信号生成对应的使能信号、片选信号及地址信号，使能信号通过使能端输出到第一输入逻辑电路1021中的第一控制信号译码器，片选信号及地址信号分别通过片选端及地址端输出到第一输入逻辑电路1021的第一地址译码器中，第一地址译码器907在片选信号作用下工作或不工作，也即只有片选信号选中的第一地址译码器才能够工作，进而将对应的地址信号译码后送入第一组合逻辑模块909，第一组合逻辑模块909根据从第一控制信号译码器及第一地址译码器接收的信号生成相应的使能信号以及地址信号，地址信号能够选中某一确定的物理存储单元101，使能信号能够使得该物理存储单元101能够写入数据，同时，经第二测试数据译码器903及第一测试数据译码器908输出的测试数据写入选中的物理存储单元101，进而完成对物理存储101的测试；测试的结果通过第一多路复用器910及第二多路复用器905写入输出至测试逻辑单元301。需要说明的是，第一测试数据译码器与数据端之间可设置数据分发模块，第一测试数据译码器908与对应的数据端之间也可设置数据分发模块，数据分发模块可对多个数据进行分发，以使得不同的数据输入不同的第一输入逻辑电路中，进而输入至不同的物理存储单元101中。第一组合逻辑模块909可与第一多路选择器910电连接，使得第一多路复用器910能够得到测试的物理存储单元101的地址信息，使得对应的路打开，进而使得测试的结果能够传输至测试逻辑单元中；相对应的，第二组合逻辑模块904可与第二多路复用器905电连接，使得第二多路复用器905能够得到测试的第一逻辑映射单元的地址信息，使得对应的路打开，进而使得测试的结果能够传输至测试逻辑单元中。
可选地，如图3所示，第一逻辑映射单元102可以包括流水线寄存器，可选位置包含与第二逻辑映射单元201、物理存储单元101的连接处，以及内部第一输入逻辑电路1021、第一输出逻辑电路1022的输入输出连接处，（即第二组合逻辑模块904与第二多路复用器905之间，以及第一组合逻辑模块909与第一多路复用器910之间）。加入流水线寄存器之后，可以减少数据传输的最长路径，从而提高电路速度。
第二逻辑映射单元201可以包括流水线寄存器，可选位置包含与第一逻辑映射单元102、测试逻辑单元301的连接处，以及内部第二输入逻辑电路2011、第二逻辑输出电路2012的输入输出连接处。加入流水线寄存器之后，可以减少数据传输的最长路径，从而提高电路速度。具体地，第二输入逻辑电路2011可包括译码器，用于对测试逻辑单元301产生的信号进行解析，以生成对应的控制信号、测试数据信号以及地址信号传送给第一输入逻辑电路，第二输入逻辑电路2011的输出端对应多个第一输入逻辑电路1021，利用一个第二输入逻辑电路即可控制多个第一输入逻辑电路，进而控制多个物理存储单元，仅需要一个测试逻辑单元301即可完成对所有物理存储单元的测试，极大的减小了存储器整体解决方案的面积。第二输出逻辑电路2012用于接收第一输出逻辑电路1022输出的读写结果信号，并将该读写结果信号传输至测试逻辑单元301，测试逻辑单元301根据读写结果信号即可判断出该物理存储单元是否正常，从而完成测试。
可选地，图4为本发明实施例提供的又一种存储器的结构示意图，参考图4，存储器还包括多个修复逻辑单元401以及修复逻辑处理单元501；多个修复逻辑单元401与多个物理存储单元101一一对应电连接，且与修复逻辑处理单元501电连接（未示出）。
具体地，逻辑修复单元401可包括寄存器，用于根据第一逻辑映射单元102的信号向对应的物理存储单元101发送修复信号，以对物理存储单元101进行修复，当测试逻辑单元301检测到某个物理存储单元101需要修复时，即将该物理存储单元101的故障信息发送给修复逻辑处理单元501，修复逻辑处理单元501根据故障信息生成相应的控制信号，控制相应的逻辑修复单元401对物理存储单元101进行针对性的修复，以消除故障信息。
可选地，图5为本发明实施例提供的又一种存储器的结构示意图，参考图5，存储器还包括：读写功能逻辑电路601，读写功能逻辑电路601与第二逻辑映射单元201电连接。
具体地，本实施例的第一逻辑映射单元102与第二逻辑映射单元201除可与测试逻辑单元301配合完成对物理存储单元101的测试外，还可与读写功能逻辑电路601配合完成对物理存储单元101的读写，即第一逻辑映射单元与第二逻辑映射单元实现了功能读写与测试读写的复用，延时较大的物理存储单元的输入路径不会增加由测试逻辑单元引入的延迟。同时，本实施例中，第一输入逻辑电路1021可具有信号监测的功能，传统存储器的架构由于每个物理存储单元均对应一个测试逻辑单元，测试逻辑单元的测试数据信号在传输至物理存储单元时不经过输入逻辑电路，因此为了监测功能逻辑单元输出的控制和数据信号是否准确，需要在物理存储单元与功能逻辑单元之间设置额外的扫描监测电路，以在测试时判断功能逻辑的控制和数据信号是否准确，然而由于高速存储时物理存储单元所对应的时序较为紧张，额外的逻辑电路将会导致延迟增加，且会加剧物理存储单元附近布线的难度。本实施例中，由于测试逻辑单元301输出的测试数据信号会经过输入逻辑电路（第一输入逻辑电路1021），因此这一部分电路缺陷在存储测试的时候就可以能够覆盖。第一输入逻辑电路1021可复用为扫描监测电路，监测功能逻辑单元601输出的控制和数据信号是否准确，从而在不需要额外观测逻辑的情况下就覆盖了所有功能逻辑对存储器读写路径的测试。
可选地，与同一第一逻辑映射单元1021电连接的多个物理存储单元101的类型相同。
示例性地，物理存储单元101可包括多个端口，如部分物理存储单元101可包含多个读写端口，可将端口数目、数据地址位宽等相同的物理存储单元理解为同一类型的物理存储单元，这样第一逻辑映射单元连接的每个物理存储单元端口数目一致，更加方便布线设计等。
可选地，存储器为静态随机存储器SRAM；SRAM具有存取速度快等优势，在片上系统中的应用十分广泛，相应的对SRAM的面积要求也较高，本实施例的SRAM由于面积较小，在片上系统等领域有着十分广阔的应用场景。需要说明的是，在其它一些实施方式中，存储器也可以是DRAM等。
图6为本发明实施例提供的一种存储器测试方法的流程图，参考图6，存储器为本发明任意实施例提供的存储器；测试方法包括：
步骤S701，测试逻辑单元生成控制信号及测试信号；
步骤S702，第二逻辑映射单元根据测试信号生成控制信号、测试数据信号及地址信号，第一逻辑映射单元根据接收的控制信号、测试数据信号和地址信号将测试数据信号输入目标对应的物理存储单元，物理存储单元根据测试数据信号生成读取结果信号；
步骤S703，测试逻辑单元接收经第二逻辑映射单元及第一逻辑映射单元返回的读取结果信号。
本实施例提供的存储器测试方法工作原理可参考本发明实施例关于存储器部分的描述，在此不再赘述，本发明实施例提供的存储器具有面积小等优势，同时可设置虚拟超大存储单元的库文件，取代原本的所有的独立存储单元的库文件信息，从而进行整体存储测试控制模块的设计。库中描述了虚拟存储集群与物理存储单元的访问控制映射关系，输入输出数据的地址与位宽映射关系，还包含修复逻辑单元的映射关系。通过这样的方式最终达到利用一个控制模块对所有独立物理存储单元进行测试、修复的目的。同时本实施例的测试方法的精确度和传统的存储测试逻辑相同，同时也保证了虚拟超大存储单元的存储的坏点修复力度和传统的存储测试逻辑相同。从而实现了芯片高质量的测试和低成本开发的目标。
可选地，存储器还包括多个修复逻辑单元以及修复逻辑处理单元；多个修复逻辑单元与多个物理存储单元一一对应电连接，且与修复逻辑处理单元电连接；
所述方法还包括：
修复逻辑处理单元根据测试结果信息控制对应的修复逻辑单元对相应的物理存储单元进行修复。当测试逻辑单元检测到某个物理存储单元需要修复时，即将该物理存储单元的故障信息发送给修复逻辑处理单元，修复逻辑处理单元根据故障信息生成相应的控制信号，以控制相应的逻辑修复单元对物理存储单元进行针对性的修复，以消除故障。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。
Claims (8)
1.一种片上系统的存储器，其特征在于，所述存储器包括：
多个物理存储单元；
多个第一逻辑映射单元，每个所述第一逻辑映射单元与至少两个所述物理存储单元电连接；
第二逻辑映射单元，所述第二逻辑映射单元与所述第一逻辑映射单元电连接；
测试逻辑单元，所述测试逻辑单元与所述第二逻辑映射单元电连接，用于通过所述第二逻辑映射单元及所述第一逻辑映射单元对所述物理存储单元进行测试；
所述片上系统的功能电路复用为所述第一逻辑映射单元，所述功能电路还用于在对所述物理存储单元测试以外时工作；
所述第一逻辑映射单元包括：
第一输入逻辑电路，用于根据接收的控制信号、测试数据信号和地址信号将测试数据信号输入目标对应的所述物理存储单元；
第一输出逻辑电路，用于将所述物理存储单元的读取结果信号输出至所述第二逻辑映射单元；
所述第二逻辑映射单元包括：
第二输入逻辑电路，所述第二输入逻辑电路的输入端与所述测试逻辑单元电连接，所述第二输入逻辑电路的多个输出端与所述第一输入逻辑电路的输入端一一对应电连接；
第二输出逻辑电路，所述第二输出逻辑电路的多个输入端与所述第一输出逻辑电路一一对应电连接，所述第二输出逻辑电路的输出端与所述测试逻辑单元电连接。
2.根据权利要求1所述的存储器，其特征在于，所述存储器还包括多个修复逻辑单元以及修复逻辑处理单元；
所述多个修复逻辑单元与所述多个物理存储单元一一对应电连接，且与修复逻辑处理单元电连接。
3.根据权利要求1所述的存储器，其特征在于，所述存储器还包括：读写功能逻辑电路，所述读写功能逻辑电路与所述第二逻辑映射单元电连接。
4.根据权利要求1所述的存储器，其特征在于，与同一所述第一逻辑映射单元电连接的多个所述物理存储单元类型相同。
5.根据权利要求4所述的存储器，其特征在于，所述物理存储单元的类型相同包括：所述物理存储单元的端口数目相同。
6.根据权利要求1-5任一项所述的存储器，其特征在于，所述存储器为静态随机存储器。
7.一种存储器测试方法，其特征在于，所述存储器包括权利要求1所述的存储器；
所述方法包括：
所述测试逻辑单元生成测试信号；
所述第二逻辑映射单元根据所述测试信号生成控制信号、测试数据信号及地址信号，所述第一逻辑映射单元根据接收的控制信号、测试数据信号和地址信号将测试数据信号输入目标对应的所述物理存储单元，所述物理存储单元根据所述测试数据信号生成读取结果信号；
所述测试逻辑单元接收经所述第二逻辑映射单元及第一逻辑映射单元返回的读取结果信号。
8.根据权利要求7所述的方法，其特征在于，所述存储器还包括多个修复逻辑单元以及修复逻辑处理单元；所述多个修复逻辑单元与所述多个物理存储单元一一对应电连接，且与修复逻辑处理单元电连接；
所述方法还包括：
所述修复逻辑处理单元根据测试结果信息控制对应的修复逻辑单元对相应的物理存储单元进行修复。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010846071.9A CN111816241B (zh) | 2020-08-21 | 2020-08-21 | 存储器及其测试方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010846071.9A CN111816241B (zh) | 2020-08-21 | 2020-08-21 | 存储器及其测试方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111816241A CN111816241A (zh) | 2020-10-23 |
| CN111816241B true CN111816241B (zh) | 2020-12-11 |
Family
ID=72860509
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010846071.9A Active CN111816241B (zh) | 2020-08-21 | 2020-08-21 | 存储器及其测试方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111816241B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112286468B (zh) * | 2020-12-28 | 2021-03-16 | 湖北芯擎科技有限公司 | 一种存储器件的访问控制方法、装置及电子设备 |
| CN116564400B (zh) * | 2023-07-07 | 2023-11-28 | 长鑫存储技术有限公司 | 半导体存储装置的可测试性电路和数据测试方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100533385B1 (ko) * | 2004-04-16 | 2005-12-06 | 주식회사 하이닉스반도체 | 반도체 메모리 테스트 방법 |
| CN102867544A (zh) * | 2012-09-19 | 2013-01-09 | 上海宏力半导体制造有限公司 | 测试存储阵列的方法及控制装置 |
| CN206441541U (zh) * | 2016-12-29 | 2017-08-25 | 北京兆易创新科技股份有限公司 | 一种测试电路、闪存和测试系统 |
-
2020
- 2020-08-21 CN CN202010846071.9A patent/CN111816241B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN111816241A (zh) | 2020-10-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11119857B2 (en) | Substitute redundant memory | |
| CN101458971B (zh) | 一种嵌入式静态存储器的测试系统及测试方法 | |
| US6493839B1 (en) | Apparatus and method for testing memory in a microprocessor | |
| US7814385B2 (en) | Self programmable shared bist for testing multiple memories | |
| KR100276654B1 (ko) | 내장 메모리를 구비한 반도체 장치 | |
| CN108899061B (zh) | 一种电源常开芯片中的存储器内建自测试方法和系统 | |
| US6297997B1 (en) | Semiconductor device capable of reducing cost of analysis for finding replacement address in memory array | |
| US7380191B2 (en) | ABIST data compression and serialization for memory built-in self test of SRAM with redundancy | |
| KR20010037848A (ko) | 반도체 메모리 장치 및 이 장치의 병렬 비트 테스트 방법 | |
| CN111816241B (zh) | 存储器及其测试方法 | |
| KR0172347B1 (ko) | 반도체 메모리장치의 병렬테스트 회로 | |
| CN109801665B (zh) | Sram自测试系统、架构及方法、存储介质 | |
| JP4497645B2 (ja) | 半導体記憶装置 | |
| WO2014047225A1 (en) | Substitute redundant memory | |
| US6862704B1 (en) | Apparatus and method for testing memory in a microprocessor | |
| US20030116763A1 (en) | Semiconductor integrated circuit device | |
| US20070288807A1 (en) | Method And Apparatus Of Build-In Self-Diagnosis And Repair In A Memory With Syndrome Identification | |
| KR20020033560A (ko) | 불량열 프로그램 소모 시간 회피 방법 | |
| US7640467B2 (en) | Semiconductor memory with a circuit for testing the same | |
| US6754865B2 (en) | Integrated circuit | |
| KR100871691B1 (ko) | 병렬 비트 테스트 방법 및 그 방법을 사용하는 반도체메모리 장치 | |
| JP2000021200A (ja) | 半導体記憶装置 | |
| JP3547070B2 (ja) | 半導体メモリ試験装置 | |
| JP2004079032A (ja) | 半導体装置のテスト方法及び半導体装置 | |
| Huang et al. | A built-in redundancy-analysis scheme for self-repairable RAMs with two-level redundancy |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address | ||
| CP03 | Change of name, title or address |
Address after: Room 902c-5, 560 shengxia Road, China (Shanghai) pilot Free Trade Zone, Pudong New Area, Shanghai, 201209 Patentee after: Shanghai Suiyuan Technology Co.,Ltd. Country or region after: China Address before: Room 902c-5, 560 shengxia Road, China (Shanghai) pilot Free Trade Zone, Pudong New Area, Shanghai, 201209 Patentee before: SHANGHAI ENFLAME TECHNOLOGY Co.,Ltd. Country or region before: China |