CN210986064U - 一种带异步复位的t触发器电路 - Google Patents

一种带异步复位的t触发器电路 Download PDF

Info

Publication number
CN210986064U
CN210986064U CN202020340137.2U CN202020340137U CN210986064U CN 210986064 U CN210986064 U CN 210986064U CN 202020340137 U CN202020340137 U CN 202020340137U CN 210986064 U CN210986064 U CN 210986064U
Authority
CN
China
Prior art keywords
control switch
switch device
clock control
clock
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202020340137.2U
Other languages
English (en)
Inventor
周泽坤
许王帅
罗鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Silicon Technology Co ltd
Original Assignee
Chengdu Silicon Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu Silicon Technology Co ltd filed Critical Chengdu Silicon Technology Co ltd
Priority to CN202020340137.2U priority Critical patent/CN210986064U/zh
Application granted granted Critical
Publication of CN210986064U publication Critical patent/CN210986064U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electronic Switches (AREA)

Abstract

一种带异步复位的T触发器电路，第一与非门和第二与非门的第一输入端连接使能信号，第一与非门输出连接第一时钟控制开关器件和第二时钟控制开关器件的输入端并经第一反相器产生T触发器输出信号；第二与非门输出连接第三时钟控制开关器件输入端；第一时钟控制开关器件输出连接第三时钟控制开关器件输出端和第二反相器输入端；第四时钟控制开关器件输入端连接第二反相器输出端和第二与非门第二输入端，其输出连接第二时钟控制开关器件输出端和第一与非门第二输入端。第一时钟控制开关器件、第二时钟控制开关器件与第三时钟控制开关器件、第四时钟控制开关器件在时钟信号的控制下交替开启，实现了异步复位功能且没有引入额外的面积和功耗。

Description

一种带异步复位的T触发器电路
技术领域
本实用新型属于集成电路技术领域，涉及一种T触发器电路的设计，具体涉及一种结构紧凑的带异步复位的T触发器电路。
背景技术
随着集成电路工艺的飞速发展，集成电路产业已经进入了纳米时代，电路的规模持续增大，对电路功能的要求也逐渐增多，附加功能的增加往往带来额外的面积和功耗开销。在增加电路新的功能时保证面积和功耗成为关键问题。
T触发器电路是数字设计中重要的时序电路，广泛应用于分频器电路、计数器电路等功能模块中。在T触发器中添加异步复位功能，可以增加T触发器的扩展性与适用性。T触发器的功能是在时序逻辑中实现输出的0或1的切换，每当时钟上升沿到来时，输出由0切换为1或由1切换为0，否则保持不变。常见的T触发器由D触发器转换而成，电路如图1所示，由4个传输门与5个反相器构成，且无异步复位功能。而在T触发器中加入异步复位功能往往会增加额外的面积和功耗。
实用新型内容
针对上述T触发器无复位功能和增加添加复位功能会引入额外的面积与功耗开销的不足之处，本实用新型提出了一种带异步复位的T触发器电路，在不增加面积和功耗的情况下引入了异步复位功能。
本实用新型的技术方案是：
一种带异步复位的T触发器电路，包括第一时钟控制开关器件、第二时钟控制开关器件、第三时钟控制开关器件、第四时钟控制开关器件、第一与非门、第二与非门、第一反相器和第二反相器，
第一与非门的第一输入端和第二与非门的第一输入端连接使能信号，第一与非门的输出端连接第一时钟控制开关器件的输入端、第二时钟控制开关器件的输入端和第一反相器的输入端，第二与非门的输出端连接第三时钟控制开关器件的输入端；
第一反相器的输出端输出所述T触发器电路的输出信号；
第一时钟控制开关器件的输出端连接第三时钟控制开关器件的输出端和第二反相器的输入端；
第四时钟控制开关器件的输入端连接第二反相器的输出端和第二与非门的第二输入端，其输出端连接第二时钟控制开关器件的输出端和第一与非门的第二输入端；
在时钟信号输出为第一状态时，所述第一时钟控制开关器件和第二时钟控制开关器件开启，将第一时钟控制开关器件和第二时钟控制开关器件的输入信号反相后输出；在时钟信号输出为第二状态时，所述第一时钟控制开关器件和第二时钟控制开关器件关闭；
在时钟信号输出为第一状态时，所述第三时钟控制开关器件和第四时钟控制开关器件关闭；在时钟信号输出为第二状态时，所述第三时钟控制开关器件和第四时钟控制开关器件开启，将第三时钟控制开关器件和第四时钟控制开关器件的输入信号输出。
具体的，所述第一时钟控制开关器件和第二时钟控制开关器件结构相同，
所述第一时钟控制开关器件包括第一NMOS管、第二NMOS管、第一PMOS管和第二PMOS管，
第一PMOS管的栅极连接第二NMOS管的栅极并作为所述第一时钟控制开关器件的输入端，其源极连接电源电压，其漏极连接第二PMOS管的源极；
第二PMOS管的栅极连接所述时钟信号，其漏极连接第一NMOS管的漏极并作为所述第一时钟控制开关器件的输出端；
第一NMOS管的栅极连接所述时钟信号的反相信号，其源极连接第二NMOS管的漏极；
第二NMOS管的源极接地。
具体的，所述第一时钟控制开关器件中第二PMOS管的栅极信号和第一NMOS管的栅极信号互换，第二PMOS管的栅极连接所述时钟信号的反相信号，第一NMOS管的栅极连接所述时钟信号。
具体的，所述第三时钟控制开关器件和第四时钟控制开关器件为传输门，所述传输门包括第三NMOS管和第三PMOS管，第三NMOS管的栅极连接所述时钟信号，其漏极连接第三PMOS管的漏极并作为所述传输门的输入端，其源极连接第三PMOS管的源极并作为所述传输门的输出端；第三PMOS管的栅极连接所述时钟信号的反相信号。
具体的，所述第三时钟控制开关器件和第四时钟控制开关器件为传输门，所述传输门包括第三NMOS管和第三PMOS管，第三NMOS管的栅极连接所述时钟信号的反相信号，其漏极连接第三PMOS管的漏极并作为所述传输门的输入端，其源极连接第三PMOS管的源极并作为所述传输门的输出端；第三PMOS管的栅极连接所述时钟信号。
本实用新型的有益效果：本实用新型提出的T触发器中，第一时钟控制开关器件、第二时钟控制开关器件、第三时钟控制开关器件、第四时钟控制开关器件在时钟信号的控制下交错开启，实现了带异步复位的T触发器的功能；且本实用新型在T触发器中增加异步复位功能的同时没有增加额外的面积和功耗；实施例中用C2MOS反相器实现第一时钟控制开关器件、第二时钟控制开关器件，用传输门实现第三时钟控制开关器件、第四时钟控制开关器件，与图1结构中传统没有异步复位功能的T触发器相比，仅增加了2个与非门，节省了2个反相器，便实现了带异步复位的T触发器的功能，且该结构的T触发器在功耗、面积和速度上与图1的T触发器相当。
附图说明
图1为常用的T触发器电路图。
图2为本实用新型提出的一种带异步复位的T触发器电路在实施例中的一种实现电路图。
图3为本实用新型提出的一种带异步复位的T触发器电路在实施例中的的时序图。
具体实施方式
下面结合附图和具体实施例对本实用新型的技术方案作进一步的阐述。
本实用新型提出一种带异步复位的T触发器电路，包括第一时钟控制开关器件、第二时钟控制开关器件、第三时钟控制开关器件、第四时钟控制开关器件、第一与非门NAND1、第二与非门NAND2、第一反相器INV2和第二反相器INV3，第一与非门NAND1的第一输入端和第二与非门NAND2的第一输入端连接使能信号EN，第一与非门NAND1的输出端连接第一时钟控制开关器件的输入端、第二时钟控制开关器件的输入端和第一反相器INV2的输入端，第二与非门NAND2的输出端连接第三时钟控制开关器件的输入端；第一反相器INV2的输出端输出T触发器电路的输出信号；第一时钟控制开关器件的输出端连接第三时钟控制开关器件的输出端和第二反相器INV3的输入端；第四时钟控制开关器件的输入端连接第二反相器INV3的输出端和第二与非门NAND2的第二输入端，其输出端连接第二时钟控制开关器件的输出端和第一与非门NAND1的第二输入端。
第一时钟控制开关器件、第二时钟控制开关器件、第三时钟控制开关器件、第四时钟控制开关器件由时钟信号CLK控制，其作用是，在时钟信号CLK输出为第一状态时，第一时钟控制开关器件和第二时钟控制开关器件开启，将第一时钟控制开关器件和第二时钟控制开关器件的输入信号反相后输出；在时钟信号CLK输出为第二状态时，第一时钟控制开关器件和第二时钟控制开关器件关闭。在时钟信号CLK输出为第一状态时，第三时钟控制开关器件和第四时钟控制开关器件关闭；在时钟信号CLK输出为第二状态时，第三时钟控制开关器件和第四时钟控制开关器件开启，将第三时钟控制开关器件和第四时钟控制开关器件的输入信号输出。其中时钟信号CLK的第一状态为高电平时，其第二状态就为低电平；时钟信号CLK的第一状态为低电平时，其第二状态就为高电平。
一些实施例中，第一时钟控制开关器件和第二时钟控制开关器件可以采用C2MOS反相器(时钟控制CMOS反相器)，C2MOS反相器对时钟信号CLK与时钟信号的反相信号
Figure BDA0002414613380000041
的重叠不敏感。如图2所示，第一时钟控制开关器件包括第一NMOS管、第二NMOS管、第一PMOS管和第二PMOS管，第一PMOS管的栅极连接第二NMOS管的栅极并作为第一时钟控制开关器件的输入端，其源极连接电源电压VDD，其漏极连接第二PMOS管的源极；第二PMOS管的栅极连接时钟信号CLK，其漏极连接第一NMOS管的漏极并作为第一时钟控制开关器件的输出端；第一NMOS管的栅极连接时钟信号CLK的反相信号，其源极连接第二NMOS管的漏极；第二NMOS管的源极接地。
第三时钟控制开关器件和第四时钟控制开关器件可以采用传输门，传输门包括第三NMOS管和第三PMOS管，第三NMOS管的栅极连接时钟信号CLK，其漏极连接第三PMOS管的漏极并作为传输门的输入端，其源极连接第三PMOS管的源极并作为传输门的输出端；第三PMOS管的栅极连接时钟信号CLK的反相信号。当然，除了C2MOS反相器和传输门，第一时钟控制开关器件、第二时钟控制开关器件、第三时钟控制开关器件和第四时钟控制开关器件也可以用其他结构的器件替换以实现同样的功能。
本实施例中，时钟信号CLK经过一个反相器INV1得到了其反相信号
Figure BDA0002414613380000042
CLK与
Figure BDA0002414613380000043
作为采用C2MOS反相器的第一时钟控制开关器件C2MOS1、第二时钟控制开关器件C2MOS2和采用传输门的第三时钟控制开关器件TG1、第四时钟控制开关器件TG2的一对反相控制时钟。
本实施例的工作过程和工作原理如下：
使能信号EN与第二时钟控制开关器件C2MOS2和第四时钟控制开关器件TG2的输出端的第三中间信号L3经过第一与非门NAND1得到信号
Figure BDA0002414613380000044
信号
Figure BDA0002414613380000045
经过第一反相器INV2得到信号Q，信号Q与
Figure BDA0002414613380000046
是本实用新型提出的T触发器的为一对反相输出。
信号
Figure BDA0002414613380000047
分别经过第一时钟控制开关器件C2MOS1得到第二中间信号L2和经过第二时钟控制开关器件C2MOS2得到第三中间信号L3，其中第二中间信号L2经过第二反相器INV3得到第一中间信号L1，第一中间信号L1经过传输门构成的第四时钟控制开关器件TG2得到第三中间信号L3。
使能信号EN与第一中间信号L1经过第二与非门NAND2得到第四中间信号L0，第四中间信号L0经过传输门构成的第三时钟控制开关器件TG1得到第二中间信号L2。
本实施例的工作时序图如图3所示，详细介绍如下：
1)当使能信号EN为0时，由于第一与非门NAND1的作用，信号
Figure BDA0002414613380000051
保持为1，则T触发器的输出信号Q保持为0，即异步使能EN＝0时，输出Q保持为0，若此时Q＝1，则Q复位使Q＝1。
中间信号的变化如图3所示：初态时，时钟信号CLK＝0，C2MOS1和C2MOS2开启，TG1和TG2关闭，L2与L3受C2MOS1和C2MOS2控制此时L2＝L3＝0，L2经过第二反相器INV3使L1＝1，由于TG1、TG2关闭，L2和L3保持为0，L1保持为1，由于EN＝0，经过与非门NAND2，使得L0保持为1。
时钟信号CLK上升沿到来时，TG1和TG2开启，C2MOS1和C2MOS2关闭，L2与L3受TG1和TG2控制，此时L2＝L0＝1，L2经过第二反相器INV3，使得L1＝0，由于之前L1＝1，因此产生毛刺，最终使L3＝0。
时钟信号CLK下降沿到来时，TG1和TG2关闭，C2MOS1和C2MOS2开启，此时与初态相同。
2)当使能信号EN＝1时，第一与非门NAND1和第二与非门NAND2等效于反相器，若此时时钟信号CLK＝0，C2MOS1和C2MOS2开启，TG1和TG2关闭，则此时保持L2＝L3＝0，L1＝1，
Figure BDA0002414613380000052
Q＝0，由于EN＝1，L1＝1，则L0＝0。
当下一个时钟信号CLK上升沿到来时，TG1和TG2开启，C2MOS1和C2MOS2关闭，L2＝L0＝0，L3＝L1＝1，又EN＝1，经过第一与非门NAND1后使得
Figure BDA0002414613380000053
与Q翻转，即
Figure BDA0002414613380000054
Q＝1。
下一个时钟信号CLK下降沿到来时，C2MOS1和C2MOS2开启，TG1和TG2关闭，L2＝L3＝1，保持
Figure BDA0002414613380000055
Q＝1，L2经过第二反相器INV3，使得L1＝0，L1经过第二与非门NAND2使得L0＝1。
下下个时钟信号CLK上升沿到来时，TG1和TG2开启，C2MOS1和C2MOS2关闭，L2＝L0＝1，L3＝L1＝0，使得
Figure BDA0002414613380000056
与Q翻转，即
Figure BDA0002414613380000057
Q＝0。之后依次类推，每当时钟信号CLK上升沿到来时，
Figure BDA0002414613380000058
与Q翻转。
根据以上分析可知，本实施例中，当使能信号EN＝0时，输出复位，保持
Figure BDA0002414613380000059
Q＝0；当使能信号EN＝1时，从时钟信号CLK下个上升沿开始，每当时钟信号CLK上升沿到来时，
Figure BDA00024146133800000510
与Q翻转。因此，本实用新型实现了带异步复位的T触发器功能。
同样的，第一时钟控制开关器件和第二时钟控制开关器件采用的C2MOS反相器中，以及第三时钟控制开关器件和第四时钟控制开关器件采用的传输门中，时钟控制也可以采用将时钟信号CLK和时钟信号CLK的反相信号交换的方式，即C2MOS反相器中第二PMOS管的栅极信号和第一NMOS管的栅极信号互换，第二PMOS管的栅极连接时钟信号CLK的反相信号，第一NMOS管的栅极连接时钟信号CLK。同时传输门中第三NMOS管的栅极连接时钟信号CLK的反相信号，第三PMOS管的栅极连接时钟信号CLK。此时是当使能信号EN＝0时，输出复位，当使能信号EN＝1时，从时钟信号CLK下个下降沿开始，每当时钟信号CLK下降沿到来时，
Figure BDA0002414613380000061
与Q翻转。
如图2所示，本实施例中利用两个传输门、三个反相器(其中一个用于产生时钟信号的反相信号)、两个C2MOS反相器和两个与非门实现了带异步复位的T触发器，相较于图1所示传统的不具备异步复位的T触发器电路，将传统结构中的两个传输门TG替换成了C2MOS反相器，两个反相器替换成了与非门，在面积，功耗和速度相当的情况下，增加了异步复功能。
本实施例中以C2MOS反相器实现第一时钟控制开关器件和第二时钟控制开关器件，以传输门实现第三时钟控制开关器件和第四时钟控制开关器件，但同样能够采用其他结构的器件实现第一时钟控制开关器件、第二时钟控制开关器件、第三时钟控制开关器件和第四时钟控制开关器件，且具体的时钟控制也可灵活调整，基于本实用新型的设计构思进行的简单替换都应属于本实用新型的保护范围。
本领域的普通技术人员可以根据本实用新型公开的这些技术启示做出各种不脱离本实用新型实质的其它各种具体变形和组合，这些变形和组合仍然在本实用新型的保护范围内。

Claims (5)

1.一种带异步复位的T触发器电路，其特征在于，包括第一时钟控制开关器件、第二时钟控制开关器件、第三时钟控制开关器件、第四时钟控制开关器件、第一与非门、第二与非门、第一反相器和第二反相器，
第一与非门的第一输入端和第二与非门的第一输入端连接使能信号，第一与非门的输出端连接第一时钟控制开关器件的输入端、第二时钟控制开关器件的输入端和第一反相器的输入端，第二与非门的输出端连接第三时钟控制开关器件的输入端；
第一反相器的输出端输出所述T触发器电路的输出信号；
第一时钟控制开关器件的输出端连接第三时钟控制开关器件的输出端和第二反相器的输入端；
第四时钟控制开关器件的输入端连接第二反相器的输出端和第二与非门的第二输入端，其输出端连接第二时钟控制开关器件的输出端和第一与非门的第二输入端；
在时钟信号输出为第一状态时，所述第一时钟控制开关器件和第二时钟控制开关器件开启，将第一时钟控制开关器件和第二时钟控制开关器件的输入信号反相后输出；在时钟信号输出为第二状态时，所述第一时钟控制开关器件和第二时钟控制开关器件关闭；
在时钟信号输出为第一状态时，所述第三时钟控制开关器件和第四时钟控制开关器件关闭；在时钟信号输出为第二状态时，所述第三时钟控制开关器件和第四时钟控制开关器件开启，将第三时钟控制开关器件和第四时钟控制开关器件的输入信号输出。
2.根据权利要求1所述的带异步复位的T触发器电路，其特征在于，所述第一时钟控制开关器件和第二时钟控制开关器件结构相同，
所述第一时钟控制开关器件包括第一NMOS管、第二NMOS管、第一PMOS管和第二PMOS管，
第一PMOS管的栅极连接第二NMOS管的栅极并作为所述第一时钟控制开关器件的输入端，其源极连接电源电压，其漏极连接第二PMOS管的源极；
第二PMOS管的栅极连接所述时钟信号，其漏极连接第一NMOS管的漏极并作为所述第一时钟控制开关器件的输出端；
第一NMOS管的栅极连接所述时钟信号的反相信号，其源极连接第二NMOS管的漏极；
第二NMOS管的源极接地。
3.根据权利要求2所述的带异步复位的T触发器电路，其特征在于，所述第一时钟控制开关器件中第二PMOS管的栅极信号和第一NMOS管的栅极信号互换，第二PMOS管的栅极连接所述时钟信号的反相信号，第一NMOS管的栅极连接所述时钟信号。
4.根据权利要求1或2任一项所述的带异步复位的T触发器电路，其特征在于，所述第三时钟控制开关器件和第四时钟控制开关器件为传输门，所述传输门包括第三NMOS管和第三PMOS管，第三NMOS管的栅极连接所述时钟信号，其漏极连接第三PMOS管的漏极并作为所述传输门的输入端，其源极连接第三PMOS管的源极并作为所述传输门的输出端；第三PMOS管的栅极连接所述时钟信号的反相信号。
5.根据权利要求3所述的带异步复位的T触发器电路，其特征在于，所述第三时钟控制开关器件和第四时钟控制开关器件为传输门，所述传输门包括第三NMOS管和第三PMOS管，第三NMOS管的栅极连接所述时钟信号的反相信号，其漏极连接第三PMOS管的漏极并作为所述传输门的输入端，其源极连接第三PMOS管的源极并作为所述传输门的输出端；第三PMOS管的栅极连接所述时钟信号。
CN202020340137.2U 2020-03-17 2020-03-17 一种带异步复位的t触发器电路 Active CN210986064U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202020340137.2U CN210986064U (zh) 2020-03-17 2020-03-17 一种带异步复位的t触发器电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202020340137.2U CN210986064U (zh) 2020-03-17 2020-03-17 一种带异步复位的t触发器电路

Publications (1)

Publication Number Publication Date
CN210986064U true CN210986064U (zh) 2020-07-10

Family

ID=71437778

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202020340137.2U Active CN210986064U (zh) 2020-03-17 2020-03-17 一种带异步复位的t触发器电路

Country Status (1)

Country Link
CN (1) CN210986064U (zh)

Similar Documents

Publication Publication Date Title
US9641159B1 (en) Flip-flop circuit
TWI231095B (en) Buffer circuit, buffer tree and semiconductor device
US6573775B2 (en) Integrated circuit flip-flops that utilize master and slave latched sense amplifiers
CN114567297B (zh) D触发器以及包括d触发器的处理器和计算装置
CN217643317U (zh) 可调脉冲宽度时钟生成器和数据运算单元
JPH0795013A (ja) エッジトリガ型フリップフロップ
US6762637B2 (en) Edge-triggered d-flip-flop circuit
CN210986064U (zh) 一种带异步复位的t触发器电路
JP2001244804A (ja) レベルコンバータ回路
CN109525222B (zh) 一种单相时钟双边沿d触发器
CN107592099B (zh) D触发器
US20080030250A1 (en) Flip-flop circuit
CN111294016A (zh) 一种结构紧凑的带异步复位t触发器电路
CN114928350A (zh) 时钟生成器、数据运算单元及芯片
US3925685A (en) Time sharing information circuit
US6320421B1 (en) Logic circuit
JP4303387B2 (ja) 半導体集積回路
CN107404316B (zh) 信号复用装置
JP3565257B2 (ja) フリップフロップ回路
Mandrumaka et al. Design of low voltage D-flip flop using MOS current mode logic (MCML) For high frequency applications with EDA tool
CN113472325B (zh) 一种时钟多路复用器及电子设备
JP7255044B2 (ja) フリップフロップ回路及び半導体装置
JP3235105B2 (ja) 演算回路
US6853229B2 (en) Circuit for transforming a single ended signal into a differential mode signal
CN108563463B (zh) 寄存器及其初始化方法

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant