CN210323273U - 一种量子芯片测试系统 - Google Patents
一种量子芯片测试系统 Download PDFInfo
- Publication number
- CN210323273U CN210323273U CN201920957927.2U CN201920957927U CN210323273U CN 210323273 U CN210323273 U CN 210323273U CN 201920957927 U CN201920957927 U CN 201920957927U CN 210323273 U CN210323273 U CN 210323273U
- Authority
- CN
- China
- Prior art keywords
- quantum chip
- connecting plate
- box body
- packaging box
- supporting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
本实用新型公开了一种量子芯片测试系统,包括:中空圆柱磁体,中空圆柱磁体的一端设置有制冷圆盘;屏蔽筒,屏蔽筒嵌套在中空圆柱磁体内部,且屏蔽筒的开口朝向制冷圆盘设置;支撑连接板件,支撑连接板件的一端固定连接制冷圆盘的中心,支撑连接板件的另一端伸入屏蔽筒内;封装盒体,封装盒体固定设置在支撑连接板件的远离制冷圆盘的一端;封装盒体远离支撑连接板件的一侧嵌装有多个第一连接器,且各第一连接器的一端伸入封装盒体内连接量子芯片,各第一连接器的另一端连接第一信号传输线,第一信号传输线沿支撑连接板件的长度方向延伸。本实用新型能够充分利用中空圆柱磁体内部的狭小空间,实现半导体量子芯片的信号往量子芯片测试系统的良好传输。
Description
技术领域
本发明属于量子芯片测试领域,特别是一种量子芯片测试系统。
背景技术
半导体量子芯片在测试时需要低温环境,通常可以借助磁体稀释制冷机为半导体量子芯片提供低温环境,磁体稀释制冷机包括中空圆柱磁体以及位于所述中空圆柱磁体一端的制冷圆盘,所述中空圆柱磁体和所述制冷圆盘同轴设置。通常,半导体量子芯片需要在封装盒封装之后作为一个整体放置在中空圆柱磁体内,然后通过连接器连接信号传输线实现半导体量子芯片的信号从封装盒内的引出,并通过设置在信号传输线上的信号处理器件连接至量子芯片测试系统。中空圆柱磁体圆柱内以及外部地方有限、空间狭小,如果充分有效合理利用空间,实现半导体量子芯片的信号往量子芯片测试系统的良好传输是本申请预解决的问题。
发明内容
本发明的目的是提供一种量子芯片测试系统,以解决现有技术中的不足,它能够充分利用中空圆柱磁体内部的狭小空间,实现半导体量子芯片的信号往量子芯片测试系统的良好传输。
本发明采用的技术方案如下:
一种量子芯片测试系统,所述量子芯片测试系统包括:中空圆柱磁体,所述中空圆柱磁体的一端设置有制冷圆盘;所述量子芯片测试系统还包括:屏蔽筒,所述屏蔽筒嵌套在所述中空圆柱磁体内部,且所述屏蔽筒的开口朝向所述制冷圆盘设置;支撑连接板件,所述支撑连接板件的一端固定连接所述制冷圆盘的中心,所述支撑连接板件的另一端伸入所述屏蔽筒内,所述支撑连接板件的远离所述制冷圆盘的一端设置有支撑面;封装盒体,所述封装盒体固定设置在所述支撑面上,所述封装盒体内部封装有量子芯片,且所述量子芯片平行所述支撑面设置;所述封装盒体远离所述支撑面的一侧嵌装有多个第一连接器,各所述第一连接器沿所述支撑连接板件的长度方向交错设置,且各所述第一连接器的一端伸入所述封装盒体内连接所述量子芯片,各所述第一连接器的另一端连接第一信号传输线,所述第一信号传输线沿所述支撑连接板件的长度方向延伸。
如上所述的量子芯片测试系统,其中,优选的是,所述支撑连接板件固定连接所述制冷圆盘的一端有至少两条平行设置的加强筋,各所述加强筋沿所述支撑连接板件的长度方向延伸,且相邻两所述加强筋之间形成一信号槽。
如上所述的量子芯片测试系统,其中,优选的是,所述封装盒体沿所述支撑连接板件长度方向的两相对侧均固定设置有法兰盘;所述支撑面上有两排平行设置的固定孔,各排所述固定孔与所述法兰盘对应设置并固定连接。
如上所述的量子芯片测试系统,其中,优选的是,两排所述固定孔之间的所述支撑面上设置有贯穿所述支撑连接板件的第一避让孔,所述封装盒体的底部嵌装在所述第一避让孔内。
如上所述的量子芯片测试系统,其中,优选的是,所述中空圆柱磁体的平行所述支撑面的轴向切面为第一切面;所述量子芯片平行所述第一切面设置,且位于所述第一切面上或者所述第一切面的附近±5mm范围内。
如上所述的量子芯片测试系统,其中,优选的是,所述屏蔽筒和所述中空圆柱磁体间隙配合。
如上所述的量子芯片测试系统,其中,优选的是,所述封装盒体的第一侧上嵌装有一个第二连接器;其中:所述第一侧为所述封装盒体的垂直所述支撑面、垂直所述支撑连接板件长度方向、且靠近所述制冷圆盘的一侧;所述第二连接器的一端伸入所述封装盒体内连接所述量子芯片,所述第二连接器的另一端连接第二信号传输线,所述第二信号传输线沿所述支撑连接板件的长度方向延伸。
如上所述的量子芯片测试系统,其中,优选的是,所述中空圆柱磁体和所述制冷圆盘之间还设置有第一过滤组件;所述第一信号传输线和第二信号传输线均接入所述第一过滤组件的输入端,所述第一过滤组件的输出端连接量子芯片测试机。
如上所述的量子芯片测试系统,其中,优选的是,所述第一过滤组件包括散热支撑架和第一过滤器组件;所述散热支撑架垂直设置在所述制冷圆盘上,并朝向所述中空圆柱磁体延伸;所述第一过滤器组件设置在所述散热支撑架上。
如上所述的量子芯片测试系统,其中,优选的是,所述封装盒体的第二侧上还嵌装有一个第三连接器;其中:所述第二侧为所述封装盒体的垂直所述支撑面、垂直所述支撑连接板件长度方向、且远离所述制冷圆盘的一侧;所述第三连接器的一端伸入所述封装盒体内连接所述量子芯片,所述第三连接器的另一端连接第三信号传输线,所述第三信号传输线从所述支撑连接板件的端部弯折延伸至所述支撑面的相对侧。
如上所述的量子芯片测试系统,其中,优选的是,所述支撑面的相对侧上设置有第二过滤器组件;所述第二过滤器组件的输入端连接所述第三信号传输线,所述第二过滤器组件的输出端通过沿所述支撑连接板件的长度方向延伸的信号传输线连接至量子芯片测试机。
与现有技术相比,本申请借助支撑连接板件将封装盒体放置在屏蔽筒内,再者,所述封装盒体远离所述支撑面的一侧嵌装有多个第一连接器,各所述第一连接器沿所述支撑连接板件的长度方向交错设置,且各所述第一连接器的一端伸入所述封装盒体内连接所述量子芯片,各所述第一连接器的另一端连接第一信号传输线,所述第一信号传输线沿所述支撑连接板件长度方向延伸,实现了屏蔽筒内支撑连接板件的支撑面上方曲面空间的充分利用,同时,第一信号传输线基本沿着屏蔽筒的轴向无大幅度弯折排布,保证了信号传输质量,实现半导体量子芯片的信号往量子芯片测试系统的良好传输。
附图说明
图1是本发明提供的一种量子芯片测试系统的示意图;
图2是本发明提供的一种量子芯片测试系统的不带屏蔽筒的一个方向的示意图;
图3是本发明提供的一种量子芯片测试系统的不带屏蔽筒另一个方向的示意图;
图4是支撑连接板件的结构示意图;
图5是封装盒体封装量子芯片的结构示意图。
附图标记说明:
1-屏蔽筒;
2-支撑连接板件,21-加强筋,22-信号槽,23-支撑面,231-固定孔,232-第一避让孔;
3-封装盒体,31-法兰盘;
4-第一连接器;
5-第二连接器;
6-第一过滤组件,61-散热支撑架,62-第一过滤器组件;
7-第三连接器;
8-第二过滤器组件。
具体实施方式
下面通过参考附图描述的实施例是示例性的,仅用于解释本发明,而不能解释为对本发明的限制。
图1是本发明提供的一种量子芯片测试系统的示意图,图2是本发明提供的一种量子芯片测试系统的不带屏蔽筒的一个方向的示意图,图3是本发明提供的一种量子芯片测试系统的不带屏蔽筒另一个方向的示意图。
请参阅图1、图2和图3所示,本发明的实施例提供的量子芯片测试系统括中空圆柱磁体、制冷圆盘、屏蔽筒1、支撑连接板件2和封装盒体3,主要应用于量子芯片的测试。
对于量子芯片的测试,通常需要射频信号和直流信号,射频信号需要通过射频调控电极输入,该信号一般都是用于实现单量子比特量子逻辑门操作或者量子比特的微波探测读取。也可以用于实现双量子比特量子逻辑门操作。而直流信号通常是用于量子比特的静态初始化。特别是对于半导体量子点型量子比特(简称半导体量子比特)而言,每个半导体量子比特需要5-10路直流信号输入,因而需要集成的多路直流信号连接器,实现直流信号的集成输入。常见的集成的多路直流信号连接器有9pin、25pin、31pin等等,每个pin代表一个信号连接器引脚,对应一路直流信号输入。
信号连接器连接到量子芯片什么位置,通常是不固定的。事实上,信号连接器也并不是直接连接到量子芯片上的电极,中间有一层PCB作为中继。量子芯片的电极通过wire-bonding方法就近连接到PCB上的极板,通过对PCB的布线进行规划,最后将末端引伸出极板,连接到信号连接器上,信号连接器和PCB的基板通常是使用焊锡固定。PCB布线的设计原则是使得连接到PCB的信号连接器具备鲁棒性、易操作、易维护,并且具有尽可能高的集成密度。
本申请所述的制冷圆盘设置在所述中空圆柱磁体的一端,中空圆柱磁体和制冷圆盘属于triton 400或triton XL型号的无液氦磁体稀释制冷机的一部分,在此不做过多描述。
所述屏蔽筒1为柱形的,嵌套在所述中空圆柱磁体内部,且所述屏蔽筒1的开口朝向所述制冷圆盘设置;为了实现中空圆柱磁体内部内部空间的充分利用,屏蔽筒1可以与中空圆柱磁体间隙配合。量子芯片被封装盒体3封装之后放置在屏蔽筒1内,屏蔽筒1用于屏蔽外界环境对量子芯片的影响,在本无液氦磁体稀释制冷机中,屏蔽筒1主要起到红外辐射和热辐射的作用,屏蔽筒1可以采用紫铜制成并且表面镀金处理,以增加其导热效果。在设置的时候,屏蔽筒1的端部和制冷圆盘之间的距离要保持80cm左右,以保证无液氦磁体稀释制冷机的工作空间需求。
支撑连接板件2用于将封装量子芯片的封装盒体3送入到所述屏蔽筒1内,在设置的时候,所述支撑连接板件2的一端固定连接所述制冷圆盘的中心,所述支撑连接板件2的另一端伸入所述屏蔽筒1内。
需要说明的是,如图4所示,所述支撑连接板件2固定连接所述制冷圆盘的一端可以设置与所述支撑连接板件2一体成型的连接盘,所述支撑连接板件2通过连接盘固定连接所述制冷圆盘。
所述支撑连接板件2的远离所述制冷圆盘的一端设置有支撑面23,所述支撑面23沿各所述支撑连接板件2的长度方向设置。支撑面23用于支撑并放置封装量子芯片的封装盒体3,在屏蔽筒1内的空间内,为合理利用空间,支撑面23也叫避让面,在设置的时候,为在屏蔽筒1给封装盒体3预留放置空间,实现屏蔽筒1内空间的充分有效利用,可以设置支撑面23所在平面相对支撑连接板件2的固定连接所述制冷圆盘的一端所在平面低。
在整个过程中,支撑连接板件2不仅起着支撑、固定作用,还起着吸收并带走对贴附物体,即封装盒体3,因热功耗和辐射所产生的热量的作用,所以支撑连接板件2材质主要选择紫铜、无氧紫铜,表面通常沉金处理,以避免氧化,降低导热性能。
所述封装盒体3用于封装量子芯片,在装配的时候,所述封装盒体3固定设置在所述支撑面23上,所述封装盒体3内部封装有量子芯片,且所述量子芯片平行所述支撑面23设置。
所述封装盒体3远离所述支撑面23的一侧嵌装有多个第一连接器4,各所述第一连接器4沿所述支撑连接板件2的长度方向交错设置,且各所述第一连接器4的一端伸入所述封装盒体3内连接所述量子芯片,各所述第一连接器4的另一端连接第一信号传输线,所述第一信号传输线沿所述支撑连接板件2的长度方向延伸。
本申请借助支撑连接板件2将封装盒体3放置在屏蔽筒1内,再者,所述封装盒体3远离所述支撑面23的一侧嵌装有多个第一连接器4,各所述第一连接器4沿所述支撑连接板件2的长度方向交错设置,且各所述第一连接器4的一端伸入所述封装盒体3内连接所述量子芯片,各所述第一连接器4的另一端连接第一信号传输线,所述第一信号传输线沿所述支撑连接板件2长度方向延伸,实现了屏蔽筒1内支撑连接板件2的支撑面23上方曲面空间的充分利用,同时,第一信号传输线基本沿着屏蔽筒1的轴向无大幅度弯折排布,保证了信号传输质量,实现半导体量子芯片的信号往量子芯片测试系统的良好传输。
进一步的,而所述支撑连接板件2固定连接所述制冷圆盘的一端有至少两条平行设置的加强筋21,在设置的时候,加强筋21和支撑面23可以设置在支撑连接板件2长度方向的同一侧面上,也可以设置在支撑连接板件2长度方向的两相对侧面上,可以根据空间布线进行设置,图2和图3所示的附图中,加强筋21和支撑面23设置在支撑连接板件2长度方向的两相对侧面上。且相邻两所述加强筋21之间形成一信号槽22,形成的信号槽22用于排信号传输线,包括但不限于第一信号传输线。加强筋21一方面可以起到加强所述支撑连接板件2强度的作用,另一方面相邻两所述加强筋21之间形成的信号槽22,可以用于排布信号传输线,实现了屏蔽筒1内空间的充分利用;
进一步的,请参阅图5所示,所述封装盒体3沿所述支撑连接板件2长度方向的两相对侧均固定设置有法兰盘31;请参阅图3所示,所述支撑面23上有两排平行设置的固定孔231,各排所述固定孔231与所述法兰盘31对应设置并固定连接。
进一步的,请继续参阅图3所示,两排所述固定孔231之间的所述支撑面23上设置有贯穿所述支撑连接板件2的第一避让孔232,所述封装盒体3的底部嵌装在所述第一避让孔232内。该设置方便了封装盒体3的安装,并保证了封装盒体3安装的稳定性。
进一步的,所述中空圆柱磁体的平行所述支撑面23的轴向切面为第一切面;所述量子芯片平行所述第一切面设置,且位于所述第一切面上或者所述第一切面的附近±5mm范围内。该设置保证了半导体量子芯片位于中空圆柱磁体的有效磁体空间内,所述有效磁体空间是值根据中空圆柱磁体磁场强度分布特定确定的磁场长度大于设定阈值的磁场空间,由于中空圆柱磁体磁场强度分布沿中空圆柱磁体的径向衰减,在triton 400或tritonXL型号的无液氦磁体稀释制冷机中,用于量子芯片测量所需要的磁场强度分布在中空圆柱磁体的轴向5mm范围之内,所以所述量子芯片位于中空圆柱磁体的轴向平面上或其附近±5mm范围内,该轴向平面即附近±5mm范围内,也即所述中空圆柱磁体的平行所述支撑面23的轴向切面,即上文所述第一切面。
进一步的,所述封装盒体3的第一侧上嵌装有一个第二连接器5;其中:所述第一侧为所述封装盒体3的垂直所述支撑面23、垂直所述支撑连接板件2长度方向、且靠近所述制冷圆盘的一侧;所述第二连接器5的一端伸入所述封装盒体3内连接所述量子芯片,所述第二连接器5的另一端连接第二信号传输线,所述第二信号传输线沿所述支撑连接板件2的长度方向延伸并排布在一所述信号槽22内。
进一步的,所述中空圆柱磁体和所述制冷圆盘之间还设置有第一过滤组件6;所述第一信号传输线和第二信号传输线均接入所述第一过滤组件6的输入端,所述第一过滤组件6的输出端连接量子芯片测试机。第一过滤组件6的设置一方面要便于支撑信号传输线排布,另一方面要实现信号过滤处理,第一过滤组件6的设置根据待过滤信号的设置。
具体的,所述第一过滤组件6包括散热支撑架61和第一过滤器组件62;所述散热支撑架61垂直设置在所述制冷圆盘上,并朝向所述中空圆柱磁体延伸;所述第一过滤器组件62设置在所述散热支撑架61上。
散热支撑架61可以用微型散热片制备,不仅起到支撑作用,也起到散热作用。其中:微型散热片又叫热沉。在图1、图2和图3所示的本实施例中,散热支撑架61为微型散热片,所述第一过滤器组件62排布在该微型散热片上,针对本实施例的2Bit半导体量子芯片的测试时需要多路信号的需求,在制冷圆盘可以设置至少两片微型散热片来安装多路第一过滤器组件62,如图1、图2和图3所示,在制冷圆盘可以设置两片微型散热片,每片微型散热片布置3路第一过滤器组件62,根据2Bit半导体量子芯片测试信号的需求,每一路第一过滤器组件62包括串行设置的DC滤波器(即直流滤波器)和AC滤波器(即交流滤波器)),其中:DC滤波器由RC Filter1构成,工作频段为20HZ-1GHZ,并且衰减度<-80dB。AC滤波器由铜粉滤波器构成,工作频段为20MHZ-10GHZ,并且衰减度<-80dB。从量子芯片出来的信号依次经过DC滤波器和AC滤波器,然后进入量子芯片测试机。
进一步的,所述封装盒体3的第二侧上还嵌装有一个第三连接器7;其中:所述第二侧为所述封装盒体3的垂直所述支撑面23、垂直所述支撑连接板件2长度方向、且远离所述制冷圆盘的一侧;所述第三连接器7的一端伸入所述封装盒体3内连接所述量子芯片,所述第三连接器7的另一端连接第三信号传输线,所述第三信号传输线从所述支撑连接板件2的端部弯折延伸至所述支撑面23的相对侧。针对半导体量子芯片,第三连接器7为集成的多路直流信号连接器,所述集成的多路直流信号连接器具有多个引脚。
针对直流信号的过滤需求,所述支撑面23的相对侧上设置有第二过滤器组件8;所述第二过滤器组件8的输入端连接所述第三信号传输线,所述第二过滤器组件8的输出端通过沿所述支撑连接板件2的长度方向延伸的信号传输线连接至量子芯片测试机。在具体设置的时候,为保证2Bit半导体量子芯片的测试需求,所述第二过滤器组件8选择25pin的DC滤波器,其性能参数是:在3dB时0-320HZ,在20dB时0-1.7KHZ。
另外,所述第二过滤器组件8设置在所述支撑面23的相对侧上,有效利用了支撑面23下方的和屏蔽筒1壁之间的曲面空间,同时,所述第二过滤器组件8的输出端通过沿所述支撑连接板件2的长度方向延伸的信号传输线连接至量子芯片测试机,也保证了信号传输质量。
以上依据图式所示的实施例详细说明了本发明的构造、特征及作用效果,以上所述仅为本发明的较佳实施例,但本发明不以图面所示限定实施范围,凡是依照本发明的构想所作的改变,或修改为等同变化的等效实施例,仍未超出说明书与图示所涵盖的精神时,均应在本发明的保护范围内。
Claims (11)
1.一种量子芯片测试系统,所述量子芯片测试系统包括:
中空圆柱磁体,所述中空圆柱磁体的一端设置有制冷圆盘;
其特征在于:所述量子芯片测试系统还包括:
屏蔽筒(1),所述屏蔽筒(1)嵌套在所述中空圆柱磁体内部,且所述屏蔽筒(1)的开口朝向所述制冷圆盘设置;
支撑连接板件(2),所述支撑连接板件(2)的一端固定连接所述制冷圆盘的中心,所述支撑连接板件(2)的另一端伸入所述屏蔽筒(1)内,所述支撑连接板件(2)的远离所述制冷圆盘的一端设置有支撑面(23);
封装盒体(3),所述封装盒体(3)固定设置在所述支撑面(23)上,所述封装盒体(3)内部封装有量子芯片,且所述量子芯片平行所述支撑面(23)设置;
所述封装盒体(3)远离所述支撑面(23)的一侧嵌装有多个第一连接器(4),各所述第一连接器(4)沿所述支撑连接板件(2)的长度方向交错设置,且各所述第一连接器(4)的一端伸入所述封装盒体(3)内连接所述量子芯片,各所述第一连接器(4)的另一端连接第一信号传输线,所述第一信号传输线沿所述支撑连接板件(2)的长度方向延伸。
2.根据权利要求1所述的量子芯片测试系统,其特征在于:所述支撑连接板件(2)固定连接所述制冷圆盘的一端有至少两条平行设置的加强筋(21),各所述加强筋(21)沿所述支撑连接板件(2)的长度方向延伸,且相邻两所述加强筋(21)之间形成一信号槽(22)。
3.根据权利要求1所述的量子芯片测试系统,其特征在于:所述封装盒体(3)沿所述支撑连接板件(2)长度方向的两相对侧均固定设置有法兰盘(31);
所述支撑面(23)上有两排平行设置的固定孔(231),各排所述固定孔(231)与所述法兰盘(31)对应设置并固定连接。
4.根据权利要求3所述的量子芯片测试系统,其特征在于:两排所述固定孔(231)之间的所述支撑面(23)上设置有贯穿所述支撑连接板件(2)的第一避让孔(232),所述封装盒体(3)的底部嵌装在所述第一避让孔(232)内。
5.根据权利要求1所述的量子芯片测试系统,其特征在于:所述中空圆柱磁体的平行所述支撑面(23)的轴向切面为第一切面;
所述量子芯片平行所述第一切面设置,且位于所述第一切面上或者所述第一切面的附近±5mm范围内。
6.根据权利要求1所述的量子芯片测试系统,其特征在于:所述屏蔽筒(1)和所述中空圆柱磁体间隙配合。
7.根据权利要求1所述的量子芯片测试系统,其特征在于:所述封装盒体(3)的第一侧上嵌装有一个第二连接器(5);
其中:所述第一侧为所述封装盒体(3)的垂直所述支撑面(23)、垂直所述支撑连接板件(2)长度方向、且靠近所述制冷圆盘的一侧;
所述第二连接器(5)的一端伸入所述封装盒体(3)内连接所述量子芯片,所述第二连接器(5)的另一端连接第二信号传输线,所述第二信号传输线沿所述支撑连接板件(2)的长度方向延伸。
8.根据权利要求7所述的量子芯片测试系统,其特征在于:所述中空圆柱磁体和所述制冷圆盘之间还设置有第一过滤组件(6);
所述第一信号传输线和第二信号传输线均接入所述第一过滤组件(6)的输入端,所述第一过滤组件(6)的输出端连接量子芯片测试机。
9.根据权利要求8所述的量子芯片测试系统,其特征在于:所述第一过滤组件(6)包括散热支撑架(61)和第一过滤器组件(62);
所述散热支撑架(61)垂直设置在所述制冷圆盘上,并朝向所述中空圆柱磁体延伸;
所述第一过滤器组件(62)设置在所述散热支撑架(61)上。
10.根据权利要求1所述的量子芯片测试系统,其特征在于:所述封装盒体(3)的第二侧上还嵌装有一个第三连接器(7);
其中:所述第二侧为所述封装盒体(3)的垂直所述支撑面(23)、垂直所述支撑连接板件(2)长度方向、且远离所述制冷圆盘的一侧;
所述第三连接器(7)的一端伸入所述封装盒体(3)内连接所述量子芯片,所述第三连接器(7)的另一端连接第三信号传输线,所述第三信号传输线从所述支撑连接板件(2)的端部弯折延伸至所述支撑面(23)的相对侧。
11.根据权利要求10所述的量子芯片测试系统,其特征在于:所述支撑面(23)的相对侧上设置有第二过滤器组件(8);
所述第二过滤器组件(8)的输入端连接所述第三信号传输线,所述第二过滤器组件(8)的输出端通过沿所述支撑连接板件(2)的长度方向延伸的信号传输线连接至量子芯片测试机。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201920957927.2U CN210323273U (zh) | 2019-06-21 | 2019-06-21 | 一种量子芯片测试系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201920957927.2U CN210323273U (zh) | 2019-06-21 | 2019-06-21 | 一种量子芯片测试系统 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN210323273U true CN210323273U (zh) | 2020-04-14 |
Family
ID=70146023
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201920957927.2U Active CN210323273U (zh) | 2019-06-21 | 2019-06-21 | 一种量子芯片测试系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN210323273U (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115481743A (zh) * | 2022-03-18 | 2022-12-16 | 合肥本源量子计算科技有限责任公司 | 一种用于稀释制冷机内的量子信号处理器件集成装置 |
WO2024046391A1 (zh) * | 2022-08-31 | 2024-03-07 | 本源量子计算科技(合肥)股份有限公司 | 用于稀释制冷机内的集成装置及量子计算机 |
-
2019
- 2019-06-21 CN CN201920957927.2U patent/CN210323273U/zh active Active
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115481743A (zh) * | 2022-03-18 | 2022-12-16 | 合肥本源量子计算科技有限责任公司 | 一种用于稀释制冷机内的量子信号处理器件集成装置 |
WO2024046391A1 (zh) * | 2022-08-31 | 2024-03-07 | 本源量子计算科技(合肥)股份有限公司 | 用于稀释制冷机内的集成装置及量子计算机 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN210323273U (zh) | 一种量子芯片测试系统 | |
KR102306843B1 (ko) | 고 전력 밀도 emi 차폐식 전자 장치용 열 관리 시스템 및 방법 | |
US8558398B1 (en) | Bond wire arrangement for minimizing crosstalk | |
KR0156334B1 (ko) | 차폐 본딩 와이어를 구비하는 고주파, 고밀도용 반도체 칩 패키지 | |
JP3758678B2 (ja) | 高性能集積回路パッケージ | |
CN104253095B (zh) | 具有减小耦合的引线接合壁的半导体封装 | |
US20100032818A1 (en) | Lead frame package | |
CN107317081A (zh) | 太赫兹无跳线倒置共面波导单片电路封装过渡结构 | |
CN207399606U (zh) | 印刷电路板和电子设备 | |
CN111199926B (zh) | 一种带有微隔腔的半导体封装结构 | |
CN108064430A (zh) | 可旋转天线设备 | |
CN107482470A (zh) | 5G通讯20GHz激光器双芯片封装基座及其制造方法 | |
CN108075350A (zh) | 同轴封装激光器 | |
CN104767103A (zh) | 一种激光器用连接结构及激光器组件 | |
CN107508141A (zh) | 一种同轴封装的激光器及光模块 | |
US20220304138A1 (en) | Electronic element, circuit board with electronic element, and electronic device | |
TWI476872B (zh) | 應用於高速資料傳輸之導線架封裝構件 | |
CN210296588U (zh) | 毫米波太赫兹大功率全带宽波导隔离器 | |
CN109326862A (zh) | 一种组合式毫米波窄边功分器及功率合成方法 | |
CN201937131U (zh) | 依靠中心导地块改善高频性能的集成电路测试插座 | |
US7825527B2 (en) | Return loss techniques in wirebond packages for high-speed data communications | |
CN112040685A (zh) | 一种大功率片式tr组件 | |
CN106960823A (zh) | 一种半导体功率器件用金属外壳 | |
WO2021208322A1 (zh) | 一种多芯片散热封装结构及封装方法 | |
US20200273821A1 (en) | Method for conveying high frequency module and a high-frequency module |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |