CN210296341U - 半导体模块以及半导体装置 - Google Patents

半导体模块以及半导体装置 Download PDF

Info

Publication number
CN210296341U
CN210296341U CN201690001801.2U CN201690001801U CN210296341U CN 210296341 U CN210296341 U CN 210296341U CN 201690001801 U CN201690001801 U CN 201690001801U CN 210296341 U CN210296341 U CN 210296341U
Authority
CN
China
Prior art keywords
heat dissipation
semiconductor element
semiconductor module
semiconductor
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201690001801.2U
Other languages
English (en)
Inventor
长谷川真纪
横山脩平
柴田祥吾
森茂
岩上彻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Application granted granted Critical
Publication of CN210296341U publication Critical patent/CN210296341U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49558—Insulating layers on lead frames, e.g. bridging members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

半导体模块(1)具备：半导体元件(23)；第1引线框(10)，其包含对半导体元件(23)进行载置的第1部分(11)；封装部件(50)，其将半导体元件(23)和第1部分(11)封装；以及散热部件(40)，其与封装部件(50)一体化，且使在半导体元件(23)产生的热散出。散热部件(40)通过封装部件(50)而与半导体元件(23)以及第1部分(11)绝缘。因此，能够提供半导体模块(1)，该半导体模块(1)能够应用于纵向型半导体元件，并且能够在安装至配线基板时确保半导体元件(23)与散热部件(40)之间的电绝缘。

Description

半导体模块以及半导体装置
技术领域
本实用新型涉及半导体模块以及半导体装置。
背景技术
已知一种半导体模块，其具备：半导体元件；散热部件，其使在半导体元件产生的热散出；以及封装部件，其对半导体元件进行封装(参照专利文献1、专利文献2)。
专利文献1：日本实开平5-67001号公报
专利文献2：日本特开2014-143373号公报
发明内容
但是，就专利文献1所述的半导体模块而言，半导体元件与散热部件接触。因此，无法将专利文献1所述的半导体模块应用于在半导体元件的表面和背面具有电极的纵向型半导体元件。
另外，就专利文献2所述的半导体模块而言，为了将半导体元件与散热部件电绝缘，在半导体元件与散热部件之间夹设有绝缘片。由于在将专利文献2所述的半导体模块安装至配线基板时所施加的热，绝缘片硬化或变脆。因此，绝缘片变得无法将半导体元件与散热部件电绝缘。
本实用新型就是鉴于上述课题而提出的，其目的在于提供半导体模块以及具备该半导体模块的半导体装置，其中，该半导体模块能够应用于纵向型半导体元件，并且在安装至配线基板时能够确保半导体元件与散热部件之间的电绝缘。
本实用新型的半导体模块具备：半导体元件；第1引线框，其包含对半导体元件进行载置的第1部分；封装部件，其至少将半导体元件和第1部分封装；以及散热部件，其与封装部件一体化，且使在半导体元件产生的热散出。散热部件具有从封装部件露出的散热面。散热部件通过封装部件而与半导体元件以及第1部分绝缘。
本实用新型的半导体装置具备：上述半导体模块；配线基板；以及接合部件，其将半导体模块固定至配线基板之上。
发明的效果
就本实用新型的半导体模块而言，散热部件通过封装部件而与半导体元件以及第1部分绝缘，因此半导体模块能够应用于纵向型半导体元件。并且，就本实用新型的半导体模块而言，散热部件通过封装部件而与半导体元件以及第1部分绝缘，因此无需使用绝缘片，就使散热部件与半导体元件以及第1部分电绝缘。因此，在将本实用新型的半导体模块安装至配线基板之上时，能够确保半导体元件与散热部件之间的电绝缘。
本实用新型的半导体装置具备：上述半导体模块；配线基板；以及接合部件，其将半导体模块固定至配线基板之上。因此，半导体装置能够应用于纵向型半导体元件，并且能够在使用接合部件而将半导体模块安装至配线基板之上时，确保半导体元件与散热部件之间的电绝缘。
附图说明
图1是本实用新型的实施方式1涉及的半导体模块的概略俯视图。
图2是本实用新型的实施方式1涉及的半导体模块的图1所示的剖面线Ⅱ-Ⅱ处的概略剖面图。
图3是本实用新型的实施方式1涉及的半导体装置的概略剖面图。
图4是本实用新型的实施方式2涉及的半导体模块的概略剖面图。
图5是本实用新型的实施方式2涉及的半导体模块所包含的散热部件的概略俯视图。
图6是本实用新型的实施方式2涉及的半导体模块所包含的散热部件的概略俯视图。
图7是本实用新型的实施方式3涉及的半导体模块的概略剖面图。
图8是本实用新型的实施方式3涉及的半导体模块所包含的散热部件的概略俯视图。
图9是本实用新型的实施方式3涉及的半导体模块所包含的散热部件的概略俯视图。
图10是本实用新型的实施方式4涉及的半导体模块的概略剖面图。
图11是本实用新型的实施方式5涉及的半导体模块的概略剖面图。
具体实施方式
下面，对本实用新型的实施方式进行说明。此外，对相同的结构标注相同的参照标号，不重复其说明。
实施方式1.
参照图1以及图2，对实施方式1涉及的半导体模块1进行说明。半导体模块1也可以是表面安装型半导体模块(1)。半导体模块1主要具备半导体元件23、第1引线框10、封装部件50以及散热部件40。半导体模块1也可以还具备集成电路30、第2引线框16、第3引线框20、第1导线35以及第2导线36。
半导体元件23具有第1表面24以及与第1表面24相反侧的第2表面25。半导体元件23也可以是例如绝缘栅型双极晶体管(IGBT)、金属氧化物半导体场效应晶体管(MOSFET)、门极可关断(GTO)晶闸管或者二极管。半导体元件23也可以由硅(Si)、碳化硅(SiC)或者氮化镓(GaN)这样的半导体材料构成。
半导体元件23具有多个电极(第1电极26、第2电极27、第3电极28)。例如，半导体元件23可以是具有2个电极的两端子元件，也可以是具有3个电极的三端子元件。半导体元件23也可以是纵向型半导体元件(23)。纵向型半导体元件(23)在半导体元件23的第1表面24之上以及与第1表面24相反侧的第2表面25之上具有电极(第1电极26、第2电极27)。本实施方式的半导体元件23是纵向型的三端子元件，其具有：第1电极26，其设置于第1表面24之上；第2电极27，其设置于第2表面25之上；以及第3电极28，其设置于第1表面24之上且与第1电极26电分离。半导体元件23也可以是例如纵向型的两端子元件，其具有：第1电极26，其设置于第1表面24之上；以及第2电极27，其设置于第2表面25之上。
集成电路30是对半导体元件23进行控制的电路。集成电路30与半导体元件23电连接。具体地说，集成电路30经由第2导线36与半导体元件23的第3电极28连接。第2导线36连接于半导体元件23的第3电极28和集成电路30。将第2导线36从半导体元件23(第3电极28)以及集成电路30向与散热部件40侧的相反侧引出。
第1引线框10、第2引线框16以及第3引线框20也可以由铜或者铝这样的具有低电阻率和高导热率的材料构成。第1引线框10、第2引线框16以及第3引线框20通过封装部件50而与散热部件40电绝缘。
第1引线框10包含第1端子部14以及载置半导体元件23的第1部分11。第1引线框10也可以还包含：第2部分12，其与第1部分11连接；以及第3部分13，其与第2部分12以及第1端子部14连接。第1部分11也可以配置于半导体元件23与散热部件40之间。第1部分11相对于散热部件40隔开第1间隔g1而配置。第1间隔g1定义为散热部件40的厚度方向上的第1部分11与散热部件40之间的最短距离。第1间隔g1可以大于或等于100μm，在特定情况下也可以大于或等于150μm。第1间隔g1可以小于或等于500μm，在特定情况下也可以小于或等于350μm。
第2部分12相对于第1部分11以及第3部分13倾斜，以使得第1部分11与散热部件40之间的第1间隔g1比第3部分13与散热部件40之间的第2间隔g2小。第2间隔g2定义为散热部件40的厚度方向上的第3部分13与散热部件40之间的最短距离。也可以通过将金属板弯折，从而形成包含第1部分11、第2部分12、第3部分13以及第1端子部14的第1引线框10。
半导体元件23与第1引线框10的第1部分11电连接。具体地说，也可以使用焊料这样的接合部件(未图示)将半导体元件23与第1引线框10的第1部分11接合。更具体而言，也可以使用焊料这样的接合部件(未图示)将半导体元件23的第2电极27与第1引线框10的第1部分11接合。
第1引线框10的第1部分11以及第2部分12埋入至封装部件50之中。因此，第1部分11与第2部分12之间的第1弯折部通过封装部件50进行保护，以使得免受湿度以及冲击等的影响。并且，包含第2部分12侧的端部在内的第3部分13的至少一部分也可以埋入至封装部件50之中。因此，第2部分12与第3部分13之间的第2弯折部通过封装部件50进行保护，以使得免受湿度以及冲击等的影响。
第2引线框16包含：第4部分17，其载置集成电路30；以及第2端子部18，其与第4部分17连接。也可以通过将金属板弯折，从而形成包含第4部分17和第2端子部18的第2引线框16。第4部分17也可以配置于集成电路30与散热部件40之间。第1部分11与散热部件40之间的第1间隔g1也可以比第4部分17与散热部件40之间的第3间隔g3小。第3间隔g3定义为散热部件40的厚度方向上的第4部分17与散热部件40之间的最短距离。集成电路30与第2引线框16的第4部分17电连接。具体地说，也可以使用焊料这样的接合部件(未图示)将集成电路30与第2引线框16的第4部分17接合。
第3引线框20包含第5部分21以及与第5部分21连接的第3端子部22。也可以通过将金属板弯折，从而形成包含第5部分21和第3端子部22的第3引线框20。第3引线框20与半导体元件23电连接。具体地说，第3引线框20的第5部分21经由第1导线35与半导体元件23的第1电极26连接。第1导线35与半导体元件23的第1电极26以及第3引线框20的第5部分21连接。第1导线35被从半导体元件23(第1电极26)以及第3引线框20(第5部分21)向与散热部件40侧的相反侧引出。
封装部件50至少将半导体元件23和第1引线框10的第1部分11封装。封装部件50也可以进一步将第1引线框10的第3部分13的至少一部分、第2引线框16的第4部分17的至少一部分、第3引线框20的第5部分21的至少一部分、第1引线框10的第2部分12、集成电路30、第1导线35以及第2导线36封装。第1端子部14、第2端子部18以及第3端子部22从封装部件50露出。
封装部件50具有电绝缘性。封装部件50也可以由例如具有电绝缘性，且对在将半导体模块1安装至配线基板61(参照图3)时所施加的热具有耐受性的树脂构成。封装部件50也可以由从以下的组中选择出来的树脂材料构成，该组由例如环氧树脂、聚酰亚胺树脂、聚酰胺树脂、聚酰胺酰亚胺树脂、含氟树脂、异氰酸酯树脂、硅树脂以及它们的组合构成。封装部件50也可以还包含由二氧化硅、氧化铝、氮化铝或者氮化硼这样的无机材料构成的填料。填料也可以使封装部件50的导热性提高。因此，填充了填料的封装部件50能够将从半导体元件23产生的热高效地向散热部件40传递。
散热部件40使在半导体元件23产生的热散出。散热部件40以与第1引线框10的第1部分11以及半导体元件23相对的方式配置。也可以以在从与半导体元件23的第1表面24垂直的方向俯视观察(参照图1)时半导体元件23与散热部件40重叠的方式，将散热部件40相对于半导体元件23进行配置。散热部件40也可以进一步使在集成电路30产生的热散出。散热部件40以与第2引线框16的第4部分17以及集成电路30相对的方式配置。也可以以在从与半导体元件23的第1表面24垂直的方向俯视观察(参照图1)时集成电路30与散热部件40重叠的方式，将散热部件40相对于集成电路30进行配置。
散热部件40也可以是由铜或者铝这样的具有导电性和导热性的材料构成的板状部件。散热部件40具有从封装部件50露出的散热面41。从封装部件50露出的散热面41能够使在半导体元件23产生的热高效地向半导体模块1的外部散出。散热面41也可以与封装部件50的表面共面。散热部件40的除了散热面41以外的多个表面也可以面对封装部件50。散热部件40通过封装部件50而与半导体元件23以及第1部分11绝缘。
散热部件40与封装部件50一体化。例如，也可以将散热部件40与半导体元件23、集成电路30、第1引线框10、第2引线框16、第3引线框20、第1导线35以及第2导线36一起通过封装部件50进行模塑，由此散热部件40与封装部件50一体化。也可以通过将散热部件40嵌合至在封装部件50形成的凹部，从而使散热部件40与封装部件50一体化。也可以通过使用螺钉这样的固定部件将散热部件40安装至封装部件50，从而使散热部件40与封装部件50一体化。
参照图3，对本实施方式的半导体装置5进行说明。半导体装置5具备：半导体模块1；配线基板61，其包含配线(第1配线62、第2配线63以及第3配线(未图示))；以及接合部件65，其将半导体模块1固定至配线基板61之上。第1引线框10的第1端子部14、第2引线框16的第2端子部18以及第3引线框20的第3端子部22通过使用接合部件65而分别与配线基板61的第1配线62、第2配线63以及第3配线接合。接合部件65也可以是例如焊料。通过对接合部件65加热(例如，接合部件65是焊料的情况下的回流焊接工序)，从而使用接合部件65将半导体模块1安装至配线基板61之上。封装部件50对在该安装工序中施加的热具有耐受性，因此封装部件50能够确保半导体元件23与散热部件40之间的电绝缘。
对本实施方式的半导体模块1的效果进行说明。
本实施方式的半导体模块1具备：半导体元件23；第1引线框10，其包含载置半导体元件23的第1部分11；封装部件50，其至少将半导体元件23和第1部分11封装；以及散热部件40，其与封装部件50一体化，且使在半导体元件23产生的热散出。散热部件40具有从封装部件50露出的散热面41。散热部件40通过封装部件50而与半导体元件23以及第1部分11绝缘。
就本实施方式的半导体模块1而言，散热部件40通过封装部件50而与半导体元件23以及第1部分11绝缘，散热部件40不与半导体元件23以及第1部分11接触。因此，半导体模块1能够应用于纵向型半导体元件(23)。进而，就半导体模块1而言，散热部件40通过封装部件50而与半导体元件23以及第1部分11绝缘，因此无需使用绝缘片，就使散热部件40与半导体元件23以及第1部分11电绝缘。因此，能够在将半导体模块1安装至配线基板61之上时，确保半导体元件23与散热部件40之间的电绝缘。
就本实施方式的半导体模块1而言，第1部分11配置于半导体元件23与散热部件40之间。第1部分11相对于散热部件40隔开第1间隔g1而配置。因此，半导体模块1能够应用于纵向型半导体元件(23)，并且能够在将半导体模块1安装至配线基板61之上时，确保半导体元件23与散热部件40之间的电绝缘。
就本实施方式的半导体模块1而言，第1间隔g1大于或等于100μm而小于或等于500μm。通过将第1间隔g1设定为大于或等于100μm，从而散热部件40能够可靠地与半导体元件23以及第1部分11电绝缘。通过将第1间隔g1设定为小于或等于500μm，从而从半导体元件23产生的热能够以低的热阻向散热部件40传递。
就本实施方式的半导体模块1而言，第1引线框10包含：第2部分12，其与第1部分11连接；第3部分13，其与第2部分12连接；以及端子部，其与第3部分13连接。第2部分12相对于第1部分11以及第3部分13倾斜，以使得第1部分11与散热部件40之间的第1间隔g1比第3部分13与散热部件40之间的第2间隔g2小。因此，能够将散热部件40与半导体元件23以及第1部分11电绝缘，同时将半导体元件23配置于散热部件40的附近。能够将从半导体元件23产生的热以低的热阻向散热部件40传递。
就本实施方式的半导体模块1而言，第1部分11以及所述第2部分12埋入至封装部件50之中。第1部分11与第2部分12之间的弯折部通过封装部件50进行保护，以使得免受湿度以及冲击等的影响。
本实施方式的半导体模块1还具备：集成电路30，其与半导体元件23电连接；以及第2引线框16，其包含对集成电路30进行载置的第4部分17。第4部分17配置于集成电路30与散热部件40之间。第1部分11与散热部件40之间的第1间隔g1比第4部分17与散热部件40之间的第3间隔g3小。能够将散热部件40与半导体元件23以及第1部分11电绝缘，同时将半导体元件23配置于散热部件40的更近处。从半导体元件23产生的热量能够以低的热阻向散热部件40传递。
本实施方式的半导体模块1还具备：第3引线框20；第1导线35，其与第3引线框20和半导体元件23连接；以及第2导线36，其与集成电路30和半导体元件23连接。将第1导线35从第3引线框20以及半导体元件23向与散热部件40侧的相反侧引出。将第2导线36从集成电路30以及半导体元件23向与散热部件40侧的相反侧引出。第4部分17与散热部件40之间的第3间隔g3和第1部分11与散热部件40之间的第1间隔g1不同。因此，即使将第1导线35以及第2导线36从半导体元件23向与散热部件40侧的相反侧引出，也能够容易地将第2导线36与集成电路30和半导体元件23键合。
就本实施方式的半导体模块1而言，散热部件40的除了散热面41以外的多个表面面对封装部件50。因此，散热部件40能够与封装部件50牢固地一体化。
就本实施方式的半导体模块1而言，半导体元件23具有第1表面24以及与第1表面24相反侧的第2表面25。半导体元件23具有：第1电极26，其设置于第1表面24之上；以及第2电极27，其设置于第2表面25之上。第2电极27与第1引线框10的第1部分11接合。本实施方式的半导体模块1能够应用于纵向型半导体元件(23)，并且能够在将半导体模块1安装至配线基板61之上时，确保半导体元件23与散热部件40之间的电绝缘。
本实施方式的半导体装置5具备：半导体模块1；配线基板61；以及接合部件，其将半导体模块1固定至配线基板61之上。因此，半导体装置5能够应用于纵向型半导体元件(23)，并且能够在使用接合部件而将半导体模块1安装至配线基板61之上时，确保半导体元件23与散热部件40之间的电绝缘。
实施方式2.
参照图4至图6，对实施方式2涉及的半导体模块1b进行说明。本实施方式的半导体模块1b基本上具备与实施方式1的半导体模块1同样的结构，但主要在以下方面不同。
就本实施方式的半导体模块1b而言，散热部件40在散热面41之上包含大于或等于1个凸部42。大于或等于1个凸部42各自可以如图5所示是柱状的凸部42，也可以如图6所示是板状的凸部42。大于或等于1个凸部42可以在散热面41内均匀地分布，也可以在散热面41内不均匀地分布。也可以在半导体元件23的发热量比集成电路30的发热量大时，相比于与集成电路30对应的散热面41的第2区域，在与半导体元件23对应的散热面41的第1区域配置更多的大于或等于1个凸部42。
本实施方式的半导体装置具备与实施方式1的半导体装置5同样的结构，但在取代实施方式1的半导体模块1而具备本实施方式的半导体模块1b这一点上不同。
对本实施方式的半导体模块1b的效果进行说明。本实施方式的半导体模块1b除了实施方式1的半导体模块1的效果之外，还取得以下效果。就本实施方式的半导体模块1b而言，散热部件40在散热面41之上包含大于或等于1个凸部42。大于或等于1个凸部42使散热部件40的散热面积增加。因此，能够改善半导体模块1b的散热特性。
实施方式3.
参照图7至图9，对实施方式3涉及的半导体模块1c进行说明。本实施方式的半导体模块1c基本上具备与实施方式1的半导体模块1同样的结构，但主要在以下方面不同。
就本实施方式的半导体模块1c而言，散热部件40在散热面41之上包含大于或等于1个凹部44。大于或等于1个凹部44各自可以如图8所示是柱状的凹部44，也可以如图9所示是板状的凹部44。大于或等于1个凹部44可以在散热面41内均匀地分布，也可以在散热面41内不均匀地分布。也可以在半导体元件23的发热量比集成电路30的发热量大时，相比于与集成电路30对应的散热面41的第2区域，在与半导体元件23对应的散热面41的第1区域配置更多的大于或等于1个凹部44。
本实施方式的半导体装置具备与实施方式1的半导体装置5同样的结构，但在取代实施方式1的半导体模块1而具备本实施方式的半导体模块1c这一点上不同。
对本实施方式的半导体模块1c的效果进行说明。本实施方式的半导体模块1c除了实施方式1的半导体模块1的效果之外，还取得以下效果。就本实施方式的半导体模块1c而言，散热部件40在散热面41之上包含大于或等于1个凹部44。大于或等于1个凹部44使散热部件40的散热面积增加。因此，能够改善半导体模块1c的散热特性。
实施方式4.
参照图10，对实施方式4涉及的半导体模块1d进行说明。本实施方式的半导体模块1d基本上具备与实施方式2的半导体模块1b同样的结构，但主要在以下方面不同。
就本实施方式的半导体模块1d而言，散热部件40包含散热面41之上的大于或等于1个凹部44；以及大于或等于1个凸出部件46，其与大于或等于1个凹部44的至少一部分结合，从散热面41凸出。也可以是，大于或等于1个凸出部件46各自为柱状的凸出部件46，大于或等于1个凹部44各自为柱状的凹部44。还可以是，大于或等于1个凸出部件46各自为板状的凸出部件46，大于或等于1个凹部44各自为板状的凹部44。大于或等于1个凸出部件46也可以被压入至大于或等于1个凹部44。大于或等于1个凸出部件46也可以与大于或等于1个凹部44螺合。
大于或等于1个凸出部件46可以在散热面41内均匀地分布，也可以在散热面41内不均匀地分布。也可以在半导体元件23的发热量大于集成电路30的发热量时，相比于与集成电路30对应的散热面41的第2区域，在与半导体元件23对应的散热面41的第1区域配置更多的大于或等于1个凸出部件46。
就本实施方式的半导体模块1d的制造方法的一个例子而言，也可以在将散热部件40与半导体元件23、集成电路30、第1引线框10、第2引线框16、第3引线框20、第1导线35以及第2导线36一起通过封装部件50进行模塑之后，将大于或等于1个凸出部件46与大于或等于1个凹部44结合。
本实施方式的半导体装置具备与实施方式2的半导体装置同样的结构，但在取代实施方式2的半导体模块1b而具备本实施方式的半导体模块1d这一点上不同。
对本实施方式的半导体模块1d的效果进行说明。本实施方式的半导体模块1d除了实施方式2的半导体模块1b的效果之外，还取得以下效果。
就本实施方式的半导体模块1d而言，散热部件40包含：散热面41之上的大于或等于1个凹部44；以及大于或等于1个凸出部件46，其与大于或等于1个凹部44的至少一部分结合，从散热面41凸出。因此，能够对应于半导体元件23的发热量而确定大于或等于1个凸出部件46的数量。本实施方式的半导体模块1d具有适合于半导体元件23的散热特性，并且能够通过省略不需要的凸出部件46而减少半导体模块1d的成本。
本实施方式的半导体模块1d构成为能够通过在将散热部件40与半导体元件23、集成电路30、第1引线框10、第2引线框16、第3引线框20、第1导线35以及第2导线36一起通过封装部件50进行模塑之后，将大于或等于1个凸出部件46与大于或等于1个凹部44结合而进行制造。本实施方式的半导体模块1d构成为能够使用与实施方式1的半导体模块1的模塑工序中的模具相同的模具而进行制造。因此，能够减少半导体模块1d的成本。
实施方式5.
参照图11，对实施方式5涉及的半导体模块1e进行说明。本实施方式的半导体模块1e基本上具备与实施方式1的半导体模块1同样的结构，但主要在以下方面不同。
本实施方式的半导体模块1e在第1部分11与散热部件40之间还具备绝缘间隔件55。绝缘间隔件55规定第1部分11与散热部件40之间的第1间隔g1。绝缘间隔件55也可以与第1部分11和散热部件40粘接。
就本实施方式的半导体模块1e的制造方法的一个例子而言，在将绝缘间隔件55配置于第1部分11与散热部件40之间后，通过封装树脂而将半导体元件23、第1引线框10以及散热部件40进行模塑。绝缘间隔件55在该模塑工序中，能够稳定地确保半导体元件23与散热部件40之间的电绝缘。
本实施方式的半导体装置具备与实施方式1的半导体装置5同样的结构，但在取代实施方式1的半导体模块1而具备本实施方式的半导体模块1e这一点上不同。
对本实施方式的半导体模块1e的效果进行说明。本实施方式的半导体模块1e除了实施方式1的半导体模块1的效果之外，还取得以下效果。本实施方式的半导体模块1e在第1部分11与散热部件40之间还具备绝缘间隔件55。绝缘间隔件55规定第1部分11与散热部件40之间的第1间隔g1。因此，能够稳定地确保半导体元件23与散热部件40之间的电绝缘。
应理解为本次公开的实施方式在所有方面都是例示，并不是限制性内容。只要没有矛盾，也可以将本次公开的实施方式1至实施方式5的至少2个进行组合。本实用新型的范围不是由上述说明表示的，而是由权利要求书示出，意在包含与权利要求书等同的含义及范围内的所有的变更。
标号的说明
1、1b、1c、1d、1e半导体模块，5半导体装置，10第1引线框，11第1部分，12第2部分，13第3部分，14第1端子部，16第2引线框，17第4部分，18第2端子部，20第3引线框，21第5部分，22第3端子部，23半导体元件，24第1表面，25第2表面，26第1电极，27第2电极，28第3电极，30集成电路，35第1导线，36第2导线，40散热部件，41散热面，42凸部，44凹部，46凸出部件，50封装部件，55绝缘间隔件，61配线基板，62第1配线，63第2配线，65接合部件。

Claims (13)

1.一种半导体模块，其具备：
半导体元件；
第1引线框，其包含对所述半导体元件进行载置的第1部分、与所述第1部分连接的第2部分、与所述第2部分连接的第3部分、与所述第3部分连接的第1端子部；
封装部件，其至少将所述半导体元件和所述第1部分封装；
散热部件，其与所述封装部件一体化，且使在所述半导体元件产生的热散出；
集成电路，其与所述半导体元件电连接；以及
第2引线框，其包含对所述集成电路进行载置的第4部分、与所述第4部分连接的第2端子部，
所述散热部件具有从所述封装部件露出的散热面，
所述散热部件通过所述封装部件而从所述半导体元件以及所述第1部分绝缘，
在成为与所述散热面相反侧的封装部件面侧引出所述第1端子部及所述第2端子部，
就所述第1引线框而言，与从所述第3部分至所述封装部件面的最短距离相比，所述第1端子部的长度长，
就所述第2引线框而言，与从所述第4部分至所述封装部件面的最短距离相比，所述第2端子部的长度长。
2.根据权利要求1所述的半导体模块，其中，
所述第1部分配置于所述半导体元件与所述散热部件之间，
所述第1部分相对于所述散热部件隔开第1间隔而配置。
3.根据权利要求2所述的半导体模块，其中，
所述第1间隔大于或等于100μm而小于或等于500μm。
4.根据权利要求2所述的半导体模块，其中，
所述第2部分相对于所述第1部分以及所述第3部分倾斜，以使得所述第1部分与所述散热部件之间的所述第1间隔比所述第3部分与所述散热部件之间的第2间隔小。
5.根据权利要求4所述的半导体模块，其中，
所述第1部分以及所述第2部分埋入至所述封装部件之中。
6.根据权利要求2所述的半导体模块，其中，
所述第4部分配置于所述集成电路与所述散热部件之间，
所述第1部分与所述散热部件之间的所述第1间隔比所述第4部分与所述散热部件之间的第3间隔小。
7.根据权利要求6所述的半导体模块，其还具备：
第3引线框；
第1导线，其连接于所述第3引线框和所述半导体元件；以及
第2导线，其连接于所述集成电路和所述半导体元件，
所述第1导线被从所述第3引线框以及所述半导体元件向与所述散热部件侧的相反侧引出，
所述第2导线被从所述集成电路以及所述半导体元件向与所述散热部件侧的相反侧引出。
8.根据权利要求1所述的半导体模块，其中，
在所述第1部分与所述散热部件之间还具备绝缘间隔件。
9.根据权利要求1所述的半导体模块，其中，
所述散热部件在所述散热面之上包含大于或等于1个凹部以及大于或等于1个凸部的任意者。
10.根据权利要求1所述的半导体模块，其中，
所述散热部件包含：所述散热面之上的大于或等于1个凹部；以及大于或等于1个凸出部件，其与所述大于或等于1个凹部的至少一部分结合，从所述散热面凸出。
11.根据权利要求1所述的半导体模块，其中，
所述散热部件的除了所述散热面以外的多个表面面对所述封装部件。
12.根据权利要求1所述的半导体模块，其中，
所述半导体元件具有第1表面以及与所述第1表面相反侧的第2表面，
所述半导体元件具有：第1电极，其设置于所述第1表面之上；以及第2电极，其设置于所述第2表面之上，
所述第2电极与所述第1引线框的所述第1部分接合。
13.一种半导体装置，其具备：
权利要求1至12中任一项所述的半导体模块；
配线基板；以及
接合部件，其将所述半导体模块固定至所述配线基板之上。
CN201690001801.2U 2016-11-15 2016-11-15 半导体模块以及半导体装置 Active CN210296341U (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2016/083801 WO2018092185A1 (ja) 2016-11-15 2016-11-15 半導体モジュール及び半導体装置

Publications (1)

Publication Number Publication Date
CN210296341U true CN210296341U (zh) 2020-04-10

Family

ID=62145418

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201690001801.2U Active CN210296341U (zh) 2016-11-15 2016-11-15 半导体模块以及半导体装置

Country Status (4)

Country Link
US (1) US11257732B2 (zh)
JP (1) JP6771581B2 (zh)
CN (1) CN210296341U (zh)
WO (1) WO2018092185A1 (zh)

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0567001A (ja) 1991-09-09 1993-03-19 Nec Corp キヤツシユメモリ回路
JP3516789B2 (ja) * 1995-11-15 2004-04-05 三菱電機株式会社 半導体パワーモジュール
JPH10112519A (ja) 1996-10-08 1998-04-28 Nippon Motorola Ltd 熱放散手段を有する集積回路装置及びその製造方法
KR100403608B1 (ko) * 2000-11-10 2003-11-01 페어차일드코리아반도체 주식회사 스택구조의 인텔리젠트 파워 모듈 패키지 및 그 제조방법
US7772036B2 (en) 2006-04-06 2010-08-10 Freescale Semiconductor, Inc. Lead frame based, over-molded semiconductor package with integrated through hole technology (THT) heat spreader pin(s) and associated method of manufacturing
JP2013070026A (ja) 2011-09-08 2013-04-18 Rohm Co Ltd 半導体装置、半導体装置の製造方法、半導体装置の実装構造、およびパワー用半導体装置
CN104145331B (zh) * 2012-01-31 2017-09-29 三菱电机株式会社 半导体装置和其制造方法
DE112013001113T5 (de) 2012-02-24 2014-11-06 Mitsubishi Electric Corporation Halbleitervorrichtung und deren Herstellungsverfahren
JP6028592B2 (ja) 2013-01-25 2016-11-16 三菱電機株式会社 半導体装置
JP2016066639A (ja) * 2014-09-22 2016-04-28 ファナック株式会社 接続方法が異なる複数のフィンを備えたヒートシンク
DE102015116807A1 (de) * 2015-10-02 2017-04-06 Infineon Technologies Austria Ag Funktionalisierte Schnittstellenstruktur

Also Published As

Publication number Publication date
US20190259681A1 (en) 2019-08-22
US11257732B2 (en) 2022-02-22
JPWO2018092185A1 (ja) 2019-04-11
WO2018092185A1 (ja) 2018-05-24
JP6771581B2 (ja) 2020-10-21

Similar Documents

Publication Publication Date Title
US9171773B2 (en) Semiconductor device
US9572291B2 (en) Semiconductor device and method for manufacturing same
US20060091512A1 (en) Semiconductor device and manufacturing process thereof
US11776867B2 (en) Chip package
US10727151B2 (en) Semiconductor chip package having a cooling surface and method of manufacturing a semiconductor package
KR20070090555A (ko) 전력 소자용 패키지 및 패키지 어셈블리
US10163752B2 (en) Semiconductor device
JP7107295B2 (ja) 電子装置
JP2016018866A (ja) パワーモジュール
US20200294885A1 (en) Electronic Module Comprising a Semiconductor Package with Integrated Clip and Fastening Element
US9099451B2 (en) Power module package and method of manufacturing the same
US10304751B2 (en) Electronic sub-module including a leadframe and a semiconductor chip disposed on the leadframe
WO2013150890A1 (ja) 半導体デバイス
US20130307132A1 (en) Semiconductor device
US20120025358A1 (en) Semiconductor element with semiconductor die and lead frames
CN111406316B (zh) 电子部件
CN210296341U (zh) 半导体模块以及半导体装置
US20180102300A1 (en) Connectable Package Extender for Semiconductor Device Package
CN112397472A (zh) 半导体装置
CN110911388A (zh) 半导体装置
JP7484770B2 (ja) 半導体パッケージ
EP4120336A1 (en) A semiconductor power module with two different potting materials and a method for fabricating the same
CN114446916A (zh) 三层级互连夹
CN112713122A (zh) 半导体装置及半导体装置的制造方法

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant