CN210274680U - 一种优化差分信号耦合的pcb结构 - Google Patents
一种优化差分信号耦合的pcb结构 Download PDFInfo
- Publication number
- CN210274680U CN210274680U CN201920948712.4U CN201920948712U CN210274680U CN 210274680 U CN210274680 U CN 210274680U CN 201920948712 U CN201920948712 U CN 201920948712U CN 210274680 U CN210274680 U CN 210274680U
- Authority
- CN
- China
- Prior art keywords
- differential signal
- pair
- trades
- gnd
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Optical Communication System (AREA)
Abstract
本实用新型公开了一种优化差分信号耦合的PCB结构,包括PCB本体,其特征在于,所述PCB本体上设置有至少一对平行分布的差分信号走线,一对所述差分信号走线一对一连接至一对大小相等的差分信号换层VIA,同一对所述差分信号换层VIA之间的中心连接线垂直于同一对所述差分信号走线,在同一对所述差分信号换层VIA的两外侧还分别设置有大小相等的GND换层VIA,该一对所述GND换层VIA之间的中心连接线与同一对所述差分信号换层VIA之间的中心连接线重合,且所述GND换层VIA与所述差分信号换层VIA大小相等。本实用新型在差分信号换层VIA两外侧分别设置GND换层VIA,并完全对称设置换层VIA,减小了回路路径,优化了差分信号的耦合,同时也满足加工设计条件,结构简单,不会增加额外的设计加工成本。
Description
【技术领域】
本实用新型涉及一种优化差分信号耦合的PCB结构。
【背景技术】
印制电路板(Printed Circuit Board,PCB板)又称印刷电路板、印刷线路板,是电子产品的物理支撑以及信号传输的重要组成部分。差分信号是传输线的一种,用两根完全一样,极性相反的信号传输一路数据,依靠两根信号电平差进行判决。为了保证两根信号完全一致,在布线时要保持并行,线宽、线间距保持不变。
而差分信号需要在传输过程中尽可能的等长、等间距的耦合来布线。但是在换层的时候,使用换层VIA必然会带来不耦合的情况。怎么样把这种换层VIA带来的不耦合减少到最小是值得解决的问题。
【实用新型内容】
为了克服现有的技术的不足, 本实用新型提供了一种优化差分信号耦合的PCB结构。
本实用新型技术方案如下所述:
一种优化差分信号耦合的PCB结构,包括PCB本体,其特征在于,所述PCB本体上设置有至少一对平行分布的差分信号走线,一对所述差分信号走线一对一连接至一对大小相等的差分信号换层VIA,同一对所述差分信号换层VIA之间的中心连接线垂直于同一对所述差分信号走线,在同一对所述差分信号换层VIA的两外侧还分别设置有大小相等的GND换层VIA,该一对所述GND换层VIA之间的中心连接线与同一对所述差分信号换层VIA之间的中心连接线重合,且所述GND换层VIA与所述差分信号换层VIA大小相等。
进一步的,同一对所述差分信号换层VIA之间的中心间距与所述差分信号换层VIA和与之相邻所述GND换层VIA之间的中心间距相等。
进一步的,同一对所述差分信号换层VIA之间的中心间距为0.7-1.0mm。
进一步的,同一对所述差分信号换层VIA之间的中心间距为0.8mm。
进一步的,所述差分信号换层VIA的直径为0.3-0.6mm。
进一步的,所述差分信号换层VIA的直径为0.5mm。
根据上述结构的本实用新型,其有益效果在于,本实用新型在差分信号换层VIA两外侧分别设置GND换层VIA,并完全对称设置换层VIA,减小了回路路径,优化了差分信号的耦合,同时也满足加工设计条件,结构简单,不会增加额外的设计加工成本。
【附图说明】
图1为本实用新型的结构示意图。
在图中,1、PCB本体;2、差分信号走线;3、差分信号换层VIA;4、GND换层VIA。
【具体实施方式】
为了使本实用新型所要解决的技术问题、技术方案及有益效果更加清楚明白,以下结合附图及实施例,对本实用新型进行进一步详细说明。应当理解,此处所描述的具体实施例仅用以解释本发明,并不用于限定本实用新型。
需要说明的是,当部件被称为“固定于”或“设置于”另一个部件,它可以直接或者间接位于该另一个部件上。当一个部件被称为“连接于”另一个部件,它可以是直接或者间接连接至该另一个部件上。术语“上”、“下”、“左”、“右”、“前”、“后”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置为基于附图所示的方位或位置,仅是为了便于描述,不能理解为对本技术方案的限制。术语“第一”、“第二”仅用于便于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明技术特征的数量。“多个”的含义是两个或两个以上,除非另有明确具体的限定。
如图1所示,一种优化差分信号耦合的PCB结构,包括PCB本体1, PCB本体1上设置有一对平行分布的差分信号走线2,一对差分信号走线2一对一连接至一对大小相等的差分信号换层VIA3,两个差分信号换层VIA3之间的中心连接线垂直于差分信号走线2,在两个差分信号换层VIA3的两外侧还分别设置有大小相等的GND换层VIA4,该两个GND换层VIA4之间的中心连接线与两个差分信号换层VIA3之间的中心连接线重合,且GND换层VIA4与差分信号换层VIA3大小相等,两个差分信号换层VIA3之间的中心间距与差分信号换层VIA3和与之相邻GND换层VIA4之间的中心间距也相等。
在本实施例中,两个差分信号换层VIA3之间的中心间距为0.8mm,即四个换层VIA中,相邻两个换层VIA之间的中心间距均为0.8mm。而差分信号换层VIA3的直径为0.5mm,即四个换层VIA的直径均为0.5mm。进一步可知,相邻两个换层VIA之间的间距均为0.3mm。
应当理解的是,对本领域普通技术人员来说,可以根据上述说明加以改进或变换,而所有这些改进和变换都应属于本实用新型所附权利要求的保护范围。
上面结合附图对本实用新型专利进行了示例性的描述,显然本实用新型专利的实现并不受上述方式的限制,只要采用了本实用新型专利的方法构思和技术方案进行的各种改进,或未经改进将本实用新型专利的构思和技术方案直接应用于其它场合的,均在本实用新型的保护范围内。
Claims (6)
1.一种优化差分信号耦合的PCB结构,包括PCB本体,其特征在于,所述PCB本体上设置有至少一对平行分布的差分信号走线,一对所述差分信号走线一对一连接至一对大小相等的差分信号换层VIA,同一对所述差分信号换层VIA之间的中心连接线垂直于同一对所述差分信号走线,在同一对所述差分信号换层VIA的两外侧还分别设置有大小相等的GND换层VIA,该一对所述GND换层VIA之间的中心连接线与同一对所述差分信号换层VIA之间的中心连接线重合,且所述GND换层VIA与所述差分信号换层VIA大小相等。
2.如权利要求1所述的一种优化差分信号耦合的PCB结构,其特征在于,同一对所述差分信号换层VIA之间的中心间距与所述差分信号换层VIA和与之相邻所述GND换层VIA之间的中心间距相等。
3.如权利要求1所述的一种优化差分信号耦合的PCB结构,其特征在于,同一对所述差分信号换层VIA之间的中心间距为0.7-1.0mm。
4.如权利要求3所述的一种优化差分信号耦合的PCB结构,其特征在于,同一对所述差分信号换层VIA之间的中心间距为0.8mm。
5.如权利要求1所述的一种优化差分信号耦合的PCB结构,其特征在于,所述差分信号换层VIA的直径为0.3-0.6mm。
6.如权利要求5所述的一种优化差分信号耦合的PCB结构,其特征在于,所述差分信号换层VIA的直径为0.5mm。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201920948712.4U CN210274680U (zh) | 2019-06-24 | 2019-06-24 | 一种优化差分信号耦合的pcb结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201920948712.4U CN210274680U (zh) | 2019-06-24 | 2019-06-24 | 一种优化差分信号耦合的pcb结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN210274680U true CN210274680U (zh) | 2020-04-07 |
Family
ID=70044224
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201920948712.4U Active CN210274680U (zh) | 2019-06-24 | 2019-06-24 | 一种优化差分信号耦合的pcb结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN210274680U (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113133186A (zh) * | 2021-04-15 | 2021-07-16 | 山东英信计算机技术有限公司 | 一种基于PCIe 5.0协议的高密连接器PCB结构 |
-
2019
- 2019-06-24 CN CN201920948712.4U patent/CN210274680U/zh active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113133186A (zh) * | 2021-04-15 | 2021-07-16 | 山东英信计算机技术有限公司 | 一种基于PCIe 5.0协议的高密连接器PCB结构 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101276231A (zh) | 带有用于高速信号传输的软性扁平电缆的电子设备 | |
CN206961822U (zh) | 芯片的封装结构及印刷电路板 | |
CN204405902U (zh) | 光模块 | |
CN210274680U (zh) | 一种优化差分信号耦合的pcb结构 | |
CN107436860A (zh) | 一种8路服务器upi互连拓扑装置 | |
CN106601166A (zh) | 显示面板及显示装置 | |
US20200328172A1 (en) | Driving chip and display panel | |
WO2016105901A1 (en) | Midplane interconnect system with conductor twist mitigation | |
CN220383301U (zh) | 一种消除高速差分信号多余残桩的电路板结构 | |
CN101814471B (zh) | 互连结构 | |
CN111090967A (zh) | 一种pcb布局结构、方法、布线方法及服务器主板 | |
US9608393B2 (en) | Repeater with two connectors mounted on two opposite sides of a circuit board | |
CN100584145C (zh) | 线路板系统 | |
CN109976009A (zh) | 显示面板、芯片及柔性电路板 | |
US8456457B2 (en) | Printed circuit board | |
CN113316313A (zh) | 一种连接器印制电路板封装结构 | |
CN219592693U (zh) | 一种fmc高速连接器底板的pcb布局布线结构 | |
CN206377628U (zh) | Led灯条板的排针及其焊接固定结构 | |
US20190340149A1 (en) | Interface arrangement on a system board and computer system | |
CN219514304U (zh) | 一种便于差分线布线的电路板结构 | |
CN117835546B (zh) | 转接卡的电路板及服务器系统 | |
CN215601540U (zh) | 一种连接器印制电路板封装结构 | |
CN205566550U (zh) | 一种插箱组件及插箱 | |
CN103730786B (zh) | 一种六类桌面盒电路结构 | |
CN216673383U (zh) | 一种用于高频高速信号的走线过孔结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CP02 | Change in the address of a patent holder | ||
CP02 | Change in the address of a patent holder |
Address after: 11F, Metro financial technology building, 9819 Shennan Avenue, Shenda community, Yuehai street, Nanshan District, Shenzhen, Guangdong 518000 Patentee after: EDADOC Co.,Ltd. Address before: 518000 Kangjia R&D Building, 28 Sci-tech South 12 Road, Nanshan District, Shenzhen City, Guangdong Province, 12H-12I, 12th floor Patentee before: EDADOC Co.,Ltd. |