CN101814471B - 互连结构 - Google Patents

互连结构 Download PDF

Info

Publication number
CN101814471B
CN101814471B CN200910148955.0A CN200910148955A CN101814471B CN 101814471 B CN101814471 B CN 101814471B CN 200910148955 A CN200910148955 A CN 200910148955A CN 101814471 B CN101814471 B CN 101814471B
Authority
CN
China
Prior art keywords
stratum
liner
guide hole
interconnection structure
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200910148955.0A
Other languages
English (en)
Other versions
CN101814471A (zh
Inventor
张荣展
林丁丙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Himax Media Solutions Inc
Original Assignee
Himax Media Solutions Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Himax Media Solutions Inc filed Critical Himax Media Solutions Inc
Publication of CN101814471A publication Critical patent/CN101814471A/zh
Application granted granted Critical
Publication of CN101814471B publication Critical patent/CN101814471B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6638—Differential pair signal lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0245—Lay-out of balanced signal pairs, e.g. differential lines or twisted lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09236—Parallel layout

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

本发明是一种互连结构，含有基板、连接衬垫以及传输线。基板含有N个阶层，各个阶层具有第一表面以及第二表面，所述阶层其中之一为第一阶层，N为正整数。连接衬垫位于基板的第一阶层的第一表面。传输线位于第一阶层的第一表面，传输线形成Y型区域以与连接衬垫耦接。第一阶层的第一表面具有导孔，此导孔位于Y型区域所形成的鼠蹊部之内，此导孔并延伸至第一阶层的第二表面，其中第一阶层的第二表面为电源层或地线层。

Description

互连结构
技术领域
本发明有关一种用来传输信号的互连结构，且特别是有关一种用来传输差动信号的互连结构。
背景技术
在信号系统当中，如果信号源的输出阻抗与负载的输入阻抗无法匹配，信号在信号源和负载之间传输可能会使信号损失功率，并产生信号反射现象。为了提升功率传输效率并尽量减少信号反射，在电路设计当中，通常会使信号源与负载电路的阻抗匹配，亦即使信号源的输出阻抗等于终端负载的输入阻抗。一般而言可使用电阻、电感器或电容器来进行阻抗匹配。
在高速通信系统当中，如高速光电收发器，即便是轻微的信号功率耗损或轻微的信号反射现象，都可能使系统发生故障。在这样的高速通信系统中，信号功率耗损以及信号反射现象，很可能出现在用来连接信号源与负载的互连结构当中。
因此需要一种新的互连结构，来减少高速通信系统中的阻抗不匹配现象。
发明内容
因此，本发明的一目的是提供一种互连结构，能够减少信号传输所造成的耗损，并降低信号传输时所产生的反射现象。
依据本发明一方面的互连结构含有一基板、一对连接衬垫以及一对传输线。基板含有N个阶层，各个阶层具有一第一表面以及一第二表面，这些阶层其中之一为一第一阶层，其中N为正整数。连接衬垫、传输线位于基板的第一阶层的第一表面，这些传输线形成一Y型区域以与连接衬垫耦接，其中第一阶层的第一表面具有一导孔，此导孔位于Y型区域所形成的一鼠蹊部之内，此导孔并延伸至第一阶层的第二表面，其中此第一阶层的第二表面为一电源层或一地线层。
本发明的另一目的是提供一种互连结构，能够降低互连结构中的阻抗不匹配现象。
依据本发明的另一方面的连结构含有一基板、一对连接衬垫以及一对传输线。基板含有多个阶层，各个阶层具有两表面，所述阶层其中之一为一第一阶层，另一为一第二阶层。连接衬垫位于第一阶层的一表面。传输线位于具有连接衬垫的表面上，这些传输线形成一Y型区域以与连接衬垫耦接。一导孔位于具有连接衬垫的表面上，且导孔位于Y型区域所形成的一鼠蹊部之内，导孔并延伸至第二阶层两表面其中之一，此表面为电源层或地线层。
根据本发明的互连结构能够减少信号传输所造成的耗损，降低互连结构中的阻抗不匹配现象，以降低信号传输时所产生的反射现象。
附图说明
为让本发明的上述和其它目的、特征、优点能更明显易懂，以下将配合附图对本发明的较佳实施例进行详细说明，其中：
图1A是本发明一实施方式的互连结构立体图。
图1B是本发明一实施方式的互连结构俯视图。
图1C是本发明另一实施方式的互连结构俯视图。
图2A是本发明再一实施方式的互连结构立体图。
图2B是本发明再一实施方式的互连结构的俯视图。
具体实施方式
请同时参照图1A-图1C，其是本发明一实施方式的互连结构，其中图1A是互连结构立体图，图1B以及图1C则绘示互连结构俯视图。
图1A所绘示的互连结构含有基板101、一对连接衬垫103、一对传输线105以及装置109，其中装置109可为表面黏着型装置(surface mounted device，SMD)、连接器(connector)、集成电路封装结构(IC package)、转接器(adapter)等。基板101，例如印刷电路板(printed circuit board)，由正整数个阶层堆叠而成，各个阶层具有一第一表面以及一第二表面，这些阶层其中之一为一第一阶层，例如第一阶层1011。第一阶层1011具有第一表面1011a以及第二表面1011b，连接衬垫对103以及传输线105则位于基板101的第一阶层1011的第一表面1011a。传输线105形成一Y型区域(105a、105b)以与连接衬垫对103耦接。此外，当装置109与连接衬垫对103、传输线105位于同一表面(如图1A所示)，则连接衬垫对103也可以通过锡球衬垫(solder balls)，耦接装置109的针脚(pins)；另一方面，若装置109与连接衬垫对103、传输线105并非位于同一表面，则连接衬垫对103可以通过连接导孔(interconnectvia hole)耦接装置109的针脚(pins)。
第一阶层1011的第一表面1011a具有一导孔107，如图1B所示，导孔107位于Y型区域(105a、105b)所形成的鼠蹊部113之内，此导孔107并延伸至第一阶层1011的第二表面1011b，其中第二表面1011b可为一电源层(power plane)或一地线层(ground plane)。在此一实施例当中，导孔107可为全通导孔(through via hole)、盲孔(blind via hole)或埋孔(buried via hole)。更详细地说，若基板101仅由第一阶层1011组成，则第一阶层1011的第一表面1011a上的导孔107为全通导孔。另一方面，当基板101由数个阶层堆叠而成，例如由第一阶层1011...以及第N阶层10XY组成，此时若第一阶层1011为顶层或底层，则第一阶层1011的第一表面1011a上的导孔107为盲孔；若第一阶层1011并非顶层亦非底层，而是介于数个阶层之中，则此第一阶层1011的第一表面1011a上的导孔107为埋孔。
在图1B当中，传输线对105形成Y型区域105a、105b以与连接衬垫对103耦接，其中Y型区域105a、105b分别耦接至连接衬垫103a、103b。连接衬垫对103(含103a、103b)可为锡球衬垫(solder ball pads)、连接导孔衬垫(interconnect viapads)、针脚衬垫(pin pads)、表面黏着型连接衬垫(SMD interconnect pad)，或集成电路针脚衬垫(IC package pin pads)。Y型区域所形成的一鼠蹊部113可为五边形(如本垒板状，home plate)。Y型区域105a、105b、连接衬垫对103(含103a、103b)以及导孔107则位于鼠蹊部113之内。更详细地说，导孔107位于传输线对105(含Y型区域105a、与105b)之间，较佳的是将导孔107沿着传输线105或Y型区域105a、105b的中央线放置，并靠近Y型区域105a、105b的鼠蹊端点。
阻抗匹配的效果与导孔107至鼠蹊端点的距离有关，导孔107距离鼠蹊端点越近，阻抗匹配的效果越好，功率转换的效率也愈佳。在一些状况下，若传输线的Y型区域105a、105b之间的距离太近，以至于导孔107无法设置于Y型区域105a、105b之间，此时可将导孔107置于装置109下方，沿着Y型区域105a、105b的中央线，且靠近鼠蹊端点来放置，如图1C所示。
请同时参照图2A以及图2B，其是本发明另一实施方式的互连结构，其中图2A是互连结构的立体图，图2B则为互连结构的俯视图。
图2A的互连结构含有基板201、一对连接衬垫203、一对传输线205以及装置209。基板201，例如印刷电路板(printed circuit board)，由第一阶层2011至第N阶层201N堆叠而成，各个阶层具有两表面。装置209设置于第一阶层2011上。连接衬垫对203以及传输线对205则位于第k阶层201K的第一表面201Ka。传输线对205形成一Y型区域以与连接衬垫对203耦接。若装置209与连接衬垫203、传输线对205并非位于同一表面(如图2A所示)，连接衬垫对203可以通过连接导孔(interconnect via hole)219来耦接装置209的针脚(pins)。此外，当装置209与连接衬垫203、传输线对205位于同一表面，则连接衬垫对103也可以通过锡球衬垫(solder balls)耦接装置109的针脚(pins)215。
如图2B所示，导孔207形成于第一表面201Ka上并位于鼠蹊部213之内，此鼠蹊部213是由传输线对205的Y型区域(205a、205b)所形成，此导孔207并延伸至基板201的第M阶层201M的第一表面201Ma，此第一表面201Ma为提供电源的电源层，或是提供接地电位的地线层。在此一实施例当中，导孔207可为全通导孔(through via hole)、盲孔(blind via hole)或埋孔(buried via hole)。更详细地说，若第一表面201Ka为基板201的顶面或底面其中之一，且第一表面201Ma为基板201的顶面或底面其中另一个，则导孔207为全通导孔。若第一表面201Ka为基板201的顶面或底面其中之一，而第一表面201Ma为基板201的中间阶层的第一表面，则导孔207为盲孔；亦或若第M阶层201M的第一表面201Ma为基板201的顶面或底面其中之一，而第一表面201Ka为基板201的中间阶层的第一表面，则导孔207亦为盲孔。此外，若第一表面201Ka以及第一表面201Ma均为基板201中间阶层的表面，则导孔207为埋孔。
在图2B当中，传输线对205形成Y型区域205a、205b来与连接衬垫对203耦接，其中Y型区域205a、205b分别耦接至连接衬垫203a、203b。连接衬垫对203(含203a、203b)可为锡球衬垫(solder ball pads)、连接导孔衬垫(interconnect viapads)、表面黏着型连接衬垫(SMD interconnect pad)，或集成电路针脚衬垫(ICpackage pin pads)。Y型区域所形成的一鼠蹊部213可为五边形(如本垒板状，homeplate)，Y型区域205a、205b、连接衬垫对203(含203a、203b)以及导孔207则位于鼠蹊部213之内。更详细地说，导孔207位于连接衬垫对203(含203a、203b)之间，或是位于Y型区域205a、205b之间，较佳的是将导孔207沿着传输线对205或Y型区域205a、205b的中央线放置，并靠近Y型区域205a、205b的鼠蹊端点。阻抗匹配的效果与导孔207至鼠蹊端点的距离有关，导孔207距离鼠蹊端点越近，阻抗匹配的效果越好，功率转换的效率也愈佳。
由上述实施例可知，将导孔设置于Y型区域所定义的鼠蹊部内并使此导孔延伸至电源层或接地层，可减少阻抗不匹配的现象，其中，若将导孔沿着传输线的中央线或Y型区域的中央线设置，并靠近鼠蹊端点，则更可增进阻抗匹配以及功率转换的效果。
虽然本发明已以实施方式揭露如上，然而其并非用以限定本发明，任何在本发明所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作出各种等同的改变或替换，因此本发明的保护范围当视后附的本申请权利要求范围所界定的为准。

Claims (13)

1.一种互连结构，包含：
一基板，包含N个阶层，各个阶层具有一第一表面以及一第二表面，所述阶层其中之一为一第一阶层，其中N为正整数；
一对连接衬垫，位于该基板的该第一阶层的该第一表面；以及
一对传输线，位于该第一阶层的该第一表面，所述传输线形成一Y型区域以与所述连接衬垫耦接，
其中该第一阶层的该第一表面具有一导孔，该导孔位于Y型区域所形成的一鼠蹊部之内，该导孔并延伸至该第一阶层的该第二表面，其中该第一阶层的该第二表面为一电源层或一地线层。
2.根据权利要求1所述的互连结构，其特征在于当该基板仅由该第一阶层组成，则该第一阶层的该第一表面上的该导孔为一全通导孔。
3.根据权利要求1所述的互连结构，其特征在于当该基板由多个所述阶层堆叠而成，且该第一阶层介于所述阶层之中，则该第一阶层的该第一表面上的该导孔为一埋孔。
4.根据权利要求1所述的互连结构，其特征在于当该基板由数个所述阶层堆叠而成，且该第一阶层为顶层或底层，则该第一阶层的该第一表面上的该导孔为一盲孔。
5.根据权利要求1所述的互连结构，其特征在于该基板为一印刷电路板。
6.根据权利要求1所述的互连结构，其特征在于所述连接衬垫为锡球衬垫、连接导孔衬垫、针脚衬垫、表面黏着型连接衬垫，或集成电路针脚衬垫。
7.一种互连结构，包含：
一基板，包含多个阶层，各个阶层具有两表面，所述阶层其中之一为一第一阶层，另一为一第二阶层；
一对连接衬垫，位于该第一阶层的所述表面其中之一；以及
一对传输线，位于具有所述连接衬垫的该表面，所述传输线形成一Y型区域以与所述连接衬垫耦接；
其中一导孔位于具有所述连接衬垫的该表面上，且该导孔位于该Y型区域所形成的一鼠蹊部之内，该导孔并延伸至该第二阶层的所述表面其中之一，该第二阶层的所述表面其中之一为电源层或地线层。
8.根据权利要求7所述的互连结构，其特征在于当该基板仅由该第一阶层以及该第二阶层组成，则该第一阶层的该表面上的该导孔为一全通导孔。
9.根据权利要求7所述的互连结构，其特征在于当该第一阶层为顶层或底层，且该第二阶层介于所述阶层之中，则具有所述连接衬垫的该表面上的该导孔为一盲孔。
10.根据权利要求7所述的互连结构，其特征在于当该第二阶层为顶层或底层，且该第一阶层介于所述阶层之中，则具有所述连接衬垫的该表面上的该导孔为一盲孔。
11.根据权利要求7所述的互连结构，其特征在于当该基板的该第一阶层以及该第二阶层均介于所述阶层的中间，则具有所述连接衬垫的该表面上的该导孔为一埋孔。
12.根据权利要求7所述的互连结构，其特征在于该基板为一印刷电路板。
13.根据权利要求7所述的互连结构，其特征在于所述连接衬垫为锡球衬垫、连接导孔衬垫、针脚衬垫、表面黏着型连接衬垫，或集成电路针脚衬垫。
CN200910148955.0A 2009-02-25 2009-06-04 互连结构 Expired - Fee Related CN101814471B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/392,227 US8071891B2 (en) 2009-02-25 2009-02-25 Interconnect structure
US12/392,227 2009-02-25

Publications (2)

Publication Number Publication Date
CN101814471A CN101814471A (zh) 2010-08-25
CN101814471B true CN101814471B (zh) 2011-12-28

Family

ID=42621673

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910148955.0A Expired - Fee Related CN101814471B (zh) 2009-02-25 2009-06-04 互连结构

Country Status (3)

Country Link
US (1) US8071891B2 (zh)
CN (1) CN101814471B (zh)
TW (1) TWI400011B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120067057A (ko) * 2010-12-15 2012-06-25 삼성전자주식회사 적어도 하나의 레이어를 포함하는 ｐｃｂ
CN105070704B (zh) * 2015-08-17 2017-07-28 成都振芯科技股份有限公司 一种提高多通道信号间隔离度的布线结构
CN107222970B (zh) * 2016-03-21 2020-04-07 财团法人工业技术研究院 多层线路结构
US10903543B2 (en) 2016-12-06 2021-01-26 Hewlett Packard Enterprise Development Lp PCB transmission lines having reduced loss
CN114096057B (zh) * 2021-10-27 2023-11-28 中信科移动通信技术股份有限公司 多层叠合pcb板

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1949467A (zh) * 2005-10-14 2007-04-18 三星电机株式会社 无芯基板及其制造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3760101B2 (ja) * 2001-02-13 2006-03-29 富士通株式会社 多層プリント配線板およびその製造方法
US6700457B2 (en) * 2001-12-26 2004-03-02 Intel Corporation Impedance compensation for circuit board breakout region
US6826830B2 (en) * 2002-02-05 2004-12-07 International Business Machines Corporation Multi-layered interconnect structure using liquid crystalline polymer dielectric
US7047628B2 (en) 2003-01-31 2006-05-23 Brocade Communications Systems, Inc. Impedance matching of differential pair signal traces on printed wiring boards
TWI253312B (en) * 2004-10-19 2006-04-11 Via Tech Inc Signal transmission structure for circuit substrate
WO2009001170A2 (en) * 2006-11-16 2008-12-31 Nortel Networks Limited Filter having impedance matching circuits

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1949467A (zh) * 2005-10-14 2007-04-18 三星电机株式会社 无芯基板及其制造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP特开2007-324511A 2007.12.13

Also Published As

Publication number Publication date
US8071891B2 (en) 2011-12-06
US20100212949A1 (en) 2010-08-26
TWI400011B (zh) 2013-06-21
TW201032679A (en) 2010-09-01
CN101814471A (zh) 2010-08-25

Similar Documents

Publication Publication Date Title
CN104051425B (zh) 用于减少通道串扰的耦合通孔
US8418357B2 (en) Printed circuit board layout method
CN101814471B (zh) 互连结构
TWI376842B (en) Lead arrangement, electric connector and electric assembly
TW200618202A (en) LSI package with interface module, transmission line package, and ribbon optical transmission line
US20120032752A1 (en) Vertical quasi-cpwg transmission lines
CN101276231A (zh) 带有用于高速信号传输的软性扁平电缆的电子设备
US20110094786A1 (en) Printed circuit board
CN103620463A (zh) 用于光学模块的转接板、使用该转接板的光学模块以及该转接板的制造方法
CN110719690A (zh) 高速多层pcb板叠层以及布线方法
CN114375614A (zh) 用于促进腹部对腹部对齐的表面安装双密度qsfp连接器足迹的印刷电路板配置
CN202697021U (zh) 金手指印制电路板
JP2007172580A (ja) 電子装置用コネクタ、システムおよび取り付け方法（ｐｃｉエクスプレス・コネクタ）
US8536456B2 (en) Printed circuit board
US9924595B2 (en) Cable for alternative interconnect attachement
US20120063787A1 (en) Connector and optical transmission apparatus
CN105867558B (zh) 基于柔性pcb的板间互连结构及多机箱服务器
CN111970822A (zh) 一种服务器组件多层pcb及其侧置嵌装结构
CN100584145C (zh) 线路板系统
CN108901123B (zh) 一种电路板及电子设备
CN102348323A (zh) 电路板
CN211481587U (zh) 一种服务器转接卡
CN103025082B (zh) 一种印刷电路板的制造方法和一种印刷电路板结构
CN102196657B (zh) 线路基板
US8406005B2 (en) Printed circuit board

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20111228

Termination date: 20190604

CF01 Termination of patent right due to non-payment of annual fee