CN210073815U - 一种柔性芯片封装结构 - Google Patents
一种柔性芯片封装结构 Download PDFInfo
- Publication number
- CN210073815U CN210073815U CN201920967827.8U CN201920967827U CN210073815U CN 210073815 U CN210073815 U CN 210073815U CN 201920967827 U CN201920967827 U CN 201920967827U CN 210073815 U CN210073815 U CN 210073815U
- Authority
- CN
- China
- Prior art keywords
- flexible
- chip
- circuit board
- flexible chip
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
- H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83194—Lateral distribution of the layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3511—Warping
Landscapes
- Structure Of Printed Boards (AREA)
Abstract
一种柔性芯片封装结构,包括柔性电路板、具有微结构的柔性支撑薄膜和柔性芯片,所述柔性支撑薄膜设置于所述柔性电路板和所述柔性芯片之间,所述柔性电路板与所述柔性芯片电性互连。本实用新型能实现芯片封装结构的柔性化并增加其弯曲变形能力。
Description
技术领域
本实用新型涉及半导体技术领域,特别是涉及一种柔性芯片封装结构。
背景技术
柔性显示技术和柔性电路板技术的快速发展将给电子终端产品带来革命性的变化,电子终端产品将会表现出越来越多的柔性变形能力。发明人认为,显示屏和电路板在终端系统中已经实现部分柔性化,但系统所采用的芯片及其封装是不能发生变形的刚性器件,这极大限制了终端系统的整体柔性化变形能力。因此,芯片及其封装的柔性化是终端系统整体柔性化的关键。
实用新型内容
本实用新型的目的在于提供一种弯曲变形能力好的柔性芯片封装结构。
本实用新型提供一种柔性芯片封装结构,包括柔性电路板、具有微结构的柔性支撑薄膜和柔性芯片,所述柔性支撑薄膜设置于所述柔性电路板和所述柔性芯片之间,所述柔性电路板与所述柔性芯片电性互连。
进一步地,所述微结构为多孔结构,所述多孔结构的孔为通孔或非通孔。
进一步地,所述微结构为多个凸起或凹槽,所述微结构设置于所述柔性支撑薄膜邻近所述柔性芯片一侧的表面。
进一步地,所述柔性电路板与所述柔性芯片通过金丝键合线电性互连,且在所述柔性电路板与所述柔性芯片的金丝键合点处设有保护胶。
进一步地,所述保护胶覆盖对应所述金丝键合线和所述柔性电路板的焊盘,相邻所述金丝键合点处的所述保护胶之间不相连。
进一步地,所述柔性支撑薄膜的尺寸不小于所述柔性芯片的尺寸。
进一步地,所述柔性支撑薄膜通过胶粘剂将所述柔性电路板和所述柔性芯片固定连接。
进一步地,所述柔性支撑薄膜至少为一层,所述柔性支撑薄膜与胶粘剂的整体厚度不超过70μm。
进一步地,还包括柔性封装薄膜,所述柔性封装薄膜覆盖于所述柔性电路板上具有所述柔性芯片的一侧。
进一步地,所述柔性封装薄膜的厚度大于所述柔性芯片的厚度及所述金丝键合线的弧高度。
本实用新型的有益效果是,本实用新型的柔性芯片封装结构通过将具有微结构的柔性支撑薄膜设置于柔性电路板与柔性芯片之间,提供了封装结构弯曲时释放应力和发生变形的空间,降低将应力传导至柔性芯片的可能,从而实现芯片封装结构的柔性化,增强芯片封装结构的弯曲变形能力。
附图说明
图1为本实用新型实施例一种柔性芯片封装结构的示意图。
图2为本实用新型实施例一种柔性芯片封装结构弯曲状态的示意图。
图3为本实用新型实施例具有多孔结构的柔性支撑薄膜的剖视图。
图4为本实用新型实施例一种柔性芯片封装方法的示意图。
具体实施方式
下面结合附图和实施例,对本实用新型的具体实施方式作进一步详细描述。以下实施例用于说明本实用新型,但不用来限制本实用新型的范围。
如图1-3所示,一种柔性芯片封装结构包括柔性电路板4、具有微结构31的柔性支撑薄膜3和柔性芯片2。柔性支撑薄膜3的相对面分别固定连接于柔性电路板4与柔性芯片2。柔性电路板4与柔性芯片2通过金丝键合线5实现电性互连,且在各金丝键合点处设有保护胶6。
本实施例中,柔性芯片2的厚度不超过50μm。当柔性芯片2的厚度减薄至50μm以下时,将表现出一定的柔性弯曲变形能力,厚度越薄,芯片的弯曲变形能力越强。然而,超薄的柔性芯片2在封装过程中比常规芯片更容易损坏。在本实施例中,柔性芯片2的背面固定连接有柔性支撑薄膜3,粘贴柔性支撑薄膜3的目的有两个:一、保护易损的柔性芯片2,使其在弯曲时不会因为自身重力或其他机械力导致芯片断裂;二、提高柔性芯片2的刚性,防止柔性芯片2在贴片机吸嘴拾取时发生弯折,导致断裂。其中,柔性支撑薄膜3可以为六甲基二硅胺烷、聚酰亚胺(PI)、聚二甲基硅氧烷(PDMS)、聚烯烃共聚物(PO)、聚四氟乙烯(PTFE)、硅橡胶、形状记忆聚合物、水溶胶等相关柔性材料。
在本实施例中,柔性支撑薄膜3通过胶粘剂层粘接于柔性电路板4与柔性芯片2。其中,胶粘剂层可以为DAF膜(Die Attach Film),柔性电路板4为FPC柔性高密度电路板,但不限于此。具体的,柔性支撑薄膜3包括相对的第一表面和第二表面,第一表面通过胶粘剂层贴附于柔性芯片2的背面,第二表面通过胶粘剂层贴附于柔性电路板4的正面。柔性支撑薄膜3可以为一层或多层,只要保证所形成的柔性支撑薄膜3与胶粘剂层的整体厚度不超过70μm即可。柔性支撑薄膜3的尺寸应不小于柔性芯片2的尺寸,以便柔性芯片2能完全贴附于柔性支撑薄膜3。如图2所示,柔性支撑薄膜3具有微结构31,所述微结构31可以为多孔结构,或设于柔性支撑薄膜3第一表面的多个凸起或凹槽。其中,多孔结构的孔径为微米量级。在本实施例中,所述微结构31为多孔结构,多孔结构为沿柔性支撑薄膜3的厚度方向贯穿的多个通孔,在其他实施例中,多孔结构可以为非通孔结构,孔与孔间可以彼此连通、半连通或不连通。具体的,柔性支撑薄膜3在与柔性芯片2粘接的区域通过多孔化处理形成多孔结构,多孔化处理包含但不限于激光打孔、机械打孔或使用致孔剂等相关成孔方式。当柔性芯片封装结构向下弯曲时,柔性支撑薄膜3会给柔性芯片2的上表面一定的拉应力,这个拉应力超过某个特定值以后,会使晶体管产生裂纹,导致柔性芯片2失效。而多孔结构的存在可以使柔性支撑薄膜3具有释放应力和发生变形的空间,避免将应力传导至柔性芯片2,从而增强封装结构的弯曲变形能力。
本实施例中,采用金丝键合机,将柔性芯片2和柔性电路板4通过金丝键合线5进行电性互连,并在金丝键合点处加保护胶6固化。柔性芯片封装结构在弯曲变形时,金丝键合点处会受到外力的作用,产生一定的拉应力或剪切应力,这将有可能导致键合点处脱焊失效。为了避免键合点脱焊,提高键合的可靠性,柔性芯片封装结构在金丝键合点进行点胶保护,将金丝键合点与柔性芯片2的焊盘或金丝键合点与柔性电路板4的焊盘包覆在一起,然后固化后形成硬质的保护点。每一处键合点的点胶量覆盖部分的金丝键合线5与焊盘,且不与临近键合点的保护胶6相连。由于在键合焊点处进行点胶,且不与相邻键合点的保护胶6相连,即使保护胶6固化变硬后,由于点胶体积很小,并不会限制柔性芯片封装结构的柔性变形产生。
本实施例中,柔性芯片封装结构还包括柔性封装薄膜1,柔性封装薄膜1覆盖于柔性电路板4上具有柔性芯片2的一侧,对柔性芯片2形成封装。换言之,完成柔性芯片2与柔性电路板4的金丝键合和点胶保护后,进行柔性薄膜塑封,在柔性电路板4上具有柔性芯片2的一侧形成柔性塑封薄膜1,使其覆盖于已经互连的柔性芯片2和柔性电路板4。柔性塑封薄膜1可以是高分子材料、高分子复合材料或改性高分子材料,可以是粉体、薄膜或液态形式。高分子材料的种类包含但不限于以下几种:环氧树脂类、聚酰亚胺类、苯并环丁烯类等。形成柔性封装薄膜1的方法可以是旋涂、喷涂、热压等方法。柔性封装薄膜1的厚度大于柔性芯片2的厚度及其互连的金丝键合线5的弧高度。通过上述材料和工艺,形成柔性封装薄膜1,可以有效保护柔性芯片封装结构在后续加工使用过程中不受水、光、热等物理化学干扰,性能更加稳定可靠。在其他实施例中,也可不进行柔性薄膜封装。
如图4所示,本实施例中,一种柔性芯片封装方法,包括:
a.提供柔性电路板4,提供一刚性载板8,将柔性电路板4固定于刚性载板8上;
b.提供柔性芯片2;
c.提供具有微结构的柔性支撑薄膜3,将柔性电路板4、柔性芯片2黏连固定;
d.提供金丝键合线5,使柔性电路板4与柔性芯片2电性互连;
e.在柔性电路板4的一侧形成柔性封装薄膜1,使柔性芯片2和金丝键合线5嵌入到柔性封装薄膜中;
f.将柔性电路板从刚性载板8上剥离下来。
本实施例中,步骤a中,将柔性电路板4采取可剥离的方式贴附于刚性载板8上,可以提高后续金丝键合的可靠性。这是因为在柔性电路板4进行金丝热超声楔焊时,刚性载板可以作为支撑板,可以保证金丝键合的连接强度,提高金丝键合可靠性。本实施例中通过临时键合胶7,将柔性电路板4临时键合到刚性载板上。临时键合胶7可以为UV解键合、热解键合或激光解键合的键合胶。刚性载板可为玻璃或不锈钢材质的刚性载板,或其他表面平整光滑的刚性载板。当然,在其他实施例中,根据需要,也可不提供刚性载板8,不将柔性电路板4可剥离地固定于刚性载板8上。
本实施例中,步骤b和c中,提供具有微结构31的柔性支撑薄膜3、柔性芯片2,通过柔性支撑薄膜3将柔性电路板4、柔性芯片2黏连固定。具体的,柔性支撑薄膜3具有微结构31的表面通过胶粘剂粘接于柔性芯片2的背面,相对的另一表面通过胶粘剂粘接于柔性电路板4,实现柔性芯片2与柔性电路板4的物理互连。微结构31可以多孔结构,或设于柔性支撑薄膜3第一表面的多个凸起或凹槽。其中,多孔结构的孔径为微米量级,可以为通孔结构或非通孔结构,孔与孔间可以彼此连通、半连通或不连通。本实施例中,柔性芯片2的厚度不超过50μm,柔性支撑薄膜3在与柔性芯片2粘接的区域具有多个通孔。柔性支撑薄膜3的尺寸应不小于柔性芯片2的尺寸,以便柔性芯片2能完全贴附于柔性支撑薄膜3。当发生弯曲时,通孔可以使柔性支撑薄膜3具有释放应力和发生变形的空间,避免将应力传导至柔性芯片2侧,从而增强封装的弯曲变形能力。柔性支撑薄膜3可以为六甲基二硅胺烷、聚酰亚胺(PI)、聚二甲基硅氧烷(PDMS)、聚烯烃共聚物(PO)、聚四氟乙烯(PTFE)、硅橡胶、形状记忆聚合物、水溶胶等相关柔性材料。柔性支撑薄膜3可以为一层或多层,只要保证所形成的柔性支撑薄膜3与胶粘剂层的整体厚度不超过70μm即可。
本实施例中,步骤d中,使柔性电路板4与柔性芯片2电性互连包括:采用金丝键合机,通过金丝键合线5将柔性芯片2和柔性电路板4进行电性连接。柔性芯片封装结构在弯曲变形时,为了避免键合点脱焊、提高键合的可靠性,在金丝键合点处进行点胶保护,将金丝键合点与芯片焊盘或金丝键合点与基板焊盘包覆在一起,然后固化后形成硬质的保护点。每一处键合点的点胶量覆盖部分的金丝键合线5与焊盘,且不与临近键合点的保护胶6相连。
本实施例中,步骤e中,对电性互连后的柔性电路板4与柔性芯片2进行柔性薄膜塑封,使柔性封装薄膜1覆盖于柔性电路板4上具有柔性芯片2和金丝键合线5的一侧,对柔性芯片2和金丝键合线5形成封装。具体的,使用粉体、薄膜或液态形式的封装材料经旋涂、喷涂、热压方法形成柔性封装薄膜1,覆盖于柔性电路板4上具有柔性芯片2的表面,柔性封装薄膜1的厚度大于柔性芯片2的厚度及其互连的金丝键合线5的弧高度,使柔性芯片2和金丝键合线5嵌入到柔性封装薄膜中。封装材料可以为高分子材料、高分子复合材料或改性高分子材料,包含但不限于以下几种:环氧树脂类、聚酰亚胺类、苯并环丁烯类等。
本实施例中,步骤f中,在封装完成后将形成的柔性芯片封装结构从刚性载板8上剥离。通过UV辐射、加热、激光等方式改变键合胶的粘度,将柔性芯片封装结构从刚性载板8上剥离下来。当然,如果步骤a中,不提供刚性载板8,不将柔性电路板4可剥离地连接于刚性载板8上,则该步骤f应取消。
本实用新型所采用的柔性电路板4、柔性支撑薄膜3、柔性芯片2和柔性封装薄膜1都具有柔性变形能力,并且柔性支撑薄膜3具有微结构,微结构的存在可以使柔性支撑薄膜3具有释放应力和发生变形的空间,在柔性芯片封装结构发生弯曲时,可以避免将应力传导至柔性芯片2,从而增强封装结构的弯曲变形能力;同时,芯片的金丝键合焊点得到点胶固化保护,避免因弯曲导致键合点脱焊,提高了键合的可靠性。因此,整个封装能够承受特定程度的弯曲变形,呈现柔性化特点。
在本文中,术语“上”、“下”、“前”、“后”、“左”、“右”、“顶”、“底”、“内”、“外”、“竖直”、“水平”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了表达技术方案的清楚及描述方便,因此不能理解为对本实用新型的限制。
在本文中,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,除了包含所列的那些要素,而且还可包含没有明确列出的其他要素。
以上所述,仅为本实用新型的具体实施方式,但本实用新型的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本实用新型揭露的技术范围内,可轻易想到变化或替换,都应涵盖在本实用新型的保护范围之内。因此,本实用新型的保护范围应以所述权利要求的保护范围为准。
Claims (10)
1.一种柔性芯片封装结构,其特征在于,包括柔性电路板、具有微结构的柔性支撑薄膜和柔性芯片,所述柔性支撑薄膜设置于所述柔性电路板和所述柔性芯片之间,所述柔性电路板与所述柔性芯片电性互连。
2.如权利要求1所述的柔性芯片封装结构,其特征在于,所述微结构为多孔结构,所述多孔结构的孔为通孔或非通孔。
3.如权利要求1所述的柔性芯片封装结构,其特征在于,所述微结构为多个凸起或凹槽,所述微结构设置于所述柔性支撑薄膜邻近所述柔性芯片一侧的表面。
4.如权利要求1所述的柔性芯片封装结构,其特征在于,所述柔性电路板与所述柔性芯片通过金丝键合线电性互连,且在所述柔性电路板与所述柔性芯片的金丝键合点处设有保护胶。
5.如权利要求4所述的柔性芯片封装结构,其特征在于,所述保护胶覆盖对应所述金丝键合线和所述柔性电路板的焊盘,相邻所述金丝键合点处的所述保护胶之间不相连。
6.如权利要求1所述的柔性芯片封装结构,其特征在于,所述柔性支撑薄膜的尺寸不小于所述柔性芯片的尺寸。
7.如权利要求1所述的柔性芯片封装结构,其特征在于,所述柔性支撑薄膜通过胶粘剂将所述柔性电路板和所述柔性芯片固定连接。
8.如权利要求7所述的柔性芯片封装结构,其特征在于,所述柔性支撑薄膜至少为一层,所述柔性支撑薄膜与胶粘剂的整体厚度不超过70μm。
9.如权利要求4或5所述的柔性芯片封装结构,其特征在于,还包括柔性封装薄膜,所述柔性封装薄膜覆盖于所述柔性电路板上具有所述柔性芯片的一侧。
10.如权利要求9所述的柔性芯片封装结构,其特征在于,所述柔性封装薄膜的厚度大于所述柔性芯片的厚度及所述金丝键合线的弧高度。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201920967827.8U CN210073815U (zh) | 2019-06-25 | 2019-06-25 | 一种柔性芯片封装结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201920967827.8U CN210073815U (zh) | 2019-06-25 | 2019-06-25 | 一种柔性芯片封装结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN210073815U true CN210073815U (zh) | 2020-02-14 |
Family
ID=69428507
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201920967827.8U Active CN210073815U (zh) | 2019-06-25 | 2019-06-25 | 一种柔性芯片封装结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN210073815U (zh) |
-
2019
- 2019-06-25 CN CN201920967827.8U patent/CN210073815U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4188337B2 (ja) | 積層型電子部品の製造方法 | |
JP4746646B2 (ja) | 積層型電子部品 | |
CN109478516B (zh) | 将电子组件连接至基板 | |
US9226382B2 (en) | Printed wiring board | |
JP7122803B2 (ja) | 電子部品装置の製造方法 | |
US20090065927A1 (en) | Semiconductor Device and Methods of Manufacturing Semiconductor Devices | |
JPH1145956A (ja) | パッケージされた集積回路素子及びその製造方法 | |
KR20090069315A (ko) | 복합형 반도체 장치용 스페이서 시트, 그것을 이용한 반도체 패키지 및 복합형 반도체 장치의 제조 방법, 및 복합형 반도체 장치 | |
US11862600B2 (en) | Method of forming a chip package and chip package | |
JP4203031B2 (ja) | 積層型電子部品の製造方法 | |
US9669567B2 (en) | Manufacturing method of molded article | |
JP2958692B2 (ja) | ボールグリッドアレイ半導体パッケージ用部材、その製造方法、及びボールグリッドアレイ半導体パッケージの製造方法 | |
KR20120096024A (ko) | 배선용 전자 부품 및 그 제조 방법 | |
US20070196952A1 (en) | Manufacturing method of semiconductor device | |
CN210073815U (zh) | 一种柔性芯片封装结构 | |
JP2006278520A (ja) | 積層型電子部品の製造方法 | |
JP2007242684A (ja) | 積層型半導体装置及びデバイスの積層方法 | |
CN217933791U (zh) | 一种芯片封装结构 | |
CN101656246B (zh) | 具有开口的基板的芯片堆叠封装结构及其封装方法 | |
US6495771B2 (en) | Compliant multi-layered circuit board for PBGA applications | |
CN103325697B (zh) | 半导体封装结构的制作方法 | |
CN110246815A (zh) | 一种柔性芯片封装结构与方法 | |
CN215798501U (zh) | 微机电系统器件的封装结构 | |
JP3314142B2 (ja) | 半導体パッケージの製造方法 | |
KR100840869B1 (ko) | 반도체 패키지 및 그 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |