CN209993593U - 基岛沉降型封装结构 - Google Patents
基岛沉降型封装结构 Download PDFInfo
- Publication number
- CN209993593U CN209993593U CN201920617059.3U CN201920617059U CN209993593U CN 209993593 U CN209993593 U CN 209993593U CN 201920617059 U CN201920617059 U CN 201920617059U CN 209993593 U CN209993593 U CN 209993593U
- Authority
- CN
- China
- Prior art keywords
- muscle
- island
- base island
- chip
- plastic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
本实用新型提供了一种基岛沉降型封装结构，包括多个封装单元，每个封装单元包括基岛、引线框架、芯片和塑封体，芯片设置在基岛上，引线框架包括第一纵连筋、第二纵连筋、第三纵连筋和横连筋，第三纵连筋一端设置在基岛一侧，第三纵连筋另一端设置在相邻封装单元的横连筋上，第一纵连筋的一端和第二纵连筋的一端分别设置在横连筋上，第二纵连筋的另一端设置有框架脚位，第一纵连筋的另一端、框架脚位、芯片和基岛分别设置在塑封体内且基岛的底面与塑封体的底面设置在同一水平面内，芯片通过金属线与框架脚位电性连接。该基岛沉降型封装结构具有设计科学、实用性强、结构简单、散热效果好的优点。
Description
技术领域
本实用新型涉及半导体封装领域，具体的说，涉及了一种基岛沉降型封装结构。
背景技术
引线框架作为集成电路封装的芯片载体，是芯片和外界建立电气连接的桥梁。目前绝大多数集成电路芯片都使用引线框架，是半导体重要的基础材料。 SOT23封装类型是一种比较常见的封装形式，市场范围广。但这种封装结构因框架基岛包含在塑封体内，散热性差，无法有效将产品工作过程产生的热量传递到外界去，影响产品的使用性能。
为了解决以上存在的问题，人们一直在寻求一种理想的技术解决方案。
实用新型内容
本实用新型的目的是针对现有技术的不足，从而提供一种设计科学、实用性强、结构简单、散热效果好的基岛沉降型封装结构。
为了实现上述目的，本实用新型所采用的技术方案是：一种基岛沉降型封装结构，包括多个封装单元，每个封装单元包括基岛、引线框架、芯片和塑封体，所述芯片设置在所述基岛上，所述引线框架包括第一纵连筋、第二纵连筋、第三纵连筋和横连筋，所述第三纵连筋一端设置在所述基岛一侧，所述第三纵连筋另一端设置在相邻封装单元的横连筋上，所述第一纵连筋的一端和所述第二纵连筋的一端分别设置在横连筋上，所述第二纵连筋的另一端设置有框架脚位，所述第一纵连筋的另一端、所述框架脚位、所述芯片和所述基岛分别设置在所述塑封体内且所述基岛的底面与所述塑封体的底面设置在同一水平面内，所述芯片通过金属线与框架脚位电性连接。
基于上述，所述基岛上对应所述塑封体设置有防脱凹孔，所述塑封体上对应所述防脱凹孔设置有凸起部。
基于上述，所述基岛周侧均布有多个锯齿凹槽。
基于上述，所述基岛周侧设置有锁扣部，所述锁扣部包括弧型上端面和水平底面，所述锁扣部的厚度小于所述基岛的厚度且所述锁扣部的水平底面高于所述基岛的底面设置。
本实用新型相对现有技术具有实质性特点和进步，具体的说，本实用新型通过基岛、引线框架和塑封体的相互配合，基岛的底面与塑封体的底面处于同一水平面内，也即基岛的底面相对塑封体裸露在外，有效提高了散热效果，其具有设计科学、实用性强、结构简单、散热效果好的优点。
附图说明
图1是本实用新型的结构示意图。
图2是本实用新型图1中A-A剖面结构示意图。
图3是本实用新型锁扣部的结构示意图。
图中：1.基岛；2.第一纵连筋；3.第二纵连筋；4.防脱凹孔；5.横连筋；6. 第三纵连筋；7.框架脚位；8.塑封体；9.芯片；10.金属线；11.锁扣部。
具体实施方式
下面通过具体实施方式，对本实用新型的技术方案做进一步的详细描述。
如图1和图2所示，一种基岛沉降型封装结构，包括多个封装单元，每个封装单元包括基岛1、引线框架、芯片9和塑封体，所述芯片9设置在所述基岛 1上，所述引线框架包括第一纵连筋2、第二纵连筋3、第三纵连筋6和横连筋 5，所述第三纵连筋6一端设置在所述基岛1一侧，所述第三纵连筋6另一端设置在相邻封装单元的横连筋5上，所述第一纵连筋2的一端和所述第二纵连筋3 的一端分别设置在横连筋5上，所述第二纵连筋3的另一端设置有框架脚位7，所述第一纵连筋2的另一端、所述框架脚位7、所述芯片9和所述基岛1分别设置在所述塑封体8内且所述基岛1的底面与所述塑封体8的底面设置在同一水平面内，所述芯片9通过金属线10与框架脚位7电性连接。
使用过程中，芯片9产生热量，由于基岛1底面裸露在所述塑封体8外，热量能够快速通过基岛1散出到外界，散热效果好。
优选地，所述基岛1上对应所述塑封体8设置有防脱凹孔4，所述塑封体8 上对应所述防脱凹孔4设置有凸起部。防脱凹孔4和凸起部相互配合，使塑封体8的一部分嵌入到基岛1内，可有效避免因外力拉扯导致塑封体8与基岛1 发生水平位移造成的脱落或分层。
优选地，所述基岛1周侧也即沿基岛1侧部的一周均布有多个锯齿凹槽，实际中塑封体8为封塑料形成的封塑结构，塑封体8与锯齿凹槽的相互配合，进一步增大了基岛1与塑封体8的附着力，进一步降低了塑封体8与基岛1分层的风险。
优选地，所述基岛1周侧设置有锁扣部11，所述锁扣部11包括弧型上端面和水平底面，所述锁扣部11的厚度小于所述基岛1的厚度且所述锁扣部11的水平底面高于所述基岛1的底面设置。由于所述锁扣部11的水平底面高于所述基岛1的底面，使得所述基岛1底面与所述塑封体底面水平设置的同时，所述锁扣部11设置在所述塑封体内，有效防止基岛1与塑封体发生竖直方向上的位移造成脱落或分层。
最后应当说明的是:以上实施例仅用以说明本实用新型的技术方案而非对其限制；尽管参照较佳实施例对本实用新型进行了详细的说明，所属领域的普通技术人员应当理解：依然可以对本实用新型的具体实施方式进行修改或者对部分技术特征进行等同替换；而不脱离本实用新型技术方案的精神，其均应涵盖在本实用新型请求保护的技术方案范围当中。
Claims (4)
1.一种基岛沉降型封装结构，其特征在于：包括多个封装单元，每个封装单元包括基岛、引线框架、芯片和塑封体，所述芯片设置在所述基岛上，所述引线框架包括第一纵连筋、第二纵连筋、第三纵连筋和横连筋，所述第三纵连筋一端设置在所述基岛一侧，所述第三纵连筋另一端设置在相邻封装单元的横连筋上，所述第一纵连筋的一端和所述第二纵连筋的一端分别设置在横连筋上，所述第二纵连筋的另一端设置有框架脚位，所述第一纵连筋的另一端、所述框架脚位、所述芯片和所述基岛分别设置在所述塑封体内且所述基岛的底面与所述塑封体的底面设置在同一水平面内，所述芯片通过金属线与框架脚位电性连接。
2.根据权利要求1所述的基岛沉降型封装结构，其特征在于：所述基岛上对应所述塑封体设置有防脱凹孔，所述塑封体上对应所述防脱凹孔设置有凸起部。
3.根据权利要求1所述的基岛沉降型封装结构，其特征在于：所述基岛周侧均布有多个锯齿凹槽。
4.根据权利要求1所述的基岛沉降型封装结构，其特征在于：所述基岛周侧设置有锁扣部，所述锁扣部包括弧型上端面和水平底面，所述锁扣部的厚度小于所述基岛的厚度且所述锁扣部的水平底面高于所述基岛的底面设置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201920617059.3U CN209993593U (zh) | 2019-04-30 | 2019-04-30 | 基岛沉降型封装结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201920617059.3U CN209993593U (zh) | 2019-04-30 | 2019-04-30 | 基岛沉降型封装结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN209993593U true CN209993593U (zh) | 2020-01-24 |
Family
ID=69293115
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201920617059.3U Active CN209993593U (zh) | 2019-04-30 | 2019-04-30 | 基岛沉降型封装结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN209993593U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109962051A (zh) * | 2019-04-30 | 2019-07-02 | 无锡麟力科技有限公司 | 基岛沉降型封装结构 |
-
2019
- 2019-04-30 CN CN201920617059.3U patent/CN209993593U/zh active Active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109962051A (zh) * | 2019-04-30 | 2019-07-02 | 无锡麟力科技有限公司 | 基岛沉降型封装结构 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6503097B2 (ja) | パワーモジュール半導体装置 | |
| US8022512B2 (en) | No lead package with heat spreader | |
| US7057273B2 (en) | Surface mount package | |
| US7495323B2 (en) | Semiconductor package structure having multiple heat dissipation paths and method of manufacture | |
| US7759775B2 (en) | High current semiconductor power device SOIC package | |
| US11671010B2 (en) | Power delivery for multi-chip-package using in-package voltage regulator | |
| US20100252918A1 (en) | Multi-die package with improved heat dissipation | |
| JP2001196518A (ja) | 半導体装置 | |
| CN209993593U (zh) | 基岛沉降型封装结构 | |
| KR100885918B1 (ko) | 반도체 디바이스 스택 패키지, 이를 이용한 전기장치 및 그패키지의 제조방법 | |
| WO2006074312A2 (en) | Dual flat non-leaded semiconductor package | |
| CN210200718U (zh) | 一种高功率小型封装的可控硅 | |
| US8410597B2 (en) | Three dimensional semiconductor device | |
| CN209880602U (zh) | 一种引线框架 | |
| CN214012936U (zh) | 一种集成度高的表面贴装型封装引线框架 | |
| CN216250716U (zh) | 一种引线框架结构 | |
| CN221379341U (zh) | 一种具有防护功能的二极管 | |
| CN213692002U (zh) | 一种设置有裸露锡球的ssd存储芯片封装结构 | |
| CN216902922U (zh) | 一种引线框架以及半导体器件 | |
| CN217768365U (zh) | 一种贴片式so12j半导体芯片的封装结构 | |
| CN210668354U (zh) | 一种芯片及芯片封装结构 | |
| CN217768368U (zh) | 一种贴片式so8j半导体芯片的封装结构 | |
| CN218299797U (zh) | 一种多芯片合封的半导体封装结构 | |
| CN103646941B (zh) | 一种用于直流-直流转换器的封装结构 | |
| CN217134355U (zh) | 一种半导体功率器件封装结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |