CN214012936U - 一种集成度高的表面贴装型封装引线框架 - Google Patents

一种集成度高的表面贴装型封装引线框架 Download PDF

Info

Publication number
CN214012936U
CN214012936U CN202023281100.6U CN202023281100U CN214012936U CN 214012936 U CN214012936 U CN 214012936U CN 202023281100 U CN202023281100 U CN 202023281100U CN 214012936 U CN214012936 U CN 214012936U
Authority
CN
China
Prior art keywords
lead frame
package lead
carrier
mount package
frame according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202023281100.6U
Other languages
English (en)
Inventor
杨建斌
杨章特
缪正华
丁银光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangdong Jiexin Semiconductor Materials Co ltd
Original Assignee
Guangdong Jiexin Semiconductor Materials Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangdong Jiexin Semiconductor Materials Co ltd filed Critical Guangdong Jiexin Semiconductor Materials Co ltd
Priority to CN202023281100.6U priority Critical patent/CN214012936U/zh
Application granted granted Critical
Publication of CN214012936U publication Critical patent/CN214012936U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本实用新型公开了一种集成度高的表面贴装型封装引线框架,包括:呈四边形的用于放置芯片的载体区,在所述载体区的四边的每一边上均设置有一个凹陷板,在每一所述凹陷板内沿着每一边的长边方向均布有若干半蚀刻区块,在每一半蚀刻区块上均设置有一外漏引脚,每一所述外角呈U形开口,在每一所述外角的U形开口的两边,各设置有一个脚仔锁孔。本引线框架具有导电性能好、以及散热性能高的优点。

Description

一种集成度高的表面贴装型封装引线框架
技术领域
本实用新型涉及半导体领域,尤其涉及到集成度高的表面贴装型封装引线框架。
背景技术
引线框架作为集成电路的芯片载体,是一种借助于键合材料(金丝、铝丝、铜丝)实现芯片内部电路引出端与外引线的电气连接,形成电气回路的关键结构件,它起到了和外部导线连接的桥梁作用,绝大部分的半导体集成块中都需要使用引线框架,引线框架是电子信息产业中重要的基础材料,一般的引线框架导热性能较差且散热性差.
实用新型内容
本实用新型公开了一种集成度高的表面贴装型封装引线框架,且目的在于解决现有的封装引线框架导热性差、散热性能不好的问题。
为了实现上述目的,本实用新型采用了如下技术方案:
一种集成度高的表面贴装型封装引线框架,包括:呈四边形的用于放置芯片的载体区,在所述载体区的四边的每一边上均设置有一个凹陷板,在每一所述凹陷板内沿着每一边的长边方向均布有若干半蚀刻区块,在每一半蚀刻区块上均设置有一外漏引脚,每一所述外角呈U形开口,在每一所述外角的U形开口的两边,各设置有一个脚仔锁孔。
进一步地,所述封装引线框架的规格为5毫米x5毫米。
进一步地,所述载体区的规格为3.9毫米x3.9毫米。
进一步地,所述凹陷板内沿着每一边的边长方向均布有12块半蚀刻区块。
进一步地,所述封装引线框架的位于所述载体区的背面处设置有散热片。
进一步地,所述散热片的规格为3.7毫米x3.7毫米。
进一步地,所述引线框架的厚度为0.152毫米±0.008毫米。
本实用新型具有如下有益效果:
(1)、由于外漏引脚和载体区之间的结构布置紧凑,因此封装引线框架的自感系数以及封装内部线电阻很低,所以封装引线框架具备卓越的导电性能。
(2)、由于在所述封装引线框架的位于所述载体区的背面处(未图示)放置有散热片,使得芯片产生的热量能被散热片快速的散发出去,从而提高芯片性能的稳定性,增加其使用寿命。
附图说明
图1为本实用新型的结构示意图。
具体实施方式
下面将结合本实用新型实施例中的附图,对本实用新型实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本实用新型一部分实施例,而不是全部的实施例。基于本实用新型中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本实用新型保护的范围。
在本实用新型的描述中,需要说明的是,术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本实用新型和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本实用新型的限制;术语“第一”、“第二”、“第三”仅用于描述目的,而不能理解为指示或暗示相对重要性,此外,除非另有明确的规定和限定,术语“安装”、“相连”、“连接”应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或一体地连接;可以是机械连接,也可以是电连接;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通。对于本领域的普通技术人员而言,可以具体情况理解上述术语在本实用新型中的具体含义。
参考图1,图1为本实施例的结构示意图。本实用新型所述的表面贴装型封装引线框架,包括:呈四边形的用于放置芯片的载体区3,在载体区3的四边的每一边上均设置有一个凹陷板5,在每一块的凹陷板5上沿着每一边的长边方向均布有若干半蚀刻区块2,在每一半蚀刻区块2上均设置有一外漏引脚4,每一所述外漏引脚呈U形开口,在每一所述外漏引脚的U形开口的两边,各设置有一个脚仔锁孔6。
进一步地,所述封装引线框架的规格优选为5毫米x5毫米,即封装引线框架为正方形结构。
进一步地,所述载体区的规格优选为3.9毫米x3.9毫米。
进一步地,所述凹陷板内沿着每一边的边长方向均布有12块半蚀刻区块2,因此围绕封装引线框架四周共有48块半蚀刻区块2。由于在每一块半蚀刻区块2均设置有一外漏引脚4,因此,封装引线框架四周共有48个外漏引脚4。需要说明的是,这仅仅是示例性的,外漏引脚4的个数随着半蚀刻区块2的块数改变而改变,例如可以是44个,也可以是52个。由于载体区3的周边有环绕的一圈半蚀刻区块2,所以增强封装引线框架塑封的结合力。
进一步地,在所述封装引线框架的位于所述载体区的背面处(未图示)放置有散热片。放置散热片的目的在于芯片工作时,芯片产生的热量能被散热片快速的散发出去,从而提高芯片性能的稳定性,增加其使用寿命。
进一步地,散热片的规格优选为3.7毫米x3.7毫米,当然也可以是3.5毫米x3.5毫米,还可以是3.0毫米x3.0毫米,在此不做限制。
进一步地,所述引线框架的厚度为0.152毫米±0.008毫米。对比的常规的框架材料厚度为0.203±0.008,该引线框架采用0.152±0.008的材料,在现在的电子产品体积小,重量轻的情况下更有优越的趋势。符合现有电子产品发展的方向。
本实用新型的优点:
(2)、由于外漏引脚和载体区之间的结构布置紧凑,因此封装引线框架的自感系数以及封装内部线电阻很低,所以封装引线框架具备卓越的导电性能。
(3)、由于在所述封装引线框架的位于所述载体区的背面处(未图示)放置有散热片,使得芯片产生的热量能被散热片快速的散发出去,从而提高芯片性能的稳定性,增加其使用寿命。
最后应说明的是:以上所述仅为本实用新型的优选实施例而已,并不用于限制本实用新型,尽管参照前述实施例对本实用新型进行了详细的说明,对于本领域的技术人员来说,其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换,凡在本实用新型的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本实用新型的保护范围之内。

Claims (7)

1.一种集成度高的表面贴装型封装引线框架,其特征在于,包括:呈四边形的用于放置芯片的载体区,在所述载体区的四边的每一边上均设置有一个凹陷板,在每一所述凹陷板内沿着每一边的长边方向均布有若干半蚀刻区块,在每一半蚀刻区块上均设置有一外漏引脚,每一所述外漏引脚呈U形开口,在每一所述外漏引脚的U形开口的两边,各设置有一个脚仔锁孔。
2.如权利要求1所述的集成度高的表面贴装型封装引线框架,其特征在于,所述封装引线框架的规格为5毫米x5毫米。
3.如权利要求1所述的集成度高的表面贴装型封装引线框架,其特征在于,所述载体区的规格为3.9毫米x3.9毫米。
4.如权利要求1所述的集成度高的表面贴装型封装引线框架,其特征在于,所述凹陷板内沿着每一边的边长方向均布有12块半蚀刻区块。
5.如权利要求1所述的集成度高的表面贴装型封装引线框架,其特征在于,所述封装引线框架的位于所述载体区的背面处设置有散热片。
6.如权利要求5所述的集成度高的表面贴装型封装引线框架,其特征在于,所述散热片的规格为3.7毫米x3.7毫米。
7.如权利要求1所述的集成度高的表面贴装型封装引线框架,其特征在于,所述引线框架的厚度为0.152毫米±0.008毫米。
CN202023281100.6U 2020-12-30 2020-12-30 一种集成度高的表面贴装型封装引线框架 Active CN214012936U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202023281100.6U CN214012936U (zh) 2020-12-30 2020-12-30 一种集成度高的表面贴装型封装引线框架

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202023281100.6U CN214012936U (zh) 2020-12-30 2020-12-30 一种集成度高的表面贴装型封装引线框架

Publications (1)

Publication Number Publication Date
CN214012936U true CN214012936U (zh) 2021-08-20

Family

ID=77293992

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202023281100.6U Active CN214012936U (zh) 2020-12-30 2020-12-30 一种集成度高的表面贴装型封装引线框架

Country Status (1)

Country Link
CN (1) CN214012936U (zh)

Similar Documents

Publication Publication Date Title
US7495323B2 (en) Semiconductor package structure having multiple heat dissipation paths and method of manufacture
JP2008259267A5 (zh)
CN214043635U (zh) 一种智能功率模块及电力电子设备
CN109616452B (zh) 一种散热组件、相应的散热装置以及相应的电路板
CN210349834U (zh) 双面散热的功率器件模组
US6236116B1 (en) Semiconductor device having a built-in heat sink and process of manufacturing same
US7566967B2 (en) Semiconductor package structure for vertical mount and method
WO2006074312A2 (en) Dual flat non-leaded semiconductor package
CN214012936U (zh) 一种集成度高的表面贴装型封装引线框架
US10410996B2 (en) Integrated circuit package for assembling various dice in a single IC package
CN210722994U (zh) 电子元件的封装结构
CN110676232B (zh) 一种半导体器件封装结构及其制作方法、一种电子设备
CN213212151U (zh) 一种半导体封装结构
CN210778564U (zh) 一种功率半导体
CN218385200U (zh) 一种基岛埋入封装结构
CN217588917U (zh) 一种贴片式sot223半导体芯片的封装结构
KR20190085587A (ko) 고열전도성 반도체 패키지
CN217387141U (zh) 一种电子芯片用封装外壳结构
CN219226284U (zh) 引线框架
CN218385186U (zh) 一种半导体封装结构
CN218299797U (zh) 一种多芯片合封的半导体封装结构
CN217768368U (zh) 一种贴片式so8j半导体芯片的封装结构
CN217062075U (zh) 一种芯片超薄封装结构
CN217114382U (zh) 一种具有高效散热功能的半导体引线框架
CN212625548U (zh) 一种散热型半导体封装件

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant