CN209542774U - 硅通孔检测电路及集成电路 - Google Patents

Abstract

本公开是关于一种硅通孔检测电路及集成电路，该硅通孔检测电路包括第一检测模块和第二检测模块，第一检测模块，包括：第一比较单元、第一输入单元和第一开关单元，第一输入单元用于在第一时钟信号控制下将输入信号传输至所述第一比较单元的第一输入端；第一开关单元用于在第一检测控制信号控制下将第一节点的信号传输至所述第一比较单元的第二输入端，所述第一节点连接于硅通孔的第一端；第二检测模块，包括：第二输入单元和第二开关单元，第二输入单元用于在第二时钟信号控制下将所述输入信号传输至第二节点；第二开关单元用于在第二检测控制信号控制下将第二节点的信号传输至硅通孔的第二端。

Description

硅通孔检测电路及集成电路

技术领域

本公开涉及芯片技术领域，具体而言，涉及一种硅通孔检测电路及集成电路。

背景技术

随着技术的发展和进步，3D芯片的使用越来越广泛，3D芯片通过TSV(Through-Silicon Vias，硅通孔)实现多层硅片的连接。TSV在制造和绑定过程中易出现故障，TSV故障势必会影响3D芯片的性能。

目前，对于TSV故障通常是先进行故障侦测，通过编程多工器的控制信号，以TSV冗余机制来屏蔽故障的TSV。但是由于TSV冗余机制和对应的侦测电路成本较高，不适合在量产的3D芯片中应用。

需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。

发明内容

本公开的目的在于提供一种硅通孔检测装置及集成电路，进而至少在一定程度上克服由于相关技术的限制和缺陷而导致的TSV冗余机制和对应的侦测电路成本较高，不适合在量产的3D芯片中应用的问题。

根据本公开的第一方面，提供一种硅通孔检测电路，包括：

第一检测模块，包括：

第一比较单元；

第一输入单元，用于在第一时钟信号控制下将输入信号传输至所述第一比较单元的第一输入端；

第一开关单元，用于在第一检测控制信号控制下将第一节点的信号传输至所述第一比较单元的第二输入端，所述第一节点连接于硅通孔的第一端；

第二检测模块，包括：

第二输入单元，用于在第二时钟信号控制下将所述输入信号传输至所述第二节点；

第二开关单元，用于在第二检测控制信号控制下将第二节点的信号传输至硅通孔的第二端。

根据本公开的一实施方式，所述第一输入单元包括：

第一触发器，输入端连接输入信号，输出端连接第一比较单元的第一输入端，时钟端连接第一时钟信号。

根据本公开的一实施方式，所述第一输入单元还包括：

第一选择器，第一输入端连接输入信号，第二输入端连接第一比较单元的输出端，控制端连接第一选择控制信号，输出端连接所述第一触发器的输入端。

根据本公开的一实施方式，所述第一检测模块还包括：

第三开关单元，第一端连接于所述第一触发器的输出端，第二端连接于所述第一节点，控制端连接第一检测控制信号。

根据本公开的一实施方式，所述第二输入单元包括：

第二触发器，输入端连接输入信号，输出端连接第二节点，时钟端连接第二时钟信号。

根据本公开的一实施方式，所述第二输入单元还包括：

第二选择器，第一输入端连接输入信号，控制端连接第二选择控制信号，输出端连接所述第二触发器的输入端。

根据本公开的一实施方式，所述第二检测模块还包括：

第四开关单元，第一端连接所述硅通孔的第二端，控制端连接所述第二检测控制信号；

第二比较单元，第一输入端连接所述第四开关单元的第二端，第二输入端连接所述第二节点，输出端连接所述第二选择器的第二输入端。

根据本公开的一实施方式，所述第一检测模块设置于第一芯片层，所述第二检测模块设置于第二芯片层，所述第一芯片层和所述第二芯片层通过硅通孔连接。

根据本公开的一实施方式，所述第一芯片层上顺序设置有多个第一检测模块，其中，前一个第一检测模块中的第一触发器的输出端连接于后一个第一检测模块的输入端；

所述第二芯片层上顺序设置有多个第二检测模块，其中，前一个第二检测模块中的第二触发器的输出端连接于后一个第二检测模块的输入端。

根据本公开的一实施方式，所述硅通孔检测电路还包括：

第三比较单元，多个所述第一比较单元的输出端分别连接于所述第三比较单元的输入端。

根据本公开的一实施方式，各个比较单元为异或门。

根据本公开的一实施方式，所述第一开关单元为N型金属氧化物半导体晶体管，所述第二开关单元为P型金属氧化物半导体晶体管；

或者，所述第一开关单元为P型金属氧化物半导体晶体管，所述第二开关单元为N型金属氧化物半导体晶体管。

根据本公开的一实施方式，所述第一开关单元和第二开关单元均为CMOS(Complementary Metal Oxide Semiconductor，互补金属氧化物半导体)传输门。

根据本公开的第二方面，提供一种集成电路，上述的硅通孔检测电路。

本公开提供的硅通孔检测电路，通过第一输入单元将输入信号传输至第一比较单元的第一端，通过第二输入单元将输入信号传输至第二节点，第二检测控制信号控制第二开关单元导通，第一检测控制信号控制第一开关单元导通，将第二节点处的输入信号经由第二开关单元、硅通孔和第一开关单元传输至第一比较单元的第二端，也即是第一比较单元第一输入端输入的是原始输入信号，第二端输入的是经过硅通孔的输入信号，对比该两个信号，若两个信号存在差异则硅通孔有故障，若两个信号无差异则硅通孔无故障。由于本公开提供的硅通孔检测电路结构简单，制作方便，适用于在量产3D芯片中使用，能够降低生产成本。

应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。

附图说明

通过参照附图来详细描述其示例实施例，本公开的上述和其它特征及优点将变得更加明显。

图1a为无故障TSV的示意图；

图1b为孔洞故障TSV的示意图；

图1c为漏电故障TSV的示意图；

图2为本公开示例性实施例提供的一种硅通孔检测电路的示意图；

图3为本公开示例性实施例提供的一种第一检测模块的示意图；

图4为本公开示例性实施例提供的一种第二检测模块的示意图；

图5为本公开示例性实施例提供的一种多个检测模块的连接示意图；

图6为本公开示例性实施例提供的另一种多个检测模块的连接示意图；

图7为本公开示例性实施例提供的一种硅通孔检测方法的流程图；

图8为本公开示例性实施例提供的另一种硅通孔检测方法的流程图。

图中：100、第一检测模块；110、第一输入单元；111、第一触发器；112、第一选择器；120，第一开关单元；130、第一比较单元；200、第二检测模块；210、第二输入单元；211、第二触发器；212、第二选择器；220、第二开关单元；230第二比较单元；300、第三比较单元。

具体实施方式

现在将参考附图更全面地描述示例实施例。然而，示例实施例能够以多种形式实施，且不应被理解为限于在此阐述的实施例；相反，提供这些实施例使得本公开将全面和完整，并将示例实施例的构思全面地传达给本领域的技术人员。在图中相同的附图标记表示相同或类似的部分，因而将省略对它们的重复描述。

此外，所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施例中。在下面的描述中，提供许多具体细节从而给出对本公开的实施例的充分理解。然而，本领域技术人员将意识到，可以实践本公开的技术方案而没有所述特定细节中的一个或更多，或者可以采用其它的方法、组元、材料、装置、步骤等。在其它情况下，不详细示出或描述公知结构、方法、装置、实现、材料或者操作以避免模糊本公开的各方面。

附图中所示的方框图仅仅是功能实体，不一定必须与物理上独立的实体相对应。即，可以采用软件形式来实现这些功能实体，或在一个或多个软件硬化的模块中实现这些功能实体或功能实体的一部分，或在不同网络和/或处理器装置和/或微控制器装置中实现这些功能实体。

相关技术中，无故障TSV如图1a所示，通常TSV会存在如图1b所示的孔洞故障，或者如图1c所示的漏电故障。当TSV存在孔洞或者漏电故障时通过TSV的信号就回发生变化。

本公开示例实施方式中首先提供一种硅通孔检测电路，如图2所示，该硅通孔检测电路包括：第一检测模块100和第二检测模块200

第一检测模块100包括：第一比较单元130、第一输入单元110和第一开关单元120；

第一输入单元110用于在第一时钟信号CLK1控制下将输入信号传输至所述第一比较单元130的第一输入端；

第一开关单元120用于在第一检测控制信号CT1控制下将第一节点P1的信号传输至所述第一比较单元130的第二输入端，所述第一节点P1连接于硅通孔的第一端；

第二检测模块200包括：第二输入单元210和第二开关单元220；

第二输入单元210用于在第二时钟信号CLK2控制下将所述输入信号传输至所述第二节点P2；

第二开关单元220用于在第二检测控制信号CT2控制下将第二节点P2的信号传输至硅通孔的第二端。

第一比较单元130接收第一输入单元110输出的信号和第一开关单元120输出的信号，由于第一开关单元120输出的信号是经由第二输入单元210、第二开关单元220和硅通孔的信号，因此比较第一比较单元130两个输入端输入的信号，若第一比较单元130两个输入端的信号存在差异则硅通孔有故障，若第一比较单元130两个输入端输入的信号无差别则硅通孔无故障。

需要说明的是，本公开实施例中所述的第一比较单元130两个输入端的信号存在差异中，该差异可以是一个范围值，即第一比较单元130第一输入端和第二输入端输入的信号差异在一预设范围内可以认为第一比较单元130两个输入端输入的信号无差异。

本公开实施例提供的硅通孔检测电路，通过第一输入单元110将输入信号传输至第一比较单元130的第一输入端，通过第二输入单元210将输入信号传输至第二节点P2，第二检测控制信号CT2控制第二开关单元220导通，第一检测控制信号CT1控制第一开关单元120导通，将第二节点P2处的输入信号经由第二开关单元220、硅通孔和第一开关单元120传输至第一比较单元130的第二端，也即是第一比较单元130第一输入端输入的是原始输入信号，第二端输入的是经过硅通孔的输入信号，对比该两个信号，若两个信号存在差异则硅通孔有故障，若两个信号无差异则硅通孔无故障。由于本公开提供的硅通孔检测电路结构简单，制作方便，适用于在量产3D芯片中使用，能够降低生产成本。

下面将对本公开实施例提供的硅通孔检测电路中的各模块和单元进行详细说明。

如图3所示，第一输入单元110可以包括：第一触发器111，输入端连接输入信号，输出端连接第一比较单元130的第一输入端，时钟端连接第一时钟信号CLK1端。第一触发器111响应第一时钟信号CLK1控制，将输入端信号输出至第一比较单元130的第一端。

如图4所示，第二输入单元210可以包括：第二触发器211，输入端连接输入信号，输出端连接第二节点P2，时钟端连接第二时钟信号CLK2端。

检测时，第二触发器211响应第二时钟信号CLK2将输入信号传输至第二节点P2，第一开关单元120响应第一检测控制信号CT1导通，第二开关单元220响应第二检测控制信号CT2导通，将第二节点P2的信号经由第二开关单元220、硅通孔和第一开关单元120传输至第一比较单元130的第二输入端。第一触发器111响应第二时钟信号CLK2信号将输入信号传输至第一比较器的第一输入端，通过比较第一比较单元130两个输入端的信号判断硅通孔是否有故障。

其中，第一检测控制信号CT1和第二检测控制信号CT2可以是同一检测控制信号，也可以是不同的检测控制信号，第一时钟信号CLK1和第二时钟信号CLK2可以是相同的时钟信号，也可以是不同的时钟信号，本公开实施例对此不做具体限定。

第一输入单元110还可以包括：第一选择器112，第一输入端连接输入信号，第二输入端连接第一比较单元130的输出端，控制端连接第一选择控制信号MUX1端，输出端连接所述第一触发器111的输入端。第一选择器112响应第一选择控制信号MUX1选择第一输入端至输出端导通将输入信号传输至第一触发器111的输入端，或者第二输入端至输出端导通将第一比较单元130输出的信号传输至第一触发器111的输入端。

第一检测模块100还可以包括：第三开关单元，第一端连接于所述第一触发器111的输出端，第二端连接于所述第一节点P1，控制端连接第一检测控制信号。第三开关单元响应第一检测控制信号CT1而导通，将第一触发器111输出端的信号传输至第一节点P1。

第二输入单元210还可以包括：第二选择器212，第一输入端连接输入信号，控制端连接第二选择控制信号MUX2端，输出端连接所述第二触发器211的输入端。

第二选择器212响应第二选择控制信号MUX2选择第一输入端至输出端导通将输入信号传输至第二触发器211的输入端，或者第二输入端至输出端导通将第一比较单元130输出的信号传输至第二触发器211的输入端。

第二检测模块200还包括：第四开关单元，第一端连接所述硅通孔的第二端，控制端连接所述第二检测控制信号；第四开关单元响应第二检测控制信号CT2而导通，将所述硅通孔第二端的信号传输至第二比较单元230的第一输入端。

第二比较单元230，第一输入端连接所述第四开关单元的第二端，第二输入端连接所述第二节点P2，输出端连接所述第二选择器212的第二输入端。

为了检测连接不同芯片层的硅通孔，第一检测模块100可以设置于第一芯片层，所述第二检测模块200可以设置于第二芯片层，所述第一芯片层和所述第二芯片层通过硅通孔连接。

值得注意的是，本公开实施例中所述的第一芯片层和第二芯片层可以是彼此相邻的的芯片层，也可以是不相邻的芯片层。当第一芯片层和第二芯片层为相邻的芯片层时，第一检测模块100和第二检测模块200用于检测连接相邻芯片层的TSV。当第一芯片层和第二芯片层为不相邻的芯片层时，此时多层芯片层可以通过首尾连接的多个TSV连接，第一检测模块100和第二检测模块200用于检测首尾连接的多个TSV。

优选的，为了检测的便利性，第一检测模块100和第二检测模块200的结构可以相同，将其均称为检测模块，可以在每层芯片层中设置检测模块。即检测模块包括输入单元、两个开关单元和比较单元，检测时可以根据检测需求选择检测组合，检测任意一个TSV，或者任意多个首尾连接的TSV。

如图5所示，第一芯片层上顺序设置有多个第一检测模块100，其中，前一个第一检测模块100中的第一触发器的输出端连接于后一个第一检测模块100的输入端；第二芯片层上顺序设置有多个第二检测模块200，其中，前一个第二检测模块200中的第二触发器的输出端连接于后一个第二检测模块200的输入端。

由于在实际应用中，一个芯片层中往往设有多个TSV，因此，可以在第一芯片层中设置多个第一检测模块100，在第二芯片层中设置多个第二检测模块200，通常第一检测模块100的数量和第二检测模块200的数量和TSV的数量对应。

优选的，为了便于制作和控制，第一检测模块100和第二检测模块200的结构可以相同，此时，可以将第一检测模块100和第二检测模块200统称为检测模块，在同一芯片层中可以设置多个检测模块，多个检测模块顺序设置，并且前一个检测模块的输入单元的输出端和后一个检测模块的输入端连接。多层芯片层中分别设置有多个检测模块，多个检测模块分别和对应的TSV连接。每个芯片层中均设置有第三比较单元，该芯片层中的多个所述第一比较单元的输出端分别连接于所述第三比较单元的输入端。也即是说在每层芯片层中设置相同的如图5或者图6所示的电路，在检测时根据实际需要调取全部或者部分电路进行检测。

检测时，在第二时钟信号CLK2控制下，输入信号依次输入第二芯片层上设置的多个第二输入单元210中，然后通过第二检测控制信号CT2导通多个第二开关单元220将，通过第一检测控制信号CT1导通多个第一开关单元120，将输入信号分别经由第二开关单元220、TSV和第一开关单元120传输至多个第一比较单元130的第二端。在第一时钟信号CLK1的控制下将输入信号依次输入多个第一输入单元110后，传输至多个第一比较单元130的第一端。

多个第一触发器111依次连接，形成扫描链，当多个第一单元输出比较结果后，通过第一选择控制信号MUX1，将比较结果输入对应的触发器，第一时钟信号CLK1控制多个触发器依次传递比较结果到下一个触发器，最终通过扫描链最后的触发器依次输出比较结果，通过比较结果和比较结果的次序判断多个TSV是否有故障。

进一步的，为了快速得出多个TSV中是否存在故障TSV，所述硅通孔检测电路还可以包括：第三比较单元300，多个所述第一比较单元130的输出端分别连接于所述第三比较单元300的输入端。若第三比较单元300比较多个第一比较单元130输出的结果存在差异则，多个TSV中存在故障TSV。

其中，本公开实施例所述各个比较单元可以为异或门。比如第一比较单元130和第二比较单元230可以是两输入异或门，第三比较单元300可以是多输入异或门，其输入端的数目由于TSV的数量决定。当第一比较单元130的两输入异或门输出1，则对应的TSV存在故障，若第一比较单元130的两输入异或门输出0，则对应的TSV无故障。若第三比较单元300的多输入与门输出1则多个TSV中存在故障TSV，若其输出0，一种情况为多个TSV中无故障TSV，另一种情况为多个TSV均为故障TSV，此时可以通过扫描链的输出端输出的数据判断，当其输出为0时多个TSV均无故障，反之多个TSV均为故障TSV。但在实际应用中多个TSV均为故障TSV的概率极小。

在本公开提供的一种可行的实施方式中所述第一开关单元120包括第一晶体管T1，T1可以是NMOS(N型金属氧化物半导体晶体管)，所述第二开关单元220包括第二晶体管T2，T2可以是PMOS(P型金属氧化物半导体晶体管)；当硅通孔检测电路还包括第三开关单元和第四开关单元时，第三开关单元包括第三晶体管T3，T3可以是NMOS，第四开关单元包括第四晶体管T4，T4可以是PMOS，此时可以通过第一检测控制信号CT1控制第一开关单元120和第三开关单元不同时间导通。通过第二检测控制信号CT2控制第二开关单元220和第四开关单元不同时间导通。

或者，T1可以是PMOS，T2可以是NMOS，T3可以是PMOS，第T4可以是NMOS，此时可以通过第一检测控制信号CT1控制T1和T3不同时间导通。通过第二检测控制信号CT2控制T2和T4不同时间导通。

其中，对于各晶体管其控制端可以是晶体管的栅极，第一端可以是晶体管的源极，第二端可以是晶体管的漏极；或者第一端可以是晶体管的漏极，第二端可以是晶体管的源极，本公开实施例对此不做具体限定。

在本公开提供的另一种可行的实施方式中，如图6所示，所述第一开关单元120和第二开关单元220均为CMOS传输门TG。当硅通孔检测电路还包括第三开关单元和第四开关单元时，第三开关单元和第四开关单元也可以为CMOS传输门TG。

本公开实施例提供的硅通孔检测电路，在应用中可以将第一检测模块100和第二检测模块200设置为相同的结构，在多个芯片层中根据TSV的数量确定检测模块的数量，由于个检测模块结构相同，因此便于制作，有利于在大规模的集成电路中应用，并且可以根据检测控制信号调取不同层的检测模块实现一个或者多个TSV的检测。

在实际应用中，可以结合TSV冗余机制，在各芯片层中设置备用TSV，若硅通孔检测电路检测到故障TSV，则可以启用备用TSV代替故障TSV。

本公开示例实施方式还提供一种硅通孔检测方法，用于上述的硅通孔检测电路，包括如下步骤：

步骤S710，通过第二时钟信号CLK2将输入信号输入第二输入单元210，并传输至第二节点P2；

步骤S720，通过第一时钟信号CLK1将输入信号输入第一输入单元110，并传输至第一比较单元130的第一输入端；

步骤S730，通过第一检测控制信号CT1导通第一开关单元120，第二检测控制信号CT2导通第二开关单元220，输入信号经过第二开关单元220、硅通孔和第一开关单元120传输至第一比较单元130的第二输入端；

步骤S740，比较所述第一比较单元130第一输入端和第二输入端输入的信号，输出比较结果。

进一步的，当第一芯片层上顺序设置有多个第一检测模块100，其中，前一个第一检测模块100的输出端连接于后一个第一检测模块100的输入端；第二芯片层上顺序设置有多个第二检测模块200，其中，前一个第二检测模块200的输出端连接于后一个第二检测模块200的输入端时，硅通孔检测方法包括：

步骤S810，通过第二时钟信号CLK2依次将所述输入信号输入多个第二输入单元210，并传输至对应的第二节点P2；

步骤S820，通过第一时钟信号CLK1依次将所述输入信号输入多个第一输入单元110，并传输至对应的第一比较单元130的第一输入端；

步骤S830，通过第一检测控制信号CT1导通多个第一开关单元120，第二检测控制信号CT2导通多个第二开关单元220，输入信号分别经过和一个硅通孔连接的第二开关单元220、硅通孔和第一开关单元120传输至第二比较单元230的第二输入端；

步骤S840，多个第二比较单元230分别比较其第一输入端和第二输入端输入的信号，输出比较结果。

进一步，当硅通孔检测电路还包括第三比较单元300时，所述硅通孔检测方法还包括：

步骤S850，多个第一比较单元130的输出信号分别输入所述第三比较单元300，第三比较单元300比较多个第一比较单元130的输出信号，并输出比较结果。

关于硅通孔检测方法细节已在上述的硅通孔检测电路中进行了详细说明，此处不再赘述。

本公开示例实施方式还提供一种集成电路，特别是3D集成电路，包括上述硅通孔检测电路。当然在该集成电路中还可以包括PCB板、电容或电阻等元器件，因其均为现有技术，本公开实施例在此不复赘述。

需要说明的是，尽管在附图中以特定顺序描述了本公开中方法的各个步骤，但是，这并非要求或者暗示必须按照该特定顺序来执行这些步骤，或是必须执行全部所示的步骤才能实现期望的结果。附加的或备选的，可以省略某些步骤，将多个步骤合并为一个步骤执行，以及/或者将一个步骤分解为多个步骤执行等。

所属技术领域的技术人员能够理解，本发明的各个方面可以实现为系统、方法或程序产品。因此，本发明的各个方面可以具体实现为以下形式，即：完全的硬件实施例、完全的软件实施例(包括固件、微代码等)，或硬件和软件方面结合的实施例，这里可以统称为“电路”、“模块”或“系统”。

此外，上述附图仅是根据本发明示例性实施例的方法所包括的处理的示意性说明，而不是限制目的。易于理解，上述附图所示的处理并不表明或限制这些处理的时间顺序。另外，也易于理解，这些处理可以是例如在多个模块中同步或异步执行的。

本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其他实施例。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由权利要求指出。

应当理解的是，本公开并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本公开的范围仅由所附的权利要求来限。

Claims (14)

1.一种硅通孔检测电路，其特征在于，包括：

第一检测模块，包括：

第一比较单元；

第一输入单元，用于在第一时钟信号控制下将输入信号传输至所述第一比较单元的第一输入端；

第一开关单元，用于在第一检测控制信号控制下将第一节点的信号传输至所述第一比较单元的第二输入端，所述第一节点连接于硅通孔的第一端；

第二检测模块，包括：

第二输入单元，用于在第二时钟信号控制下将所述输入信号传输至第二节点；

第二开关单元，用于在第二检测控制信号控制下将第二节点的信号传输至硅通孔的第二端。

2.如权利要求1所述的硅通孔检测电路，其特征在于，所述第一输入单元包括：

第一触发器，输入端连接输入信号，输出端连接第一比较单元的第一输入端，时钟端连接第一时钟信号。

3.如权利要求2所述的硅通孔检测电路，其特征在于，所述第一输入单元还包括：

第一选择器，第一输入端连接输入信号，第二输入端连接第一比较单元的输出端，控制端连接第一选择控制信号，输出端连接所述第一触发器的输入端。

4.如权利要求3所述的硅通孔检测电路，其特征在于，所述第一检测模块还包括：

第三开关单元，第一端连接于所述第一触发器的输出端，第二端连接于所述第一节点，控制端连接第一检测控制信号。

5.如权利要求1所述的硅通孔检测电路，其特征在于，所述第二输入单元包括：

第二触发器，输入端连接输入信号，输出端连接第二节点，时钟端连接第二时钟信号。

6.如权利要求5所述的硅通孔检测电路，其特征在于，所述第二输入单元还包括：

第二选择器，第一输入端连接输入信号，控制端连接第二选择控制信号，输出端连接所述第二触发器的输入端。

7.如权利要求6所述的硅通孔检测电路，其特征在于，所述第二检测模块还包括：

第四开关单元，第一端连接所述硅通孔的第二端，控制端连接所述第二检测控制信号；

第二比较单元，第一输入端连接所述第四开关单元的第二端，第二输入端连接所述第二节点，输出端连接所述第二选择器的第二输入端。

8.如权利要求7所述的硅通孔检测电路，其特征在于，所述第一检测模块设置于第一芯片层，所述第二检测模块设置于第二芯片层，所述第一芯片层和所述第二芯片层通过硅通孔连接。

9.如权利要求8所述的硅通孔检测电路，其特征在于，所述第一芯片层上顺序设置有多个第一检测模块，其中，前一个第一检测模块中的第一触发器的输出端连接于后一个第一检测模块的输入端；

所述第二芯片层上顺序设置有多个第二检测模块，其中，前一个第二检测模块中的第二触发器的输出端连接于后一个第二检测模块的输入端。

10.如权利要求9所述的硅通孔检测电路，其特征在于，所述硅通孔检测电路还包括：

第三比较单元，多个所述第一比较单元的输出端分别连接于所述第三比较单元的输入端。

11.如权利要求1-10任一项所述的硅通孔检测电路，其特征在于，各个比较单元为异或门。

12.如权利要求1所述的硅通孔检测电路，其特征在于：

所述第一开关单元为N型金属氧化物半导体晶体管，所述第二开关单元为P型金属氧化物半导体晶体管；

或者，所述第一开关单元为P型金属氧化物半导体晶体管，所述第二开关单元为N型金属氧化物半导体晶体管。

13.如权利要求1所述的硅通孔检测电路，其特征在于，所述第一开关单元和第二开关单元均为互补金属氧化物半导体传输门。

14.一种集成电路，其特征在于，包括如权利要求1-13任一所述硅通孔检测电路。