CN209446727U - 硅通孔检测电路及集成电路 - Google Patents

Abstract

本公开是关于一种硅通孔检测电路及集成电路，所述硅通孔检测电路包括：输入模块和比较模块，输入模块包括第一开关单元，控制端连接第一检测控制信号，第一端连接第一电源端，第二端连接硅通孔的第一端，用于响应第一检测控制信号而导通将第一电源信号传输至硅通孔的第一端；比较模块第一输入端连接硅通孔的第二端，第二输入端连接参考信号，用于比较硅通孔第二端的信号和参考信号。通过第一检测控制信号控制第一开关单元导通，将第一开关单元第一端的第一电源信号经过和第一开关单元第二端连接的硅通孔传输至比较模块的第一输入端，比较模块的第二输入端输入参考信号实现了硅通孔连通性的检测，结构简单，适用于大规模集成电路。

Description

硅通孔检测电路及集成电路

技术领域

本公开涉及集成电路技术领域，具体而言，涉及一种硅通孔检测电路及集成电路。

背景技术

随着技术的发展和进步，3D芯片的使用越来越广泛，3D芯片通过TSV(Through-Silicon Vias，硅通孔)实现多层硅片的连接。TSV在制造和绑定过程中易出现故障，TSV故障势必会影响3D芯片的性能。

目前，对于TSV数量较少的3D集成电路，其堆叠层中往往不设置中介层，对于TSV数量较大的3D集成电路，通常会在堆叠结构中设置中介层。多层堆叠层通过TSV互连通信，但在制造和绑定过程中TSV易出现故障，因此需要检测TSV的连通性。

需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。

发明内容

本公开的目的在于提供一种硅通孔检测电路及集成电路，进而对3D集成电路中的硅通孔的连通性进行检测。

根据本公开的第一方面，提供一种硅通孔检测电路，所述硅通孔检测电路包括：

输入模块，包括第一开关单元，控制端连接第一检测控制信号，第一端连接第一电源端，第二端连接硅通孔的第一端，用于响应第一检测控制信号而导通将第一电源信号传输至硅通孔的第一端；

比较模块，第一输入端连接硅通孔的第二端，第二输入端连接参考信号，用于比较所述硅通孔第二端的信号和所述参考信号。

根据本公开的一实施方式，所述输入模块设置于第一芯片层上，所述比较模块设置于第二芯片层上，所述第一芯片层和所述第二芯片层通过硅通孔连接。

根据本公开的一实施方式，所述第一芯片层上设置有N个所述输入模块，N个所述输入模块中的每个输入模块对应连接于一硅通孔串的第一端，所述硅通孔串的第二端连接所述比较模块的第一输入端，所述硅通孔串包括多个串联的硅通孔。

根据本公开的一实施方式，所述比较模块包括：

N个比较单元，N个所述比较单元中的每个比较单元的第一输入端分别连接一硅通孔串的第二端，N个比较单元的第二输入端连接所述参考信号。

根据本公开的一实施方式，所述硅通孔检测电路还包括：

输出模块，包括：

触发器，连接输出控制信号、时钟信号端和第一节点，用于响应时钟信号将所述输出控制信号传输至所述第一节点；

第二开关单元，连接所述硅通孔串的第二端、所述第一节点和所述比较模块的第一输入端，用于响应所述触发器输出的信号而导通以将所述硅通孔串的第二端的信号传输至所述比较模块的第一输入端；

根据本公开的一实施方式，所述硅通孔检测电路包括：

N个所述输出模块，N个所述输出模块中的每个输出模块的第二开关单元的第一端分别连接一硅通孔串的第二端，N个所述输出模块中的每个输出模块的第二开关单元的第二端连接所述比较模块的第一输入端，N个所述输出模块按照其对应连接的硅通孔串的顺序排布，前一个输出模块中触发器的输出端连接于后一个输出模块中的触发器的输入端；

所述比较模块，包括：

一所述比较单元，N个所述第二开关单元的第二端连接于所述比较单元的第一输入端，所述比较单元的第二输入端连接于所述参考信号。

根据本公开的一实施方式，所述硅通孔检测电路包括：

N个所述输出模块，N个所述输出模块中的每个输出模块的第二开关单元的第一端分别连接一硅通孔串的第二端，N个所述输出模块中的每个输出模块的第二开关单元的第二端连接比较模块的第一输入端，N个所述输出模块中触发器的输入端均连接输出控制信号；

所述比较模块，包括：

N个所述比较单元，N个所述第二开关单元的第二端分别连接相应所述比较单元的第一输入端，N个所述比较单元的第二端连接于所述参考信号。

根据本公开的一实施方式，所述输入模块还包括：

第三开关单元，控制端连接第二检测控制信号，第一端连接所述第一开关单元的第二端，第二端连接所述硅通孔的第一端，用于响应所述第二检测控制信号而导通将所述第一开关单元第二端的信号传输至所述硅通孔的第一端。

根据本公开的一实施方式，所述硅通孔检测电路包括：

M′N个所述输入模块，每个所述输入模块连接一所述硅通孔的第一端；

M′N个所述硅通孔形成N个所述硅通孔串，每个所述硅通孔串具有M个串联的所述硅通孔，每个所述硅通孔串的第二端连接一输出模块；

其中，所述硅通孔串的信号输入端为第一端，信号输出端为第二端。

根据本公开的一实施方式，所述硅通孔检测电路还包括：

选择模块，用于根据选择控制信号将所述第一检测控制信号传输至M个芯片层中的一个芯片层上的第一开关单元的控制端，并且将第二检测控制信号传输至N个硅通孔串中的一个硅通孔串对应的第三开关单元的控制端。

根据本公开的一实施方式，所述硅通孔检测电路还包括：

第一检测硅通孔，所述第一检测硅通孔的一端连接所述选择模块的第一检测控制信号输出端，另一端连接所述第一开关单元的控制端；

第二检测硅通孔，所述第二检测硅通孔的一端连接所述选择模块的第二检测控制信号输出端，另一端连接所述第三开关单元的控制端。

根据本公开的一实施方式，所述硅通孔检测电路包括：

M个所述第一检测硅通孔，其中每个第一检测硅通孔的第一端连接一芯片层中的多个所述第一开关单元的控制端；

所述选择模块根据选择控制信号将第一检测控制信号传输至所述第一检测硅通孔的第二端。

根据本公开的一实施方式，所述硅通孔检测电路包括：

N个所述第二检测硅通孔，其中每个第二检测硅通孔的第一端连接一硅通孔串对应的多个所述第三开关单元的控制端；

所述选择模块根据选择控制信号将所述第二检测控制信号传输至一所述第二检测硅通孔的第二端。

根据本公开的一实施方式，所述比较模块和所述输出模块设置于集成电路的基底芯片层。

根据本公开的一实施方式，所述比较模块和所述输出模块设置于集成电路的顶层芯片层，所述顶层芯片层为多层芯片层中距离基底芯片层最远的一层芯片层。

根据本公开的第二方面，提供一种集成电路，包括上述的硅通孔检测电路。

本公开提供的硅通孔检测电路，通过第一检测控制信号控制第一开关单元导通，将第一开关单元第一端的第一电源信号经过和第一开关单元第二端连接的硅通孔传输至比较模块的第一输入端，比较模块的第二输入端输入参考信号，通过比较模块第一输入端和第二输入端的输入信号，若比较模块第一输入端和第二输入端输入的信号不同则该硅通孔为故障硅通孔，实现了硅通孔连通性的检测，并且结构简单，适用于大规模集成电路。

应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。

附图说明

通过参照附图来详细描述其示例实施例，本公开的上述和其它特征及优点将变得更加明显。

图1a为无故障TSV的示意图；

图1b为孔洞故障TSV的示意图；

图1c为漏电故障TSV的示意图；

图2为本公开示例性实施例提供的第一种硅通孔检测电路的示意图；

图3为本公开示例性实施例提供的第二种硅通孔检测电路的示意图；

图4为本公开示例性实施例提供的第三种硅通孔检测电路的示意图；

图5为本公开示例性实施例提供的第四种硅通孔检测电路的示意图；

图6为本公开示例性实施例提供的第五种硅通孔检测电路的示意图；

图7为本公开示例性实施例提供的第六种硅通孔检测电路的示意图；

图8为本公开示例性实施例提供的第七种硅通孔检测电路的示意图；

图9为本公开示例性实施例提供的第八种硅通孔检测电路的示意图；

图10为本公开示例性实施例提供的第九种硅通孔检测电路的示意图；

图11为本公开示例性实施例提供的一种输入模块的示意图；

图12为本公开示例性实施例提供的一种输出模块的示意图；

图13为本公开示例性实施例提供的一种选择模块的示意图；

图14为本公开示例性实施例提供的一种硅通孔检测方法的流程图。

图中：

100、输入模块；110、第一开关单元；120、第三开关单元；200、比较模块；300、硅通孔；400、输出模块；410、触发器；420、第二开关单元；500、选择模块；600、第一检测硅通孔；700、第二检测硅通孔。

VDD、第一电源信号；Vref、参考信号；DCS1、第一检测控制信号；DCS2、第二检测控制信号；CLK、时钟信号；OCS、输出控制信号。

具体实施方式

现在将参考附图更全面地描述示例实施例。然而，示例实施例能够以多种形式实施，且不应被理解为限于在此阐述的实施例；相反，提供这些实施例使得本公开将全面和完整，并将示例实施例的构思全面地传达给本领域的技术人员。在图中相同的附图标记表示相同或类似的部分，因而将省略对它们的重复描述。

此外，所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施例中。在下面的描述中，提供许多具体细节从而给出对本公开的实施例的充分理解。然而，本领域技术人员将意识到，可以实践本公开的技术方案而没有所述特定细节中的一个或更多，或者可以采用其它的方法、组元、材料、装置、步骤等。在其它情况下，不详细示出或描述公知结构、方法、装置、实现、材料或者操作以避免模糊本公开的各方面。

附图中所示的方框图仅仅是功能实体，不一定必须与物理上独立的实体相对应。即，可以采用软件形式来实现这些功能实体，或在一个或多个软件硬化的模块中实现这些功能实体或功能实体的一部分，或在不同网络和/或处理器装置和/或微控制器装置中实现这些功能实体。

相关技术中，无故障TSV如图1a所示，通常TSV会存在如图1b所示的孔洞故障，或者如图1c所示的漏电故障。当TSV存在孔洞或者漏电故障时通过TSV的信号就回发生变化。

本公开示意性实施例首先提供一种硅通孔检测电路，如图2所示，该硅通孔检测电路包括输入模块100和比较模块200；输入模块100包括第一开关单元110，控制端连接第一检测控制信号DCS1端，第一端连接第一电源端，第二端连接硅通孔的第一端，用于响应第一检测控制信号DCS1而导通将第一电源信号VDD传输至硅通孔的第一端；比较模块200第一输入端连接硅通孔的第二端，第二输入端连接参考信号，用于比较硅通孔第二端的信号和所述参考信号Vref。

比较模块200用于比较参考信号Vref和流经硅通孔的信号，在实际应用中可以通过调节第一电源信号VDD的电压以及第一开关单元110的参数，使得输入硅通孔的的信号和参考信号Vref相同。输入硅通孔的信号流经硅通孔后，输入比较模块200的第一输入端，比较模块200第二输入模块100输入比较模块200的第二输入端。比较模块200比较第一输入端和第二输入端输入的信号，相同则硅通孔无故障，不同则硅通孔存在故障。其中，当比较模块200第一输入端和第二输入端输入的信号的差异在预设范围内时，比较模块200第一输入端和第二输入端输入的信号可以被认为相同。

本公开实施例中所述的硅通孔可以是连通相邻的芯片层的硅通孔，也可以是连接不相邻层芯片层的串联的硅通孔串，本公开实施例对此不做具体限定。

本公开提供的硅通孔检测电路，通过第一检测控制信号DCS1控制第一开关单元110导通，将第一开关单元110第一端的第一电源信号VDD经过和第一开关单元110第二端连接的硅通孔传输至比较模块200的第一输入端，比较模块200的第二输入端输入参考信号Vref，通过比较模块200第一输入端和第二输入端的输入信号，若比较模块200第一输入端和第二输入端输入的信号不同则该硅通孔为故障硅通孔，实现了硅通孔连通性的检测，并且结构简单，适用于大规模集成电路。

由于硅通孔是用于连通不同层的芯片层，因此输入模块100设置于第一芯片层上，比较模块200设置于第二芯片层上，所述第一芯片层和第二芯片层通过硅通孔连接。

如图3所示，当一芯片层上设置有N个硅通孔时，可以在该芯片层上设置有N个输入模块100，N个所述输入模块100中的每个输入模块100对应连接于一硅通孔串的第一端，所述硅通孔串的第二端连接所述比较模块200的第一输入端，所述硅通孔串包括多个串联的硅通孔。

相应的，所述比较模块200可以包括：N个比较单元，N个比较单元中的每个比较单元的第一输入端分别连接一硅通孔串的第二端，N个比较单元的第二输入端连接参考信号。

进一步的，如图4所示，所述硅通孔检测电路还包括：输出模块400，输出模块400设置于硅通孔和比较模块200之间，如图12所示，该输出模块400可以包括触发器410和第二开关单元420；触发器410连接输出控制信号OCS端、时钟信号CLK端和第一节点，用于响应时钟信号CLK将输出控制信号OCS传输至所述第一节点；第二开关单元420连接所述硅通孔串的第二端、触发器410的输出端和所述比较模块200的第一输入端，用于响应所述触发器410输出的信号而导通以将所述硅通孔串的第二端的信号传输至比较模块200的第一输入端。

比较模块200和所述输出模块400设置于集成电路的基底芯片层；或者，比较模块200和所述输出模块400设置于集成电路的顶层芯片层，所述顶层芯片层为多层芯片层中距离基底芯片层最远的一层芯片层。也即是说，第二芯片层可以是3D集成电路的基底层或者顶层。当第二芯片层是3D集成电路的基底层，也即是说比较模块200位于基底层，此时支持从下至上检测硅通孔。当第二芯片层是3D集成电路的顶层时，也即是说比较模块200位于顶层，此时支持从上至下检测硅通孔。

触发器410在时钟信号CLK的控制下，将输出控制信号OCS传输至第二开关单元420的控制端，以导通第二开关单元420。第二开关单元420将硅通孔第二端的信号传输至比较模块200的第一输入端。触发器410的输入端可以连接一与门，与门的两个输入端分别输入输出控制信号OCS和检测使能信号EN，当其两端均有信号输入时，输出控制信号OCS被输入触发器410。

进一步的，如图5所示，当硅通孔检测电路包括N个输入模块100时，硅通孔检测电路还可以包括N个输出模块400，N个所述输出模块400中的每个输出模块400的第二开关单元420的第一端分别连接一硅通孔串的第二端，N个所述输出模块400中的每个输出模块400的第二开关单元420的第二端连接比较模块200的第一输入端。

在本公开实施例提供的一种可行的实施方式中，如图6和图9所示，所述比较模块200可以包括一比较单元，N个所述第二开关单元420的第二端连接于所述比较单元的第一输入端，所述比较单元的第二输入端连接于所述参考信号。此时，硅通孔中的N个所述输出模块中的每个输出模块的第二开关单元的第二端连接比较模块的第一输入端，N个输出模块按照其对应连接的硅通孔串的顺序排布，前一个输出模块中触发器的输出端连接于后一个输出模块中的触发器的输入端，输出模块序列中的第一个输出模块的触发器的输入端连接输出控制信号。通过多个输出模块中的触发器410形成的扫描链，通过时钟信号CLK控制扫描链依次输出输出控制信号OCS控制一第二开关单元420导通，将该第二开关单元420对应的硅通孔的信号传输至比较模块200的第一输入端，依次检测硅通孔的连通性能。减少了电路中比较单元的数量，简化了电路结构，节约了成本。

在本公开实施例提供的一种可行的实施方式中，如图5和图7所示，所述比较模块200包括：N个比较单元，N个所述第二开关单元420的第二端分别连接一比较单元的第一输入端，N个所述比较单元的第二端连接于所述参考信号，N个输出模块中触发器的输入端均连接输出控制信号。每个输出模块对应连接一比较单元，检测结果直观，便于后续分析，并且控制简单。

进一步的，如图11所示，所述输入模块100还包括：第三开关单元120，控制端连接第二检测控制信号DSC2端，第一端连接第一开关单元110的第二端，第二端连接硅通孔的第一端，用于响应第二检测控制信号而导通将第一开关单元110第二端的信号传输至硅通孔的第一端。当第一开关单元110和第三开关单元120同时导通时，第一电源信号VDD输入硅通孔。

在实际应用中，3D集成电路中通常包括多层堆叠层，并且相邻的堆叠层需要多个硅通孔连通。如图7所示，为了检测包括M个堆叠层且每个堆叠层包括N个硅通孔的检测集成电路，所述硅通孔检测电路可以包括：M′N个输入模块100，每个输入模块100连接一硅通孔的第一端；M′N硅通孔形成N个硅通孔串，每个硅通孔串具有M个串联的硅通孔，每个所述硅通孔串的第二端连接一输出模块；其中，所述硅通孔串的信号输入端为第一端，信号输出端为第二端。

其中，比较模块200可以设置在3D集成电路的基底层或者顶层。可以通过控制给M个堆叠层中的一层或者多层中的第一开关单元110提供第一检测控制信号DCS1，给N个硅通孔串中的一个或者多个对应的第三开关单元120提供第二检测控制信号DSC2进而选择，对一个或者多个硅通孔串进行检测，并且可以选择一硅通孔串中的部分硅通孔进行检测。

比如，对于一个具有四层堆叠结构的3D集成电路，相邻的堆叠层中具有四个硅通孔，每个硅通孔的上端连接有输入模块100，输出模块400和比较模块200位于基底层，可以将第一检测控制信号DCS1输出至第三层堆叠层中的第一开关单元110的控制端，将第二检测控制信号DSC2传输至第二列硅通孔对应的第三开关单元120，此时检测的为第二列硅通孔串中的第三层和第四层之间的硅通孔。

进一步的，如图8所示，可以在集成电路的基底芯片层和顶层芯片层上均设置比较模块200，也即是，在硅通孔串的两端均连接有比较模块200，基底芯片层上的比较模块的第一输入端通过输出模块400连接于硅通孔串的一端，顶层芯片层上的比较模块200的第一输入端通过第四开关单元连接于硅通孔串的另一端，第四开关单元响应控制信号而导通将硅通孔串上的信号传输至比较模块200，全部比较模块200的第二输入端连接参考信号。此时可以根据测试需求选择从上至下测试或者从下至上测试，从上至下测试使用基底层芯片层上的比较模块200，从下至上测试使用顶层芯片层上的比较模块200。

为了将第一检测控制信号DCS1传输至待相应的第一开关单元110的控制端，并且将第二检测控制信号DSC2传输至相应的第三开关单元120的控制端。如图10和13所示，所述硅通孔检测电路还包括：选择模块500，用于根据选择控制信号将所述第一检测控制信号DCS1传输至M个堆叠层中的一个堆叠层上的第一开关单元110的控制端，并且将第二检测控制信号DSC2传输至N个硅通孔串中的一个硅通孔串对应的第三开关单元120的控制端。

其中，选择模块500可以包括第一选择单元和第二选择单元，第一选择单元用于选择将第一检测控制信号DCS1传输至多层堆叠层中的一层堆叠层中的第一选择单元的控制端；第二选择单元用于选择将第二检测控制信号DSC2传输至多个硅通孔串中的一硅通孔串对应的第三开关单元120的控制端。

第一选择单元和第二选择单元可以是选择器，通过选择控制信号选择将输入信号传输至多个输出端中的一个输出端，第一选择单元中的选择器的每个输出端可以连接一与门，与门的另一输入端连接检测使能信号EN。

示例的，可以给3D集成电路中的硅通孔按照其所在的堆叠层和其在每一层中的位置进行编号，比如可以采用如表1所示的方式对硅通孔进行编号，然后选择模块500通过对应的编号选择将第一检测控制信号DCS1和第二检测控制信号DSC2传输至和该编号对应的硅通孔连接的第一开关单元110和第三开关单元120。

表1

进一步的，所述硅通孔检测电路还包括第一检测硅通孔600和第二检测硅通孔700，所述第一检测硅通孔一端连接选择模块500的第一检测控制信号DCS1输出端，另一端连接所述第一开关单元110的控制端；所述第二检测硅通孔700的一端连接选择模块500的第二检测控制信号DSC2输出端，另一端连接所述第三开关单元120的控制端。第一检测硅通孔600用于将第一检测控制信号DCS1传输至对应的第一开关单元110的控制端，第二检测硅通孔700用于将第二检测控制信号DSC2传输至对应的第三开关单元120的控制端。

其中，所述硅通孔检测电路可以包括：M个所述第一检测硅通孔600，其中每个第一检测硅通孔600的第一端连接一芯片层中的多个第一开关单元110的控制端；选择模块500根据选择控制信号将第一检测控制信号DCS1传输至第一检测硅通孔600的第二端。M个第一检测硅通孔中的每一第一检测硅通孔600连接一堆叠层，该堆叠层中所有的输入模块100的第一开关单元110的控制端均连接于该第一检测硅通孔600。

所述硅通孔检测电路可以包括：N个所述第二检测硅通孔700，其中每个第二检测硅通孔700的第一端连接一硅通孔串对应的多个第三开关单元120的控制端；选择模块500根据选择控制信号将第二检测控制信号DSC2传输至一第二检测硅通孔700的第二端。N个第二检测硅通孔700中的每一第二检测硅通孔700连接一硅通孔串，该硅通孔中对应的多个输入模块100的第二开关单元420的控制端均连接于该第二检测硅通孔700。

需要说明的是，本公开实施例所述的第一检测硅通孔600和第二检测硅通孔700也为硅通孔，并且是经过检测的无故障硅通孔。本公开实施例中所述的第一开关单元110、第二开关单元420和第三开关单元120可以是晶体管，也可以是传输门等元件。本公开实施例中所述的硅通孔的第一端和第二端分别指硅通孔的两端，第一端可以是上端或者下端，本公开实施例对此不做具体限定。本公开实施例中所述的M和N均为大于等于1的正整数。

本公开实施例提供的硅通孔检测电路可以配合修补电路来增加硅通孔的可靠度，通过本公开体用的硅通孔检测电路发现故障硅通孔，然后通过相关技术中的修补电路，特别是冗余机制提供的硅通孔替换故障硅通孔。

在本公开示例性实施例中还提供一种硅通孔检测方法，如图14所示，所述硅通孔检测方法包括：

步骤S1，利用第一检测控制信号DCS1导通第一开关单元110，第一电源信号VDD经由第一开关单元110和硅通孔传输至比较模块200的第一输入端；

步骤S2，将参考信号Vref传输至所述比较模块200的第二输入端；

步骤S3，通过所述比较模块200比较第一输入端和第二输入端输入的信号，判断硅通孔是否有故障。

在本公开示例性实施例中还提供一种集成电路，包括本公开实施例所述的硅通孔检测电路。当然在实际应用中该集成电路还可以包括PCB板、电阻和电容等元件，因其均为现有技术，本公开实施例对此不做具体限定。

需要说明的是，尽管在附图中以特定顺序描述了本公开中方法的各个步骤，但是，这并非要求或者暗示必须按照该特定顺序来执行这些步骤，或是必须执行全部所示的步骤才能实现期望的结果。附加的或备选的，可以省略某些步骤，将多个步骤合并为一个步骤执行，以及/或者将一个步骤分解为多个步骤执行等。

此外，上述附图仅是根据本发明示例性实施例的方法所包括的处理的示意性说明，而不是限制目的。易于理解，上述附图所示的处理并不表明或限制这些处理的时间顺序。另外，也易于理解，这些处理可以是例如在多个模块中同步或异步执行的。

本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其他实施例。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由权利要求指出。

应当理解的是，本公开并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本公开的范围仅由所附的权利要求来限。

Claims (16)

1.一种硅通孔检测电路，其特征在于，所述硅通孔检测电路包括：

输入模块，包括第一开关单元，控制端连接第一检测控制信号，第一端连接第一电源端，第二端连接硅通孔的第一端，用于响应第一检测控制信号而导通将第一电源信号传输至硅通孔的第一端；

比较模块，第一输入端连接硅通孔的第二端，第二输入端连接参考信号，用于比较所述硅通孔第二端的信号和所述参考信号。

2.如权利要求1所述的硅通孔检测电路，其特征在于，所述输入模块设置于第一芯片层上，所述比较模块设置于第二芯片层上，所述第一芯片层和所述第二芯片层通过硅通孔连接。

3.如权利要求2所述的硅通孔检测电路，其特征在于，所述第一芯片层上设置有N个所述输入模块，N个所述输入模块中的每个输入模块对应连接于一硅通孔串的第一端，所述硅通孔串的第二端连接所述比较模块的第一输入端，所述硅通孔串包括多个串联的硅通孔。

4.如权利要求3所述的硅通孔检测电路，其特征在于，所述比较模块包括：

N个比较单元，N个所述比较单元中的每个比较单元的第一输入端分别连接一硅通孔串的第二端，N个比较单元的第二输入端连接所述参考信号。

5.如权利要求4所述的硅通孔检测电路，其特征在于，所述硅通孔检测电路还包括：

输出模块，包括：

触发器，连接输出控制信号、时钟信号端和第一节点，用于响应时钟信号将所述输出控制信号传输至所述第一节点；

第二开关单元，连接所述硅通孔串的第二端、所述第一节点和所述比较模块的第一输入端，用于响应所述触发器输出的信号而导通以将所述硅通孔串的第二端的信号传输至所述比较模块的第一输入端。

6.如权利要求5所述的硅通孔检测电路，其特征在于，所述硅通孔检测电路包括：

N个所述输出模块，N个所述输出模块中的每个输出模块的第二开关单元的第一端分别连接一硅通孔串的第二端，N个所述输出模块中的每个输出模块的第二开关单元的第二端连接所述比较模块的第一输入端，N个所述输出模块按照其对应连接的硅通孔串的顺序排布，前一个输出模块中触发器的输出端连接于后一个输出模块中的触发器的输入端；

所述比较模块，包括：

一所述比较单元，N个所述第二开关单元的第二端连接于所述比较单元的第一输入端，所述比较单元的第二输入端连接于所述参考信号。

7.如权利要求5所述的硅通孔检测电路，其特征在于，所述硅通孔检测电路包括：

N个所述输出模块，N个所述输出模块中的每个输出模块的第二开关单元的第一端分别连接一硅通孔串的第二端，N个所述输出模块中的每个输出模块的第二开关单元的第二端连接比较模块的第一输入端，N个所述输出模块中触发器的输入端均连接输出控制信号；

所述比较模块，包括：

N个所述比较单元，N个所述第二开关单元的第二端分别连接相应所述比较单元的第一输入端，N个所述比较单元的第二端连接于所述参考信号。

8.如权利要求6或7所述的硅通孔检测电路，其特征在于，所述输入模块还包括：

第三开关单元，控制端连接第二检测控制信号，第一端连接所述第一开关单元的第二端，第二端连接所述硅通孔的第一端，用于响应所述第二检测控制信号而导通将所述第一开关单元第二端的信号传输至所述硅通孔的第一端。

9.如权利要求8所述的硅通孔检测电路，其特征在于，用于包括M个芯片层且每个芯片层包括N个硅通孔的集成电路，所述硅通孔检测电路包括：

M′N个所述输入模块，每个所述输入模块连接一所述硅通孔的第一端；

M′N个所述硅通孔形成N个所述硅通孔串，每个所述硅通孔串具有M个串联的所述硅通孔，每个所述硅通孔串的第二端连接一输出模块；

其中，所述硅通孔串的信号输入端为第一端，信号输出端为第二端。

10.如权利要求9所述的硅通孔检测电路，其特征在于，所述硅通孔检测电路还包括：

选择模块，用于根据选择控制信号将所述第一检测控制信号传输至M个芯片层中的一个芯片层上的第一开关单元的控制端，并且将第二检测控制信号传输至N个硅通孔串中的一个硅通孔串对应的第三开关单元的控制端。

11.如权利要求10所述的硅通孔检测电路，其特征在于，所述硅通孔检测电路还包括：

第一检测硅通孔，所述第一检测硅通孔的一端连接所述选择模块的第一检测控制信号输出端，另一端连接所述第一开关单元的控制端；

第二检测硅通孔，所述第二检测硅通孔的一端连接所述选择模块的第二检测控制信号输出端，另一端连接所述第三开关单元的控制端。

12.如权利要求11所述的硅通孔检测电路，其特征在于，所述硅通孔检测电路包括：

M个所述第一检测硅通孔，其中每个第一检测硅通孔的第一端连接一芯片层中的多个所述第一开关单元的控制端；

所述选择模块根据选择控制信号将第一检测控制信号传输至所述第一检测硅通孔的第二端。

13.如权利要求11所述的硅通孔检测电路，其特征在于，所述硅通孔检测电路包括：

N个所述第二检测硅通孔，其中每个第二检测硅通孔的第一端连接一硅通孔串对应的多个所述第三开关单元的控制端；

所述选择模块根据选择控制信号将所述第二检测控制信号传输至一所述第二检测硅通孔的第二端。

14.如权利要求5所述的硅通孔检测电路，其特征在于，所述比较模块和所述输出模块设置于集成电路的基底芯片层。

15.如权利要求5所述的硅通孔检测电路，其特征在于，所述比较模块和所述输出模块设置于集成电路的顶层芯片层，所述顶层芯片层为多层芯片层中距离基底芯片层最远的一层芯片层。

16.一种集成电路，其特征在于，包括权利要求1-15任一所述的硅通孔检测电路。