CN110648934A - 具有用于促进连通性测试的贯穿堆叠互连的半导体装置 - Google Patents

具有用于促进连通性测试的贯穿堆叠互连的半导体装置 Download PDF

Info

Publication number
CN110648934A
CN110648934A CN201910432906.3A CN201910432906A CN110648934A CN 110648934 A CN110648934 A CN 110648934A CN 201910432906 A CN201910432906 A CN 201910432906A CN 110648934 A CN110648934 A CN 110648934A
Authority
CN
China
Prior art keywords
stack
interconnect
signal
interconnects
semiconductor die
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201910432906.3A
Other languages
English (en)
Inventor
C·N·默尔
S·E·史密斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN110648934A publication Critical patent/CN110648934A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2853—Electrical testing of internal connections or -isolation, e.g. latch-up or chip-to-lead connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
    • G01R27/14—Measuring resistance by measuring current or voltage obtained from a reference source
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16148—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a bonding area protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06548—Conductive via connections through the substrate, container, or encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Automation & Control Theory (AREA)
  • General Engineering & Computer Science (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本文中揭示具有用于促进连通性测试的贯穿堆叠互连的半导体装置，以及相关联的系统及方法。在一个实施例中，半导体装置包含半导体裸片堆叠及延伸穿过所述堆叠以电耦合所述半导体裸片的多个贯穿堆叠互连。所述互连包含功能互连及至少一个测试互连。所述测试互连定位在比所述功能互连更易于产生连通性缺陷的所述堆叠的部分中。因此，测试所述测试互连的所述连通性可提供所述功能互连的所述连通性的指示。

Description

具有用于促进连通性测试的贯穿堆叠互连的半导体装置
技术领域
本发明一般涉及具有贯穿堆叠互连的半导体装置，且更特定来说涉及具有用于连通性测试的延伸穿过易于翘曲的区域的专用贯穿堆叠互连的半导体装置。
背景技术
封装的半导体裸片，包含存储器芯片、微处理器芯片及成像器芯片，通常包含安装在衬底上并封装在保护覆盖物中的一或多个半导体裸片。半导体裸片包含功能特征，例如存储器单元、处理器电路及成像器装置，以及电连接到功能特征的接合垫。接合垫可电连接到保护覆盖物外部的端子，以允许半导体裸片连接到更高级别的电路。在一些封装内，半导体裸片可通过放置在相邻半导体裸片之间的单独互连而堆叠在彼此上且彼此电连接。在此些封装中，每一互连可包含导电材料(例如，焊料)及相邻半导体裸片的相对表面上的一对触点。例如，可在触点之间放置金属焊料并回流以形成导电接头。
此些传统封装的一个挑战为在接合操作期间可存在热及/或力的变化以形成互连。这可能会影响互连的质量，例如，导致跨越焊点的开路，跨越焊点的高欧姆电阻，附近互连之间的焊接桥接等。
发明内容
根据本申请案的实施例，一种用于测试延伸穿过半导体裸片堆叠的贯穿堆叠互连的连通性的方法包括：确定延伸穿过所述堆叠的第一部分的第一贯穿堆叠互连的电阻；及基于所述所确定的电阻，确定延伸穿过堆叠的第二部分的多个第二贯穿堆叠互连的所述连通性，其中所述堆叠的所述第二部分比所述堆叠的所述第一部分更不易于发生连通性缺陷。
根据本申请案的另一实施例，一种用于测试延伸穿过半导体裸片堆叠的功能贯穿堆叠互连的连通性的方法包括：将具有第一驱动强度的第一信号从所述堆叠中的第一半导体裸片提供到测试贯穿堆叠互连；将具有第二驱动强度的第二信号从所述堆叠中的第二半导体裸片提供到所述测试贯穿堆叠互连；接收指示所述测试贯穿堆叠互连的所得电压的信号，所述所得电压在所述第一半导体裸片处确定；当指示所述所得电压的所述信号具有第一状态时，确定基本上所有所述功能贯穿堆叠互连均电连接；及当指示所述所得电压的所述信号具有第二状态时，确定除了所述测试贯穿堆叠互连之外的所述功能贯穿堆叠互连中的至少一者电断开连接。
根据本申请案的又另一实施例，一种用于测试延伸穿过半导体裸片堆叠的贯穿堆叠互连的连通性的方法包括：确定所述堆叠的第一半导体裸片与所述堆叠中的所述其它半导体裸片中的每一者之间的第一贯穿堆叠互连的电阻，所述第一贯穿堆叠互连延伸穿过所述堆叠的第一部分；确定所述第一半导体裸片与所述堆叠中的所述其它半导体裸片中的每一者之间的第二贯穿堆叠互连的电阻，所述第二贯穿堆叠互连延伸穿过所述堆叠的第二部分；当所述电阻中的每一者高于阈值量级时，确定基本上所有多个第三贯穿堆叠互连电连接，所述第三贯穿堆叠互连延伸穿过所述堆叠的第三部分；及当所述电阻中的至少一者低于所述阈值量级时，确定所述第三贯穿堆叠互连的至少部分电断开连接。
根据本申请案的另一实施例，一种半导体装置包括：第一半导体裸片；第二半导体裸片，其堆叠在所述第一半导体裸片上方；及贯穿堆叠互连，其在所述第一半导体裸片与所述第二半导体裸片之间延伸，所述贯穿堆叠互连包含—多个第一贯穿堆叠互连；第二贯穿堆叠互连，其经定位比所述第一贯穿堆叠互连中的任何者更靠近所述堆叠的第一及第二半导体裸片的第一边缘；及第三贯穿堆叠互连，其经定位比所述第一贯穿堆叠互连中的任何者更靠近所述堆叠的第一及第二半导体裸片的第二边缘；及其中所述第一半导体裸片经配置以—输出指示所述第二堆叠互连的连通性的第一信号；及输出指示所述第三贯穿堆叠互连的连通性的第二信号。
附图说明
参考以下图式可更好地理解本技术的许多方面。图式中的组件不一定按比例绘制。相反，重点在于清楚地说明本技术的原理。
图1为根据本技术的实施例的半导体装置的侧横截面图。
图2为根据本技术的实施例配置的图1的半导体装置的测试互连的部分示意性放大侧视横截面图。
图3为用于确定根据本技术的实施例配置的半导体装置内的测试互连的连通性的过程或方法的流程图。
图4为根据本技术的实施例的逻辑状态表，其对应于由图3的方法确定的图2的测试互连的连通性。
图5为用于确定根据本技术的实施例配置的半导体装置的贯穿堆叠互连的连通性的过程或方法的流程图。
图6为根据本技术的实施例的半导体装置的俯视图。
图7为包含根据本技术的实施例配置的半导体装置的系统的示意图。
具体实施方式
下面描述具有用于测试其它功能贯穿堆叠互连的连通性的专用的贯穿堆叠互连的半导体装置的若干实施例的具体细节，且下文描述相关的系统及方法。在下文所描述的实施例中的若干者中，用于测试延伸穿过半导体裸片堆叠的贯穿堆叠互连的连通性的方法包含：(i)确定延伸穿过堆叠的第一部分的测试贯穿堆叠互连的连通性，以及(ii)基于所确定的测试贯穿堆叠互连的连通性，确定延伸穿过堆叠的第二部分的多个功能贯穿堆叠互连的连通性。在一些实施例中，堆叠的第二部分比堆叠的第一部分更不易于发生连通性缺陷。例如，堆叠的第一部分可为堆叠的侧向外侧部分，其与堆叠的一或多个边缘相邻，且在用于形成贯穿堆叠互连的接合操作期间更易于弯曲或翘曲。因此，如果确定连接位于堆叠的更高风险区域中的测试贯穿堆叠互连，那么可确定功能贯穿堆叠互连可能连接。因此，本技术可有利地促进半导体装置中的通孔堆叠互连的连通性测试，而不需要单独测试每一互连。
如本文中所使用，术语“垂直”、“侧向”、“上部”及“下部”可指代半导体装置中的特征的相对方向或位置，以考虑图中所展示的定向。例如，“上部”或“最上部”可指代特征经定位比另一特征较靠近页面顶部。然而，这些术语应被广义地解释为包含具有其它定向的半导体装置，例如倒置或倾斜定向，其中顶部/底部、上方/下方、上面/下面，上/下及左/右可取决于定向互换。
除非上下文另有指示，否则本文中所揭示的结构可使用常规半导体制造技术形成，且用于形成结构的方法的各阶段可在晶片级或裸片级执行。可例如使用化学气相沉积、物理气相沉积、原子层沉积、旋涂及/或其它合适的技术来沉积材料。类似地，可例如使用等离子体蚀刻、湿蚀刻、化学机械平面化或其它合适的技术来移除材料。所属领域的技术人员也将理解，所述技术可具有额外实施例，且所述技术可在没有下文参考图1到7所描述的实施例的细节的情况下实践。
图1为根据本技术的实施例配置的半导体装置100(“装置100”)的侧横截面图。装置100包含经布置成堆叠105的多个半导体裸片102(单独标记为第一至第四半导体裸片102a到d)。半导体裸片102中的每一者可具有集成电路IC，包含例如存储器电路(例如，动态随机存储器(DRAM))、控制器电路(例如，DRAM控制器)、逻辑电路、检测电路(如下面参考图2更详细描述)，及/或其它电路中的一或多者。在一些实施例中，半导体裸片102中的每一者可包含类似组件及/或具有类似的配置。例如，半导体裸片102可为相同的(例如，包含相同的部件)。在某些实施例中，半导体裸片102中的一或多者可经配置为主装置，而其它半导体裸片102可经配置为主装置的从装置。在一些实施例中，堆叠105可包含比所说明四个半导体裸片102更多或更少的半导体裸片(例如，两个半导体裸片、三个半导体裸片或五个或多于五个半导体裸片)。
装置100还包含多个贯穿堆叠互连110(“互连110”)，其通常垂直地延伸穿过堆叠105并电耦合半导体裸片102。更具体地，装置100包含延伸穿过堆叠105的第一部分108a的单独第一贯穿堆叠互连110a(“第一互连110a”)的阵列、延伸穿过堆叠105的第二部分108b的第二贯穿堆叠互连110b，以及延伸穿过堆叠105的第三部分108c的第三贯穿堆叠互连110c。互连110中的每一者可由贯穿半导体裸片102的堆叠105彼此互连的垂直及/或侧向布置的导电元件的组合构成。例如，互连110中的每一者可包含互连的贯穿裸片112、导电柱114、焊料凸块116、导电焊盘118及/或例如金属迹线的其它合适导电元件等的布置。可通过合适接合操作或所属领域中众所周知的其它工艺来形成互连110。
第一互连110a可为在装置100的操作期间使用的功能贯穿堆叠互连(例如，信号线及电力线)。在一些实施例中，装置100可包含比图1中所展示更少或更多数目个第一互连110a。例如，装置100可包含延伸穿过半导体裸片102的堆叠105的数十、数百、数千或更多个第一互连110a。如下面参考图2到5详细描述，互连110b、c可为经配置供在连通性测试期间使用以确定第一互连110a的连通性的测试互连。因此，互连110b、c在本文中可被称作为测试互连110b、c。在其它实施例中，可在堆叠105的第二部分108b中形成多于测试互连110b，可在堆叠105的第三部分108c中形成多于一个测试互连110c，及/或装置100可包含仅测试连接110b或测试互连110c。
堆叠105的部分108b、c可为堆叠105的部分，形成在其中的互连比形成在堆叠的第一部分108a中的相同互连更容易发生连通性缺陷。也就是说，测试互连110b、c定位在堆叠105的区域中，使得其更可能电断开连接或以其它方式受损用于形成互连110的接合操作中的错误或变化。在所说明实施例中，例如，部分108b、c分别侧向定位在第一部分108a的外侧处，且邻近堆叠105的相对第一边缘107a及第二边缘107b。如此，部分108b、c可能在用于形成互连110的接合操作期间更易于翘曲(例如，弯曲、变形等)，这可能损坏在其中形成的互连。在一些实施例中，第一部分108a可具有介于约5000到1000μm之间的宽度W1(例如，约6000μm、约9000μm等)且部分108b、c可分别具有介于约50到250μm之间的宽度W2及W3(例如,约200μm)。在一些实施例中，测试互连110b、c可分别形成距离堆叠105的边缘107a、b约50到150μm的距离(例如，约100μm)。因此，在一些实施例中，测试互连110b、c可经定位比第一互连110a中的任何一者更靠近堆叠105的边缘。
通常，因为测试互连110b、c形成在堆叠105的在用于形成互连110的接合操作期间更容易损坏的部分中(例如，更靠近堆的侧边缘，更靠近堆叠的拐角，更接近穿过堆叠的孔径等)，测试互连110b、c的所确定的连通性可用作第一互连110a的连通性的指示(例如，代理)。也就是说，如果测试互连110b、c电连接，那么位于堆叠105的较不容易产生缺陷的部分中的第一互连110a也可能连接。相反，如果测试互连110b、c电断开，那么更可能也使第一互连110a中的至少一者电断开连接。
在一些实施例中，装置100可进一步包含其它结构或特征，例如：(i)外壳(例如，在外壳内封闭半导体裸片102的导热外壳)，(ii)在半导体裸片102周围及/或之间沉积或以其它方式形成的底部填充材料，及/或(iii)支撑衬底(例如，内插器及/或印刷电路板，其经配置以将半导体裸片102可操作地耦合到外部电路器)。
图2为根据本技术的实施例配置的装置100的测试互连110b的部分示意性经放大侧视横截面图。在所说明实施例中，第四半导体裸片102d经展示为相对于第三半导体裸片102c翘曲，以说明本技术的各个方面。翘曲可能为例如在用于来自互连110的接合操作期间的热及/或力的变化的结果，且可能导致测试互连110b中的连接缺陷，例如第四半导体裸片102d的导电柱114上的焊料凸块116与第三半导体裸片102c上的导电焊盘118之间的所说明的电断开连接(例如，开路)。在一些情况下，连接缺陷可为部分电断开(例如，高电阻连接)或其它类型的连接缺陷。通常，半导体裸片102中的一或多者可为翘曲及/或沿着互连110b可存在一或多个连接缺陷。
在所说明的实施例中，半导体裸片102a到d中的每一者的集成电路IC(图1)分别包含检测电路DC1到DC4。检测电路DC1到DC4电耦合到测试互连110b(及/或测试互连110c)。在一些实施例中，检测电路DC1到DC4未电耦接到第一互连110a。通常，检测电路DC1到DC4可经配置以(i)输出信号到测试互连110b，(ii)检测由测试互连110b承载的信号，及/或(iii)输出指示测试互连110b的电阻(例如，连通性)的逻辑信号。更特定地，在一些实施例中，第一半导体裸片102a可经配置为主装置，而半导体裸片102b到d可经配置为第一主半导体裸片102a的从装置。在此些实施例中，第一半导体裸片102a的检测电路DC1可包含经配置以将信号SIGNAL_P输出到测试互连110b的信号源(例如，p沟道)。检测电路DC1还可从测试互连110b接收信号SIGNAL_OUT(例如，测试互连110b的所得的电压)，且基于所接收信号SIGNAL_OUT输出(例如，向装置100的输出缓冲器或数据端子)逻辑信号LOGIC_OUT。
从半导体裸片102b到d的检测电路DC2到DC4可各自包含经配置以分别将信号SIGNAL_N1到N3输出到测试互连110b的信号源(例如，n沟道)。在一些实施例中，信号SIGNAL_N1到N3为具有n-ch驱动强度(例如，第一驱动强度)的n沟道下拉信号，且信号SIGNAL_P为具有小于n-ch驱动强度的p-ch驱动强度(例如，第二驱动强度)的p沟道上拉信号。在某些实施例中，例如，p-ch驱动强度可比n-ch驱动强度大约十倍或大约二十倍。在其它实施例中，由检测电路DC2到DC4所生成的信号为由不同信号源产生并具有不同相对驱动强度的其它合适信号。尽管在图2的实施例中第一半导体裸片102a被称作为主装置，但在其它实施例中，半导体裸片102中的任何一者个可被配置为主装置。在其它实施例中，半导体裸片102可具有除主从之外的布置。
如下面参考图3及4更详细描述，信号SIGNAL_N1到N3及信号SIGNAL_P可作为连通性测试的部分选择性地切换为接通或关断以确定测试互连110b的的电阻且因此其连通性。例如，信号SIGNAL_N1–N3可可在切换接通信号SIGNAL_P(例如，在第一半导体裸片102a上启用上拉)的同时单独切换接通(例如，在半导体裸片102b-d上启用下拉)。通常，信号SIGNAL_OUT将取决于第一半导体裸片102a与半导体裸片102b到d中经启用者之间的测试互连110b的电阻而变化。例如，如果测试互连110b在其间高电阻或电断开连接，那么第一半导体裸片102a处的SIGNAL_OUT由来自主半导体裸片102a的信号SIGNAL_P的较小驱动强度支配(例如，基本上确定)。反之，如果测试互连110b中很好地连接在其之间，在所述第一半导体裸片102a处之信号SIGNAL_OUT由来自半导体裸片102b到d中的经切换者的信号SIGNAL_N1到N3的较大驱动力支配。
所述主半导体裸片102a的检测电路DC1可经配置以将信号SIGNAL_OUT与阈值量级进行比较，且比较可驱动逻辑信号LOGIC_OUT为高或低。例如，如果测试互连110b为高电阻或电断开连接的(例如，信号SIGNAL_OUT由信号SIGNAL_P支配使得SIGNAL_OUT低于阈值量级)，那么逻辑信号LOGIC_OUT可具有第一状态(例如，高状态)。如果测试互连110b电连接(例如，信号SIGNAL_OUT由信号SIGNAL_N1到N3中的经切换者支配使得信号SIGNAL_OUT高于阈值量级)，然后逻辑信号LOGIC_OUT可具有第二状态(例如，高状态)。以此方式，逻辑信号LOGIC_OUT可提供第一半导体裸片102a与半导体裸片102b到d中的经切换者之间的测试互连110b的连通性的指示。
更具体地，图3为用于确定根据本技术的实施例配置的半导体装置内的测试互连的连通性的过程或方法330的流程图。为了说明起见，方法330的一些特征在图2中所展示的实施例的上下文中描述。图4为说明信号SIGNAL_N1到N3的切换，及图2中所展示的实施例的上下文中的方法330的每一阶段的逻辑信号LOGIC_OUT的所得逻辑状态。
参考图3，在框332处开始，方法330包含测试第一半导体裸片102a与第二半导体裸片102b之间的测试互连110b的连通性。例如，如图4中所说明，信号SIGNAL_P与信号SIGNAL_N1两者可切换接通，而信号SIGNAL_N1、N2切换关断。因为测试互连110b在半导体裸片102a、b之间电连接，第一半导体裸片102a处的信号SIGNAL_OUT由信号SIGNAL_N1的更大的驱动强度支配，此将逻辑信号LOGIC_OUT驱动为低状态。
在框334处，方法330包含测试第一半导体裸片102a与第三半导体裸片102c之间的测试互连110b的连通性。例如，如图4中所说明，信号SIGNAL_P与信号SIGNAL_N2两者可切换接通，而信号SIGNAL_N1、N3切换关断。因为测试互连110b在半导体裸片102a、c之间电连接，第一半导体裸片102a处的信号SIGNAL_OUT由信号SIGNAL_N2的更大的驱动强度支配，此将逻辑信号LOGIC_OUT驱动为低状态。
在框336处，方法330包含测试第一半导体裸片102a与第四半导体裸片102d之间的测试互连110b的连通性。例如，如图4中所说明，信号SIGNAL_P与信号SIGNAL_N3两者可切换接通，而信号SIGNAL_N1、N2切换关断。因为测试互连110b在半导体裸片102a、d之间电端口连接，第一半导体裸片102a处的信号SIGNAL_OUT由信号SIGNAL_P的更小的驱动强度支配，此将逻辑信号LOGIC_OUT驱动为高状态。
可从装置100读出逻辑信号LOGIC_OUT以提供测试互连110b的连通性的指示。基于具有高状态的逻辑信号LOGIC_OUT(框336)，可确定测试互连110b没有很好地连接。在一些实施例中，通过测试堆叠105中的每对半导体裸片102之间的连通性，可确定连通性缺陷的特定位置。例如，因为逻辑信号LOGIC_OUT对于半导体裸片102a到c之间的测试中的每一者处于低状态(332及334)，所以可确定测试互连110b在半导体裸片102c、d之间断开连接。在其它实施例中，方法330不需要包含测试堆叠105中的每对半导体裸片102之间的电连通性。例如，方法330可包括仅测试堆叠105中的最上面与最下面的半导体裸片102之间的连通性(框336)，或堆叠105中的另一单个对半导体裸片102。替代地，方法330可在堆叠105中的任何一对半导体裸片102之间检测到连通性问题之后终止。
在一些实施例中，替代或除了读出逻辑信号LOGIC_OUT之外，可从装置100读出信号SIGNAL_OUT，以例如提供关于测试互连110b连接的程度的信息。例如，信号SIGNAL_OUT的电压电平可指示测试互连110b为完全断开连接，或仅部分断开连接但为高电阻。在另外其它实施例中，一或多个信号SIGNAL_N1到N3中的一或多者及SIGNAL_P的强度可变化以使得能够更详细或特定地测试及确定测试互连110b的电阻。特定来说，通过添加更多晶体管宽度来改变晶体管的总驱动，可改变n-ch与p-ch驱动强度的比率。
装置100可经配置为以与测试互连110b基本相似或相同的方式执行测试互连110c(图1)的连通性测试，如上面参考图2到4详细描述。
图5是用于确定根据本技术的实施例配置的装置100(图1)的第一互连110a的连通性的过程或方法540的流程图。在框542处开始，方法540包含确定堆叠105中的至少两个半导体裸片102之间的至少一个测试贯穿堆叠互连的电阻。例如，如上面参考图3详细阐述，可采用方法330来读出指示堆叠105中的一对或多对半导体裸片102之间的测试互连110b、c的电阻的逻辑信号(例如，信号LOGIC_OUT)。在一些实施例中，方法540可包含确定测试互连110b、c两者电阻。在其它实施例中，方法540可包含确定测试互连110b、c中仅一者的电阻，及/或确定也在堆叠105的有风险部分中形成的装置100的额外测试互连(未示出)的电阻。
在框544处，方法540包含将测试互连110b、c的电阻与阈值进行比较。例如，如上面参考图3详细阐述，将电阻与阈值进行比较可包含确定或读取从装置100输出的逻辑信号的状态(例如，高或低)。在其它实施例中，将电阻与阈值进行比较可包含将电阻(例如，信号SIGNAL_OUT的量级度)与阈值进行直接比较。
方法540在框544处根据比较的结果分支。在一些实施例中，如果测试互连110b、c的电阻各自低于阈值，那么方法540进行到框546，其中确定第一互连110a电连接，或者至少基本上所有第一互连110a电连接。特定来说，因为测试互连110b、c形成在堆叠105的更有风险的部分中，如果测试互连110b、c各自电连接，则第一互连110a(定位在堆叠105的较不容易产生缺陷的部分中)也可能经电连接。在图1中所说明的实施例中，由于测试互连110b、c经定位接近于堆叠105的相对边缘107a、b，因此增强确定的健全性。因此，两个测试互连110b、c的电连通性可指示装置100在相对边缘107a、107b之间为相对平坦。在确定多个测试互连的电阻的一些实施例中，即使多个测试互连中的一或多者被确定为高电阻，方法540也可进行到框546。
在一些实施例中，如果测试互连110b、c的电阻中的至少一者高于阈值，那么方法540进行到框548，其中确定第一互连110a的至少部分为电断开连接的。特定来说，如果测试互连110b、c中的至少一者电断开，那么更可能也使第一互连110a中的至少一者电断开连接。第一互连110a中的断开连接或高电阻者可使装置100不可操作。在确定多个测试互连的电阻的一些实施例中，仅当多个测试互连中的两者或多于两者(例如，在装置100的相对侧上的那些)被确定为高电阻，方法540也可进行到框548。
因此，本技术有利地允许对装置100的第一互连110a进行稳健的连通性测试，而不需要测试每一单独的第一互连110a的连通性—这可能是昂贵且耗时的。相反，本技术仅监视有限数目个有风险测试互连110b、c的连通性，从而减少测试及验证第一互连110a被连接所需的时间。另外，本技术减少或消除对测试每一单独的第一互连110a原本所必需的复杂电路及测试方法的需要。此外，测试互连110b、c可形成在装置100的有风险的部分中，所述有风险的部分原本将不包括功能第一互连110a。如此，测试互连110b、c不占据原本将用于功能特征的区域，且可包括在装置100中而不增加装置100的大小及/或降低装置100中的信号密度。
虽然上文所描述实施例中的许多包含经定位接近于半导体装置的相对边缘的两个测试互连，但所属领域的技术人员将理解，本技术的半导体装置可包含具有任何合适定位的任何数目的测试互连。在一些实施例中，测试互连的数目及定位可基于半导体装置内的功能互连的特定布局。例如，图6为根据本技术的实施例配置的半导体装置600的示意性俯视图。半导体装置600可包含与上面详细描述的半导体装置100的特征大致类似的特征。例如，半导体装置600包含经布置成堆叠的多个半导体裸片602(图6中仅可见最上面的半导体裸片602)，以及延伸穿过堆叠以电耦合半导体裸片602的贯穿堆叠互连610(示意性地展示)。贯穿堆叠互连可包含功能互连610a及测试互连610b。
在所说明实施例中，半导体裸片602通常为直线形的，且半导体裸片602的堆叠包含中心部分652及外围部分654。功能贯穿堆叠互连610a延伸穿过中心部分652，而测试互连610b延伸穿过外围部分654。如上文详细所描述的，测试互连610b可更容易出现连通性缺陷，例如，因为外围部分654因用于形成贯穿堆叠互连610的接合操作更可能被损坏(例如，翘曲)。测试互连610b通常在周边部分654中围绕功能互连610a均匀地间隔开。因此，测试互连610b的连通性测试可提供功能贯穿堆叠互连610a的连通性的稳健确定，其通常均匀地定位贯穿堆叠的整个中心部分652。例如，连接测试互连610b中的每一者的确定可提供半导体装置600相对平面的强烈指示，且因此功能互连610a可能电连接。
具有上文(例如，参考图1到6)所描述特征的半导体装置中的任一者可并入到无数较大及/或较复杂系统中的任何一者中，其代表性实例为图7中示意性地展示的系统790。系统790可包含处理器792、存储器794(例如，SRAM、DRAM、快闪存存储器及/或其它存储器装置)，输入/输出(I/O)装置796及/或其它子系统或组件798。上文所描述的半导体裸片及半导体裸片组合件可被包括在图5中所展示的元件中的任何者中。所得系统790可经配置以执行广泛各种各样合适的计算、处理、存储、感测、成像，及/或其它功能中的任何者。因此，系统790的代表性实例包含但不限于计算机及/或其它数据处理器，例如台式计算机、膝上型计算机、因特网器具、手持装置(例如，掌上计算机、可穿戴计算机、蜂窝或移动电话、个人数字助理、音乐播放器等)，平板、多处理器系统、基于处理器或可编程的消费电子产品、网络计算机及小型计算机。系统790的其它代表性实例包含灯、相机、车辆等。关于这些及其它实例，系统790可容纳在单个单元中或分布在多个互连单元上，例如通过通信网络。因此，系统790的组件可包含本地及/或远程存储器存储装置以及广泛各种合适的计算机可读媒体中的任何一者。
上文对本技术实施例之详细描述并非旨在为穷尽性或将本技术限定于上文所揭示之精确形式。尽管上文出于说明的目的描述本技术的具体实施例及实例，但所属领域的技术人员将认识到，可在本技术的范围内做出各种等效修改。例如，虽然以给定顺序呈现步骤或阶段，但替代实施例可以不同顺序执行步骤。此外，还可组合本文中所描述的各种实施例以提供进一步的实施例。本文中对“一个实施例”、“实施例”或类似配方的引用意味着结合所述实施例描述的特定特征、结构、操作或特性可包括在本技术的至少一个实施例中。因此，本文中的这些短语或配方的出现不一定全指同一实施例。
本技术的某些方面可采取计算机可执行指令的形式，包含由控制器或其它数据处理器执行的例程。在一些实施例中，控制器或其它数据处理器被专门编程、配置及/或构造为执行这些计算机可执行指令中的一或多者。此外，本技术的一些方面可采取存储或分布在计算机可读媒体上的数据(例如，非暂时性数据)的形式，包含磁性或光学可读及/或可拆卸计算机盘以及通过网络电子分布的媒体。因此，特定于本技术的各方面的数据的数据结构及传输包含在本技术的范围内。本技术还囊括编程计算机可读媒体以执行特定步骤及执行步骤的方法。
此外，除非“或”一词明确地仅限于仅意指除关于两个或多于两个项目的列表其它项目中外的单个项目，否则在此列表中使用“或”将被解释为包含(a)清单中的任何单个项目，(b)清单中的所有项目，或(c)清单中项目的任何组合。在上下文允许的情况下，单数或复数术语也可分别包含复数或单数术语。另外，术语“包括”贯穿全文用于表示至少包含所述特征，使得不排除任何更多数目个相同特征及/或额外类型的其它特征。此外，虽然已在那些实施例的上下文中描述与本技术的某些实施例相关联的优点，但其它实施例也可展现出此些优点，且并非所有实施例都必须展现落入本技术范围内的这些优点。因此，本发明及相关技术可囊括未在此本文中明确展示或描述的其它实施例。

Claims (25)

1.一种用于测试延伸穿过半导体裸片堆叠的贯穿堆叠互连的连通性的方法，所述方法包括：
确定延伸穿过所述堆叠的第一部分的第一贯穿堆叠互连的电阻；及
基于所述所确定的电阻，确定延伸穿过堆叠的第二部分的多个第二贯穿堆叠互连的所述连通性，其中所述堆叠的所述第二部分比所述堆叠的所述第一部分更不易于发生连通性缺陷。
2.根据权利要求1所述的方法，其中所述堆叠的所述第一部分侧向位于所述第二部分的外侧处。
3.根据权利要求1所述的方法，其中确定所述第一贯穿堆叠互连的所述电阻包含确定由所述半导体裸片中的一者的检测电路输出的信号的逻辑状态。
4.根据权利要求3所述的方法，其中确定所述第二堆叠互连的所述连通性包含：
当所述逻辑状态为第一逻辑状态时，确定基本上所有所述第二贯穿堆叠互连均电连接；及
当所述逻辑状态为第二逻辑状态时，确定所述第二贯穿堆叠互连的至少部分电断开连接。
5.根据权利要求1所述的方法，其中在无需使电流通过所述多个第二贯穿堆叠互连中的任何一者的情况下，执行确定所述第二贯穿堆叠互连的所述连通性。
6.根据权利要求1所述的方法，其中确定所述第一贯穿堆叠互连的所述电阻包含：
在第一半导体裸片上启用第一信号源，所述第一信号源电连接到所述第一贯穿堆叠互连；
在第二半导体裸片上启用第一信号源，所述第二信号源电连接到所述第二贯穿堆叠互连；及
基于在所述第一半导体裸片处检测到的所述第一贯穿堆叠互连的输出信号确定所述第一贯穿堆叠互连的所述电阻。
7.根据权利要求6所述的方法，其中所述第一信号源为所述第一半导体裸片的p沟道，其经配置以产生第一驱动强度，其中所述第二信号源为所述第二半导体裸片的n沟道，其经配置以产生第二驱动强度，且其中所述第二驱动强度为所述第一驱动强度的至少两倍。
8.根据权利要求6所述的方法，其中—
当所述电阻高于阈值量级时，所述输出信号基本上由所述第一信号源产生的第一信号确定；及
当所述电阻低于所述阈值量级时，所述输出信号基本上由所述第二信号源产生的第二信号确定。
9.根据权利要求1所述的方法，其进一步包括确定延伸穿过所述堆叠的第三部分的第三贯穿堆叠互连的所述电阻，其中—
确定所述多个第二贯穿堆叠互连的所述连通性基于所述第一及第三贯穿堆叠互连的所述所确定的电阻；及
所述堆叠的所述第二部分比所述堆叠的所述第三部分更不容易发生连通性缺陷。
10.根据权利要求9所述的方法，其中—
所述堆叠的所述第一部分与所述堆叠的第一边缘相邻；
所述堆叠的所述第二部分与所述堆叠的第二边缘相邻，与所述第一边缘相对；及
所述堆叠的所述第三部分侧向位于所述第一部分与所述第二部分之间。
11.一种用于测试延伸穿过半导体裸片堆叠的功能贯穿堆叠互连的连通性的方法，所述方法包括：
将具有第一驱动强度的第一信号从所述堆叠中的第一半导体裸片提供到测试贯穿堆叠互连；
将具有第二驱动强度的第二信号从所述堆叠中的第二半导体裸片提供到所述测试贯穿堆叠互连；
接收指示所述测试贯穿堆叠互连的所得电压的信号，所述所得电压在所述第一半导体裸片处确定；
当指示所述所得电压的所述信号具有第一状态时，确定基本上所有所述功能贯穿堆叠互连均电连接；及
当指示所述所得电压的所述信号具有第二状态时，确定除了所述测试贯穿堆叠互连之外的所述功能贯穿堆叠互连中的至少一者电断开连接。
12.根据权利要求11所述的方法，其中所述第一信号为p沟道上拉信号，其中所述第二电压为n沟道下拉信号，且其中所述第一驱动强度大于所述第二驱动强度。
13.根据权利要求11所述的方法，其中—
当所述测试贯穿堆叠互连的电阻低于阈值量级时，指示所述所得电压的所述信号具有所述第一状态；及
当所述测试贯穿堆叠互连的所述电阻高于阈值量级时，指示所述所得电压的所述信号具有所述第二状态。
14.根据权利要求11所述的方法，其中所述第一驱动强度为可变的。
15.根据权利要求11所述的方法，其中指示所述所得电压的所述信号为指示所述所得电压的第一信号，且其中所述方法进一步包括：
在提供所述第一信号时且在向所述测试贯穿堆叠互连提供所述第二信号之后，将具有第三驱动强度的第三信号从所述堆叠中的第三半导体裸片提供到所述测试贯穿堆叠互连；
接收指示所述测试贯穿堆叠互连的所得电压的第二信号，所述所得电压在所述第一半导体裸片处确定；
当指示所述所得电压的所述第一信号及所述第二信号具有所述相同第一状态时，确定基本上所有的所述功能贯穿堆叠互连均电连接；及
当指示所述所得电压的所述第一信号及第二信号中的至少一者具有所述第二状态时，确定除了所述测试贯穿堆叠互连之外的所述功能贯穿堆叠互连中的至少一者电断开连接。
16.根据权利要求11所述的方法，其中所述测试贯穿堆叠互连经定位比所述功能贯穿堆叠互连中的任何者侧向地更靠近所述半导体裸片堆叠的边缘。
17.一种用于测试延伸穿过半导体裸片堆叠的贯穿堆叠互连的连通性的方法，所述方法包括：
确定所述堆叠的第一半导体裸片与所述堆叠中的所述其它半导体裸片中的每一者之间的第一贯穿堆叠互连的电阻，所述第一贯穿堆叠互连延伸穿过所述堆叠的第一部分；
确定所述第一半导体裸片与所述堆叠中的所述其它半导体裸片中的每一者之间的第二贯穿堆叠互连的电阻，所述第二贯穿堆叠互连延伸穿过所述堆叠的第二部分；
当所述电阻中的每一者高于阈值量级时，确定基本上所有多个第三贯穿堆叠互连电连接，所述第三贯穿堆叠互连延伸穿过所述堆叠的第三部分；及
当所述电阻中的至少一者低于所述阈值量级时，确定所述第三贯穿堆叠互连的至少部分电断开连接。
18.根据权利要求17所述的方法，其中所述堆叠的所述第一部分及所述第二部分比所述堆叠的所述第三部分更易于发生连通性缺陷。
19.根据权利要求17所述的方法，其中所述堆叠的所述第一部分及所述第二部分比所述堆叠的所述第三部分更易于发生翘曲。
20.根据权利要求17所述的方法，其中所述堆叠的所述第一部分为所述堆叠的第一边缘部分，其中所述堆叠的所述第二部分为所述堆叠的第二边缘部分，且其中所述堆叠的所述第三部分侧向位于所述第一部分及所述第二部分的内侧处。
21.一种半导体装置，其包括：
第一半导体裸片；
第二半导体裸片，其堆叠在所述第一半导体裸片上方；及
贯穿堆叠互连，其在所述第一半导体裸片与所述第二半导体裸片之间延伸，所述贯穿堆叠互连包含—
多个第一贯穿堆叠互连；
第二贯穿堆叠互连，其经定位比所述第一贯穿堆叠互连中的任何者更靠近所述堆叠的第一及第二半导体裸片的第一边缘；及
第三贯穿堆叠互连，其经定位比所述第一贯穿堆叠互连中的任何者更靠近所述堆叠的第一及第二半导体裸片的第二边缘；及
其中所述第一半导体裸片经配置以—
输出指示所述第二堆叠互连的连通性的第一信号；及
输出指示所述第三贯穿堆叠互连的连通性的第二信号。
22.根据权利要求21所述的半导体装置，其中—
所述第一半导体裸片包含第一检测电路；
所述第二半导体裸片包含第二检测电路；
所述第一贯穿堆叠互连不连接到所述第一检测电路或所述第二检测电路；
所述第二贯穿堆叠互连连接到所述第一检测电路及所述第二检测电路两者；且
所述第三贯穿堆叠互连连接到所述第一检测电路及第二检测电路两者。
23.根据权利要求21所述的半导体装置，其中所述第一半导体裸片及所述第二半导体裸片具有相同组件，且其中所述第一半导体裸片经配置为主装置且所述第二半导体裸片经配置为从装置。
24.根据权利要求21所述的半导体装置，其中—
第一贯穿堆叠互连定位在距所述第一边缘不超过约200μm处；且
第二贯穿堆叠互连定位在距所述第二边缘不超过约200μm处。
25.根据权利要求21所述的半导体装置，其中—
当所述第一贯穿堆叠互连至少部分电断开连接时，所述第一输出信号具有第一逻辑状态；
当所述第一贯穿堆叠互连电连接时，所述第一输出信号具有第二逻辑状态；
当第二贯穿堆叠互连至少部分电断开连接时，所述第二输出信号具有所述第一逻辑状态；及
当所述第二贯穿堆叠互连电连接时，所述第二输出信号具有所述第二逻辑状态。
CN201910432906.3A 2018-06-27 2019-05-23 具有用于促进连通性测试的贯穿堆叠互连的半导体装置 Withdrawn CN110648934A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/020,140 2018-06-27
US16/020,140 US10692841B2 (en) 2018-06-27 2018-06-27 Semiconductor devices having through-stack interconnects for facilitating connectivity testing

Publications (1)

Publication Number Publication Date
CN110648934A true CN110648934A (zh) 2020-01-03

Family

ID=69009327

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910432906.3A Withdrawn CN110648934A (zh) 2018-06-27 2019-05-23 具有用于促进连通性测试的贯穿堆叠互连的半导体装置

Country Status (2)

Country Link
US (3) US10692841B2 (zh)
CN (1) CN110648934A (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11450613B2 (en) * 2018-03-23 2022-09-20 Intel Corporation Integrated circuit package with test circuitry for testing a channel between dies
US10692841B2 (en) 2018-06-27 2020-06-23 Micron Technology, Inc. Semiconductor devices having through-stack interconnects for facilitating connectivity testing
US11682595B2 (en) 2020-09-23 2023-06-20 Western Digital Technologies, Inc. System and method for warpage detection in a CMOS bonded array

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5917197A (en) * 1997-05-21 1999-06-29 Siemens Aktiengesellschaft Integrated multi-layer test pads
US6633174B1 (en) * 1999-12-14 2003-10-14 Kla-Tencor Stepper type test structures and methods for inspection of semiconductor integrated circuits
JP2006511077A (ja) * 2002-12-20 2006-03-30 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ テスト構造を用いた半導体素子の製造方法
US20090065947A1 (en) * 2007-09-11 2009-03-12 Nec Electronics Corporation Semiconductor device having circularly connected plural pads via through holes and method of evaluating the same
CN101689521A (zh) * 2007-06-22 2010-03-31 密克罗奇普技术公司 用于在半导体制作中监视通孔的方法及设备
US20130076387A1 (en) * 2011-09-27 2013-03-28 Elpida Memory, Inc. Semiconductor chip, semiconductor device, and method of measuring the same
KR20130040839A (ko) * 2010-03-26 2013-04-24 어드밴스드 마이크로 디바이시즈, 인코포레이티드 집적 회로 다이 테스트 장치 및 방법
CN103219322A (zh) * 2012-01-23 2013-07-24 台湾积体电路制造股份有限公司 具有电阻测量结构的三维集成电路及其使用方法
CN103229296A (zh) * 2010-11-30 2013-07-31 电子科学工业有限公司 具有边缘特征的可堆叠半导体芯片及其制作与处理方法
CN103797571A (zh) * 2011-09-15 2014-05-14 国际商业机器公司 贯穿硅过孔的泄漏测量

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010097947A1 (ja) * 2009-02-27 2010-09-02 株式会社日立製作所 半導体装置
CN103168473B (zh) 2010-10-16 2016-09-28 Lg电子株式会社 数字接收机以及用于处理数字接收机中的3d 内容的方法
KR102103865B1 (ko) * 2013-11-05 2020-04-24 에스케이하이닉스 주식회사 반도체 시스템
US10692841B2 (en) 2018-06-27 2020-06-23 Micron Technology, Inc. Semiconductor devices having through-stack interconnects for facilitating connectivity testing
KR20200056639A (ko) * 2018-11-15 2020-05-25 에스케이하이닉스 주식회사 적층형 반도체 장치 및 그의 테스트 방법

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5917197A (en) * 1997-05-21 1999-06-29 Siemens Aktiengesellschaft Integrated multi-layer test pads
US6633174B1 (en) * 1999-12-14 2003-10-14 Kla-Tencor Stepper type test structures and methods for inspection of semiconductor integrated circuits
JP2006511077A (ja) * 2002-12-20 2006-03-30 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ テスト構造を用いた半導体素子の製造方法
CN101689521A (zh) * 2007-06-22 2010-03-31 密克罗奇普技术公司 用于在半导体制作中监视通孔的方法及设备
US20090065947A1 (en) * 2007-09-11 2009-03-12 Nec Electronics Corporation Semiconductor device having circularly connected plural pads via through holes and method of evaluating the same
KR20130040839A (ko) * 2010-03-26 2013-04-24 어드밴스드 마이크로 디바이시즈, 인코포레이티드 집적 회로 다이 테스트 장치 및 방법
CN103229296A (zh) * 2010-11-30 2013-07-31 电子科学工业有限公司 具有边缘特征的可堆叠半导体芯片及其制作与处理方法
CN103797571A (zh) * 2011-09-15 2014-05-14 国际商业机器公司 贯穿硅过孔的泄漏测量
US20130076387A1 (en) * 2011-09-27 2013-03-28 Elpida Memory, Inc. Semiconductor chip, semiconductor device, and method of measuring the same
CN103219322A (zh) * 2012-01-23 2013-07-24 台湾积体电路制造股份有限公司 具有电阻测量结构的三维集成电路及其使用方法

Also Published As

Publication number Publication date
US20230037349A1 (en) 2023-02-09
US11842985B2 (en) 2023-12-12
US20200006291A1 (en) 2020-01-02
US10692841B2 (en) 2020-06-23
US11495577B2 (en) 2022-11-08
US20200303349A1 (en) 2020-09-24

Similar Documents

Publication Publication Date Title
US11842985B2 (en) Semiconductor devices having through-stack interconnects for facilitating connectivity testing
US10429443B2 (en) Scan flip-flop and scan test circuit including the same
US9869713B2 (en) Through-silicon via (TSV) crack sensors for detecting TSV cracks in three-dimensional (3D) integrated circuits (ICs) (3DICs), and related methods and systems
US9666562B2 (en) 3D integrated circuit
US8624401B2 (en) Semiconductor device having chip crack detection structure
US8806400B1 (en) System and method of testing through-silicon vias of a semiconductor die
JP4215023B2 (ja) 複数の半導体集積回路を備えた半導体装置及び半導体集積回路間の接続状態の検査方法
US9391447B2 (en) Interposer to regulate current for wafer test tooling
KR20120045331A (ko) 반도체 장치와 그 테스트 방법 및 제조방법
US10522430B2 (en) Semiconductor device
US9685422B2 (en) Semiconductor package device
EP2681741B1 (en) System and method for bonded configuration pad continuity check
US20160049340A1 (en) Stress sensor for a semiconductor device
US9384105B2 (en) Method of detecting faults of operation algorithms in a wire bonding machine and apparatus for performing the same
US11073550B1 (en) Test vehicle for package testing
US11243247B2 (en) Device and method for testing semiconductor device and test handler
Chen et al. Smart GDBC Screening for high quality IPD
US20190242927A1 (en) Probe card continuity testing and cleaning fixture comprising highly purified tungsten
JP2002190507A (ja) 半導体ウエハ、および半導体チップの製造方法
US20150121159A1 (en) Semiconductor integrated circuit
JP2005274516A (ja) 半導体集積回路及びその試験手法
US20080204052A1 (en) Integrated circuit system with mos device
KR20160039016A (ko) 반도체 패키지 및 그 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication
WW01 Invention patent application withdrawn after publication

Application publication date: 20200103