CN209374430U - 芯片封装结构 - Google Patents

芯片封装结构 Download PDF

Info

Publication number
CN209374430U
CN209374430U CN201822269799.0U CN201822269799U CN209374430U CN 209374430 U CN209374430 U CN 209374430U CN 201822269799 U CN201822269799 U CN 201822269799U CN 209374430 U CN209374430 U CN 209374430U
Authority
CN
China
Prior art keywords
chip
area
semiconductor substrate
layer
pad area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201822269799.0U
Other languages
English (en)
Inventor
孙鹏
任玉龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Center for Advanced Packaging Co Ltd
Original Assignee
National Center for Advanced Packaging Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Center for Advanced Packaging Co Ltd filed Critical National Center for Advanced Packaging Co Ltd
Priority to CN201822269799.0U priority Critical patent/CN209374430U/zh
Application granted granted Critical
Publication of CN209374430U publication Critical patent/CN209374430U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本实用新型公开了一种芯片封装结构，包括：芯片，正面具有第一焊盘区和第一氧化层区；半导体衬底，具有第一表面和与第一表面相对的第二表面，第一表面具有与第一焊盘区对应贴合的第二焊盘区和与第一氧化层区对应贴合的第二氧化层区，第二表面具多个盲孔；引出层，设置在半导体衬底的第二表面上，通过盲孔与第二焊盘区电连接；封装层，设置在半导体衬底的第一表面，包封芯片和第一表面。在半导体衬底内形成凸块结构，实现引出层与焊盘区电连接，即凸块结构之间的填充物质相当于半导体衬底，可以避免现有技术中在凸块结构之间采用有机填料填充所带来的热膨胀系数差异的问题，提升了芯片封装的长期可靠性。

Description

芯片封装结构
技术领域
本实用新型涉及半导体封装技术领域，具体涉及一种芯片封装结构。
背景技术
传统的二维(2D)芯片封装设置在同一个平面内且通过封装衬底相互连接。然而，传统的二位封装对于提高系统集成密度能力有限。而通过中介层(2.5D)，实现立体互连的组装技术不仅提高了封装密度，降低了封装成本，同时也缩小了芯片间的互连长度，提高了运行速度，越来越受到关注。
目前，在2.5D系统集成中，芯片与转接板的互连，使用凸块(Bump) 焊接工艺加底填料保护，Bump焊接工艺对于Bump之间的节距有一定要求，目前，不能小于40um。Bump焊接完成后，需要使用底填料填充芯片与转接板之间的空隙，底填料，属于有机材料，热膨胀系数与硅之间存在较大差异，可能不易于芯片封装的长期可靠性。
实用新型内容
因此，本实用新型提供一种芯片封装结构，提高芯片封装的长期可靠子性。
本实用新型实施例提供了一种芯片封装结构，包括：芯片，正面具有第一焊盘区和第一氧化层区；半导体衬底，具有第一表面和与所述第一表面相对的第二表面，所述第一表面具有与所述第一焊盘区对应贴合的第二焊盘区和与所述第一氧化层区对应贴合的第二氧化层区，所述第二表面具多个盲孔；引出层，设置在所述半导体衬底的第二表面上，通过所述盲孔与所述第二焊盘区电连接；封装层，设置在所述半导体衬底的第一表面，包封所述芯片和所述第一表面。
可选地，所述第二焊盘区和所述第二氧化层区位于同一平面。
可选地，所述第一焊盘区与所述第二焊盘区键合，所述第一氧化层区和所述第二氧化层区融合。
可选地，所述半导体衬底内部具有与所述第二焊盘区电连接的多层金属互连结构，所述盲孔深入至所述金属互连结构。
可选地，所述金属互连结构小于或等于四层。
可选地，所述引出层包括：布线层，填充所述盲孔并覆盖部分所述半导体衬底的表面；介质层，设置在所述布线层的表面，具有多个连通至所述布线层的过孔；引脚，设置在所述过孔内，与所述布线层连接。
本实用新型技术方案，具有如下优点：
1.芯片的焊盘区与半导体衬底的焊盘区贴合，芯片的氧化层区与半导体衬底的第一表面氧化层区贴合，在半导体衬底上开设盲孔，利用引出层，填充盲孔，在半导体衬底内形成凸块结构，实现引出层与焊盘区电连接，即凸块结构之间的填充物质相当于半导体衬底，这样可以避免现有技术中在芯片和衬底之间制作凸块结构并采用有机填料填充所带来的热膨胀系数差异的问题，提升了芯片封装的长期可靠性。
2.半导体衬底第一表面的所述第二焊盘区和所述第二氧化层区位于同一平面。并且所述第一焊盘区与所述第二焊盘区键合，所述第一氧化层区和所述第二氧化层区融合，从而形成芯片与半导体衬底之间没有缝隙结构，提高封装结构的可靠性。
附图说明
为了更清楚地说明本实用新型具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本实用新型的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本实用新型实施例提供的芯片封装截面示例的结构图；
图2～图9为本实用新型实施例提供的芯片封装方法具体示流程图。
附图标记：
10、芯片；11、第一焊盘区；12、第一氧化层区；20、半导体衬底； 21、第二焊盘区；22、第二氧化层区；23、金属互连结构；24、盲孔；30、引出层；31、布线层；32、介质层；321、过孔；33、引脚；40、封装层。
具体实施方式
下面将结合附图对本实用新型的技术方案进行清楚、完整地描述，显然，所描述的实施例是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
此外，下面所描述的本实用新型不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
本实用新型实施例提供一种芯片封装结构，如图1所示，该封装结构包括：芯片10，正面具有第一焊盘区11和第一氧化层区12；半导体衬底 20，具有第一表面和与所述第一表面相对的第二表面，所述第一表面具有与所述第一焊盘区11对应贴合的第二焊盘区21和与所述第一氧化层区12 对应贴合的第二氧化层区22，所述第二表面具多个盲孔24；引出层30，设置在所述半导体衬底20的第二表面上，通过所述盲孔24与所述第二焊盘区21电连接；封装层40，设置在所述半导体衬底20的第一表面，包封所述芯片10和所述第一表面。
本实施例提供的芯片封装结构，芯片10的焊盘区与半导体衬底20的焊盘区贴合，芯片10的氧化层区与半导体衬底20的第一表面氧化层区贴合，在半导体衬底20上开设盲孔24，利用引出层30，填充盲孔24，在半导体衬底20内形成凸块结构，实现引出层30与焊盘区电连接，即凸块结构之间的填充物质相当于半导体衬底20，这样可以避免现有技术中在芯片 10和衬底之间制作凸块结构并采用有机填料填充所带来的热膨胀系数差异的问题，提升了芯片10封装的长期可靠性。
为保证半导体衬底20和芯片10之间可靠的贴合，在可选的实施例中，半导体衬底20第一表面的所述第二焊盘区21和所述第二氧化层区22位于同一平面。并且所述第一焊盘区11与所述第二焊盘区21键合，所述第一氧化层区12和所述第二氧化层区22融合，在本实施例中，可以通过真空热压工艺实现。在本实施例中，第一氧化层和第二氧化层均可以为氧化硅，第一焊盘和第二焊盘均可以为铜，通过真空热压工艺即可实现第一氧化层和第二氧化层可靠的融合，第一焊盘和第二焊盘可靠的融合键合，从而形成芯片10与半导体衬底20之间没有缝隙结构，提高封装结构的可靠性。
为提高芯片10封装引出的引脚33数量，在可选的实施例中，半导体衬底20内部具有与所述第二焊盘区21电连接的多层金属互连结构23，所述盲孔24深入至所述金属互连结构23。通过多层互连结构可以提高引脚 33引出的数量，在本实施例中，所采用的金属互连结构23的层数小于或等于四层，上述层数只是为了方便说明而进行的示例性的说明，更多或更少的金属互连结构23层数均适用于本实施例。在本实施中，金属互连结构23 可以根据具体芯片10的功能以及引脚33数量提前进行制备。在制备金属互连结构23时，第一表面可以预留出与芯片10氧化层对应的氧化层区域，与芯片10焊盘对应的焊盘区域。并且，氧化层区域和焊盘区域处于同一平面，高度差小于预设值。可以较好的保证与芯片10的融合焊接或键合。
作为可选的实施例，引出层30包括：布线层31，所述布线层31填充所述盲孔24并覆盖部分所述半导体衬底20的表面，布线层31覆盖区域可以作为引出引脚33的连接的区域。介质层32，设置在所述布线层31的表面，具有多个连通至所述布线层31的过孔；在本实施例中，所称介质层32 可以为聚对苯撑苯并二噁唑纤维(Poly-p-phenylenebenzobisoxazole，PBO)、聚酰亚胺材料等有机介质材料，可以通过旋涂等方式形成，在介质层32上开设对应布线层31的过孔，在过孔内设置有引脚33，该引脚33可以为球形引脚，也可以为柱形引脚。
本实施例提供了一种芯片封装方法，结合图2-图9，将详细的介绍该封装结构的制作过程，该封装结构的制作方法可以包括如下步骤：
步骤S1：提供一半导体衬底20，该衬底具有第一表面和与所述第一表面相对的第二表面，所述第一表面具有与所述第一焊盘区11对应贴合的第二焊盘区21和与所述第一氧化层区12对应贴合的第二氧化层区22，内部具有与所述第二焊盘区21电连接的多层金属互连结构23。在本实施例中，载片的示意图可以为如图2所示的结构。
S2.将所述半导体衬底20和芯片10的表面做等离子处理。经过等离子表面处理后，去除半导体衬底20和芯片10表面污染物和焊盘区表面的氧化物，可以提高后续热压过程中贴合的紧密程度，防止芯片10与半导体衬底20之间出线虚焊或空洞，提高封装的可靠性。
S3.将芯片10通过真空热压倒装在半导体衬底20上。真空热压后第一焊盘区11与所述第二焊盘区21键合，所述第一氧化层区12和所述第二氧化层区22融合。在本实施例中，半导体衬底20可以为硅基板或者其他半导体材料基板，在本实施例中通过执行步骤S3形成图3所示的结构。
S4.在所述半导体衬底20倒装有芯片10的第一表面形成封装层40。包封所述芯片10和所述第一表面，在本实施例中，通过执行步骤S4形成图4所示的结构，封装层40的材料可以为环氧树脂，但是并不限于此，在其他实施例中，可以为其他塑封材料。
步骤S5：将所述半导体衬底20减薄至预设厚度。在步骤开始时可以采用厚度较厚的基板，不易发破片，提高产品的良率。通过执行步骤S5形成图5所示的结构。
S6.在半导体衬底20与所述第一表面相对的第二表面制作多个盲孔24。所述盲孔24深入至所述金属互连结构23，具体的可以通过选择性刻蚀对无机介质进行刻蚀至金属互连结构23层。通过执行步骤S6形成图6所示的结构。
S7.在所述半导体衬底20的第二表面的预设区域制作布线层31。所述布线层31填充所述盲孔24并覆盖部分所述半导体衬底20的第二表面。在本实施例中，在半导体衬底20表面可以通过黄光、溅射、电镀工艺，形成布线层31。通过执行步骤S7形成图7所示的结构。
S8.在所述布线层31表面制作介质层32并形成连通至所述布线层31 的过孔321。在本实施例中，介质层32可以通过旋涂PI/PBO类有机介质材料方式制得，过孔321可以通过光刻或激光打孔的方式实现。具体的，执行步骤S8之后形成如图8所示的结构。
S9.在所述过孔内形成引脚33。可以在过孔内植球以形成引脚，在可选的实施例中，还可以在过孔内植入柱形引脚。具体的，执行步骤S9之后形成如图9所示的结构。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引申出的显而易见的变化或变动仍处于本实用新型创造的保护范围之中。

Claims (6)

1.一种芯片封装结构，其特征在于，包括：
芯片，正面具有第一焊盘区和第一氧化层区；
半导体衬底，具有第一表面和与所述第一表面相对的第二表面，所述第一表面具有与所述第一焊盘区对应贴合的第二焊盘区和与所述第一氧化层区对应贴合的第二氧化层区，所述第二表面具多个盲孔；
引出层，设置在所述半导体衬底的第二表面上，通过所述盲孔与所述第二焊盘区电连接；
封装层，设置在所述半导体衬底的第一表面，包封所述芯片和所述第一表面。
2.如权利要求1所述的芯片封装结构，其特征在于，所述第二焊盘区和所述第二氧化层区位于同一平面。
3.如权利要求2所述的芯片封装结构，其特征在于，所述第一焊盘区与所述第二焊盘区键合，所述第一氧化层区和所述第二氧化层区融合。
4.如权利要求3所述的芯片封装结构，其特征在于，所述半导体衬底内部具有与所述第二焊盘区电连接的多层金属互连结构，所述盲孔深入至所述金属互连结构。
5.如权利要求4所述的芯片封装结构，其特征在于，所述金属互连结构小于或等于四层。
6.根据权利要求1-5任意一项所述的芯片封装结构，其特征在于，所述引出层包括：布线层，填充所述盲孔并覆盖部分所述半导体衬底的表面；
介质层，设置在所述布线层的表面，具有多个连通至所述布线层的过孔；
引脚，设置在所述过孔内，与所述布线层连接。
CN201822269799.0U 2018-12-29 2018-12-29 芯片封装结构 Active CN209374430U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201822269799.0U CN209374430U (zh) 2018-12-29 2018-12-29 芯片封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201822269799.0U CN209374430U (zh) 2018-12-29 2018-12-29 芯片封装结构

Publications (1)

Publication Number Publication Date
CN209374430U true CN209374430U (zh) 2019-09-10

Family

ID=67828922

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201822269799.0U Active CN209374430U (zh) 2018-12-29 2018-12-29 芯片封装结构

Country Status (1)

Country Link
CN (1) CN209374430U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109860125A (zh) * 2018-12-29 2019-06-07 华进半导体封装先导技术研发中心有限公司 芯片封装结构和封装方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109860125A (zh) * 2018-12-29 2019-06-07 华进半导体封装先导技术研发中心有限公司 芯片封装结构和封装方法

Similar Documents

Publication Publication Date Title
US7419851B2 (en) Method of making a semiconductor chip assembly with a metal containment wall and a solder terminal
US5841192A (en) Injection molded ball grid array casing
US6054338A (en) Low cost ball grid array device and method of manufacture thereof
US7075186B1 (en) Semiconductor chip assembly with interlocked contact terminal
CN105118823A (zh) 一种堆叠型芯片封装结构及封装方法
US20070249153A1 (en) Chip structure with half-tunneling electrical contact to have one electrical contact formed on inactive side thereof and method for producing the same
JPH08510599A (ja) 基板と該基板上の隆起によりハイブリッド化されたチツプとの間の密封および機械的強度コードの製造方法
CN108389823A (zh) 用于多芯片晶圆级扇出型三维立体封装结构及其封装工艺
TWI242869B (en) High density substrate for multi-chip package
WO2021018014A1 (zh) 一种基于tsv的多芯片的封装结构及其制备方法
TWI552280B (zh) 半導體裝置及其製造方法
KR20140108138A (ko) 패키징된 반도체 디바이스
US20080099903A1 (en) Stacked chip package, embedded chip package and fabricating method thereof
CN210897268U (zh) 一种带有光互连接口的光电芯片三维封装结构
KR100594716B1 (ko) 공동부를 구비한 캡 웨이퍼, 이를 이용한 반도체 칩, 및그 제조방법
CN209374430U (zh) 芯片封装结构
CN109037164A (zh) 半导体封装结构及其制作方法
CN107611045A (zh) 一种三维芯片封装结构及其封装方法
CN107507816A (zh) 扇出型晶圆级多层布线封装结构
CN103779245B (zh) 芯片封装方法及封装结构
CN109860125A (zh) 芯片封装结构和封装方法
CN103208471B (zh) 多芯片封装体
CN104465570A (zh) 一种TSV Interposer结构及其封装方法
CN105489550B (zh) 低成本晶圆级芯片尺寸硅通孔互连结构及其制备方法
CN105810705B (zh) 高像素影像传感芯片的封装结构及其制作方法

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant