CN209088537U - 一种电压钳位及esd保护电路 - Google Patents
一种电压钳位及esd保护电路 Download PDFInfo
- Publication number
- CN209088537U CN209088537U CN201821694987.1U CN201821694987U CN209088537U CN 209088537 U CN209088537 U CN 209088537U CN 201821694987 U CN201821694987 U CN 201821694987U CN 209088537 U CN209088537 U CN 209088537U
- Authority
- CN
- China
- Prior art keywords
- voltage
- circuit
- esd
- vcc
- detecting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Emergency Protection Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本实用新型提供了一种电压钳位及ESD保护电路，包括VCC电压侦测电路、VCC电压侦测传递电路、ESD侦测电路、ESD侦测传递电路和电压吸收单元；VCC电压侦测电路与供电电源端口和VCC电压侦测传递电路相连，VCC电压侦测传递电路与电压吸收单元相连，ESD侦测电路与ESD侦测传递电路相连，ESD侦测传递电路与电压吸收单元相连，电压吸收单元与PWM开关控制集成电路芯片相连。本实用新型通过共用了一个电压吸收单元来吸收过高的电压及ESD事件中过多的电荷，确保内部的PWM控制电路不受损坏，节省版图面积。并且ESD侦测电路可以保证ESD事件对RC电路触发开启保护作用，又可以防止芯片正常工作电压上叠加的尖峰电压对钳位电路引起误触发。
Description
技术领域
本发明涉及集成电路供电端口保护电路领域，尤其涉及PWM开关控制集成电路的供电端口的电压钳位及ESD保护电路。
背景技术
芯片工作电压是由芯片制造工艺来决定。如典型的CMOS工艺主要由PMOS和NMOS器件来构建芯片。制造完成的芯片最高工作电压由PMOS和NMOS最高工作电压来决定。提供给芯片的工作电压必须在确保在最高工作电压范围内，如果超过芯片规定的最高工作电压会发生MOS管器件的栅氧击穿或者源漏结出现不可恢复的击穿损坏。
PWM开关控制集成电路芯片在工作过程中功率管直接通过电源获取电压，同时会在芯片供电电源端口上产生尖峰毛刺电压。当芯片工作电压达到最高工作电压后，叠加的尖峰毛刺电压会引起芯片内部器件结击穿或穿通现象，甚至在芯片的某个区域触发SCR效应。所以有必要对尖峰毛刺电压进行吸收，确保芯片在规定的最高工作电压下可以可靠的工作。
ESD静电在芯片封装、测试、焊接以及芯片系统模块工作过程中都会面临的问题，也必须使用ESD防护电路来保护芯片内部电路不受ESD静电放电电荷的冲击而损坏。
电压钳位电路需要用到吸收电压尖峰毛刺的功率型MOS管，同时ESD保护电路也需要用到静电释放吸收的功率型MOS管。PWM开关控制芯片设计时供电端口的ESD保护电路是必须加入的。而电压钳位电路如果需要加入则会另外再占用芯片面积来加入，这样芯片供电端口的保护电路将占用大量的版图面积。
发明内容
本发明提供一种新的电路可以将电压钳位电路和ESD保护电路共用一个功率型MOS保护管，节省版图面积，同时实现供电电压钳位以及ESD保护电路，并且在芯片正常工作时，ESD侦测电路不会受到电源电压VCC上的尖峰电压误触发开启。
为实现上述目的，本发明提供了一种电压钳位及ESD保护电路，该电路包括VCC电压侦测电路、VCC电压侦测传递电路、ESD侦测电路、ESD侦测传递电路和电压吸收单元；
所述VCC电压侦测电路与供电电源端口和所述VCC电压侦测传递电路相连，用于侦测供电电源端口的电压，并在供电电源端口的电压超过设定最高电压保护阈值时，将过电压信号传输至VCC电压侦测传递电路；
所述VCC电压侦测传递电路与所述电压吸收单元相连，用以将VCC电压侦测电路输出的过电压信号进行放大处理，产生电压吸收单元工作的驱动电压；
所述ESD侦测电路与ESD侦测传递电路相连，用以侦测供电端口ESD事件发生时的脉冲电压,并将侦测的ESD脉冲电压传输至ESD侦测传递电路，以及防止正常PWM开关控制集成电路芯片正常工作时端口产生的非ESD尖峰电压，防止电压吸收单元误动作；
所述ESD侦测传递电路与所述电压吸收单元相连，用以将ESD电压侦测电路输出的尖峰脉冲信号进行放大处理，产生电压吸收单元工作的驱动电压；
所述电压吸收单元与PWM开关控制集成电路芯片相连，用以吸收供电电源VCC端口的过电压和ESD放电电荷。
优选地，所述VCC电压侦测电路包括串联的二极管串(D1、D2、…、Dn)和电阻(R1)，电阻(R1)另一端接地(GND)，首端的二极管(D1)接电源端口(VCC)。
优选地，所述VCC电压侦测电路包括串联的栅漏短接的PMOS管串(MP1、MP1、…、MPn)和电阻(R1)，电阻(R1)另一端接地(GND)，首端的栅漏短接的PMOS管(MP1)的源极接电源端口(VCC)。
优选地，所述VCC电压侦测电路包括由二极管和栅漏短接的PMOS管组合的串联结构和电阻(R1)，串联结构和电阻(R1)也构成串联结构，电阻(R1)另一端接地(GND)，首端的二极管(D1)或栅漏短接的PMOS管(MP1)的源极接电源端口(VCC)。
进一步优选地，所述VCC电压侦测电压阈值通过调节VCC电压侦测电路引出信号端实现，所述引出信号端为二极管串或栅漏短接的PMOS管串与电阻(R1)的连接点，或为二极管串中二极管间的连接点，或为栅漏短接的PMOS管串中栅漏短接的PMOS管间的连接点，或为二极管与栅漏短接的PMOS管的连接点，或为电阻(R1)中间抽头。
优选地，所述VCC电压侦测传递电路包括第一级共源放大电路和第二级共源放大电路，
所述第一级共源放大电路包括电阻(R2)和NMOS管(N2)，所述电阻(R2)与电源端口(VCC)相连，电阻(R2)的另一端与NMOS管(N2)漏极相连，NMOS管(N2)栅极与VCC电压侦测电路的输出端相连，NMOS管(N2)源极接地；
所述第二级共源放大电路包括电阻(R3)和PMOS管(P2)，PMOS管(P2)的源极与电源端口(VCC)相连，PMOS管(P2)的栅极与NMOS管(N2)管漏极相连，PMOS管(P2)的漏极与电阻(R3)一端和电压吸收单元输入端相连，电阻(R3)另一端接地(GND)。
优选地，所述ESD侦测电路包括RC延时电路和尖峰干扰误触发电路，所述RC延时电路包括电阻(R4)和电容(C1)，所述尖峰干扰误触发电路包括电阻(Rz)和二极管(DZ1)，所述电阻(R4)一端与电源供电端口(VCC)相连，另一端与二极管(DZ1)一端和ESD侦测传递电路输入端相连，二极管DZ1另一端与电容(C1)一端相连，电容(C1)另一端与地(GND)相连，所述电阻(Rz)并联在所述二极管(DZ1)两端。
优选地，所述ESD侦测电路包括RC延时电路和尖峰干扰误触发电路，所述RC延时电路包括电阻(R4)和电容(C1)，所述尖峰干扰误触发电路包括电阻(Rz)和栅漏短接PMOS管(DP1)，所述电阻(R4)一端与电源供电端口(VCC)相连，另一端与栅漏短接PMOS管(DP1)源级相连，和ESD侦测传递电路输入端相连，栅漏短接PMOS管(DP1)漏极与电容(C1)一端相连，电容(C1)另一端接地(GND)，所述电阻(Rz)并联在栅漏短接PMOS管(DP1)源极和漏极两端。
优选地，所述ESD侦测传递电路包括共源放大器，所述共源放大器包括电阻(R3)和PMOS管(P1)，所述PMOS管(P1)的源极与电源端口(VCC)相连，所述PMOS管(P1)栅极与所述ESD侦测电路输出端相连，所述PMOS管(P1)漏极与电阻(R3)一端和电压吸收单元输入端相连，所述电阻(R3)另一端接地。
优选地，所述电压吸收单元为NMOS管(N1)或BJT管(Q1)。
本发明的一种电压钳位及ESD保护电路，当VCC电压超过侦测阈值电压后电压吸收单元开启吸收VCC过高电压。当VCC端在ESD事件产生时，ESD侦测电路起作用后电压吸收单元开启吸收VCC端的ESD放电电荷，通过共用了一个电压吸收单元来吸收过高的电压及ESD事件中过多的电荷，确保内部的PWM控制电路不受损坏，节省版图面积。并且ESD侦测电路可以保证ESD事件对RC电路触发开启保护作用，又可以防止芯片正常工作电压上叠加的尖峰电压对钳位电路引起误触发。
附图说明
图1为现有的一种低压应用的电压钳位及ESD保护电路图；
图2为现有的一种低压应用的电压钳位及ESD保护电路图；
图3为现有的一种高压应用的电压钳位及ESD保护电路图；
图4为现有的一种加入两级共源放大器的高压应用的电压钳位及ESD保护电路图；
图5为现有的一种RC触发PMOS功率管吸收的ESD保护电路图；
图6为现有的一种RC触发NMOS功率管吸收的ESD保护电路图；
图7为本发明的一种RC触发加入一级共源放大器的ESD保护电路图；
图8为本发明的一种加入了防止尖峰干扰误触发电路和一级共源放大器的RC触发ESD保护电路图；
图9为本发明的一种电压钳位以及ESD保护电路示意图；
图10为本发明的另一种电压钳位以及ESD保护电路示意图；
图11为本发明的又一种电压钳位以及ESD保护电路示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，下面将结合发明实施例中的附图，对发明实施例中的技术方案进行清楚、完整地描述，显然，下面所描述的实施例仅仅是发明一部分实施例，而非全部的实施例。基于发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于发明保护的范围。
图1为现有的一种低压应用的电压钳位及ESD保护电路图。
如图1所示，图1是利用低压二极管D1反偏击穿特性构成的电压钳位电路，可以吸收端口过高电压以及用于端口的ESD防护。二极管是半导体物理器件中最为基础的器件。二极管具有正向导通，反向截止的特性。正向导通电压为0.7V左右，反向截止状态下叠加在二极管两端的电压不是无限大，当反向电压达到使PN结反偏电场强度超过电子和空穴碰撞电离阈值时，将发生雪崩击穿效应，这时加在PN两端的反向电压为击穿电压。图1中当ESD触发电压施加GND端相对VCC端为正电压，ESD二极管处于导通状态，使电流从GND到VCC方向流动，GND到VCC两端电压限定在0.7V左右。当ESD触发电压施加VCC端相对GND为正电压，ESD二极管处于反向截止状态，当电压超过击穿电压时，电流从VCC方向流向GND，VCC到GND的电压限定为击穿电压VBD，在调节二极管的PN结浓度，可以改变二极管反向击穿电压值，通常在5V工艺中，内部MOS管的栅氧击穿电压为15～20V。设计端口ESD二极管的反向击穿电压为5.8V，可以将VCC电压钳位在5.8V，防止MOS管栅氧发生不可逆的损坏。
图1中仅使用1个二极管进行电压钳位和ESD保护的缺点有：(1)二极管反向电压固定，调节击穿电压需要工艺上注入浓度调节，标准固化工艺无法调节。电压选择灵活性低。(2)钳位电压值和ESD电压值相同。而实际电路中需要ESD保护触发电压值高于钳位电压。(3)二极管面积需要达到100um*100um才能起到很好的钳位和ESD保护效果。
图2为现有的一种低压应用的电压钳位及ESD保护电路图。
如图2所示，图2是利用低压二极管D1和电阻R1串联构成端口电压侦测电路。当端口电压上升到使二极管D1击穿，并且电阻R1电压超过吸收功率管N1的阈值电压时，功率管N1对端口过高电压进行吸收钳位。该结构电路可以对端口电压钳位以及端口ESD防护。二极管D1不再如图1中的二极管面积这么大，仅起到侦测VCC电压大于D1击穿电压后D1导通，开始有电流流向电阻R1，当电阻R1上的电压VR1大于功率管N1的阈值电压VTHN1，N1导通，吸收来自VCC端口的电压。功率管N1在ESD事件发生时可以起到一定的ESD保护作用，但功率管N1的寄生NPN管在ESD事件中导通对ESD防护起到主要作用，具有较好的ESD保护作用。图2中采用NMOS管即起到对VCC电压钳位作用，同时N1自身的寄生NPN也起到ESD的防护作用。
图2中使用的电压钳位和ESD保护电路缺点为：(1)ESD保护触发电压和电压钳位的触发电压相同，实际电路中需要ESD保护触发电压值高于钳位电压。(2)没有放大器对N1功率管栅极电压作用，工作时的电压钳位能力受限。
图3为现有的一种高压应用的电压钳位及ESD保护电路图。
如图3所示，图3是采用串联二极管D1、D2、…、Dn和电阻R1作为端口电压侦测，并驱动高压吸收功率管N1开启，对端口过高的电压进行吸收钳位。该结构电路可以对端口电压钳位以及端口ESD防护。图3采用多个二极管串联主要是为了提高VCC钳位电压。例如，击穿一个二极管的VCC电压为5.8V，那么击穿两个串联的VCC电压要达11.6V。VCC电压超过保护开启阈值后二极管D1-Dn都工作在反向击穿状态。图3功能上和图2一致，只不过图3可以灵活设定VCC的钳位电压。当然N1功率管的击穿电压也要选取比设定的VCC钳位电压更高值。
图3中使用的电压钳位和ESD保护电路缺点与图2中的相同，但钳位触发电压和ESD触发电压可以通过改变串联二极管的个数或连接抽头位置来调节。
图4为现有的一种加入两级共源放大器的高压应用的电压钳位及ESD保护电路图。
如图4所示，图4是采用串联二极管D1、D2、…、Dn和电阻R1作为端口电压侦测，NMOS管N2和电阻R2组成第一级共源放大器，PMOS管P1和电阻R3组成第二级共源放大器。第二级共源放大器输出连接高压吸收功率NMOS管N1的栅极。当VCC电压超过最高电压保护阈值后，串联二极管电压侦测电路工作，第一级和第二级共源放大器翻转，驱动高压吸收功率管N1开启，对端口过高的电压进行吸收钳位。由于两级放大器工作传递信号存在延时，该电路主要用于芯片正常工作时对端口工作电压钳位保护。
图4相对图3增加两级放大器可以充分导通N1功率管。N1功率管导通后流过电流与栅极的电压成平方关系，当栅极电压越高，流过N1功率管的电流就越大，VCC钳位电压能力越好。
图4中使用的电压钳位和ESD保护电路缺点为：(1)ESD保护触发电压和电压钳位的触发电压相同，实际电路中需要ESD保护触发电压值高于钳位电压。(2)虽然电压钳位功能通过两级放大器后起到更好的钳位效果，但是在感应ESD事件时通过两级放大器后ESD侦测延时会增大。
图5为现有的一种RC触发PMOS功率管吸收的ESD保护电路图。
如图5所示，图5是采用电阻R4和电容C1构成RC延时电路，仅在供电端口电压迅速上升时导通功率管P1，功率管P1对端口过高电压进行吸收钳位。该结构主要用于端口ESD防护。一个ESD脉冲时间在1～100ns之间，可以触发RC网络。同理，电路正常工作时如果VCC端产生一个正的尖脉冲电压，只要脉冲的上升沿足够快，也可以触发RC网络。当RC网络被触发，电容C1电压维持不变，触发电压主要叠加在电阻R4上，当VR1电压大于P1导通阈值VTHP1，功率管P1导通，从VCC端吸收电流，降低VCC端的尖峰电压。该电路结构仅适用于VCC端正脉冲高频率触发。
图6为现有的一种RC触发NMOS功率管吸收的ESD保护电路图。
如图6所示，图6是采用电阻R4和电容C1构成RC延时电路，仅在供电端口电压迅速上升时导通功率管N1，功率管N1对端口过高电压进行吸收钳位。该结构主要用于端口ESD防护。原理同图5一样，采用N1吸收尖峰正电压。一个ESD脉冲时间在1～100ns之间，可以触发RC网络。同理，电路正常工作时如果VCC端产生一个正的尖脉冲电压，只要脉冲的上升沿足够快，也可以触发RC网络。当RC网络被触发，电容C1电压维持不变，触发电压主要叠加在电阻R4上，当VR1电压大于N1导通阈值VTHN1，功率管N1导通，从VCC端吸收电流，降低VCC端的尖峰电压。该电路结构仅适用于VCC端正脉冲高频率触发。
图5和图6都是频率事件侦测触发，原理相同，结构上都是R4两端接MOS的栅源。触发电压都是叠加在R4上，当R4电压超过MOS管的阈值电压时，MOS管导通。图5和图6仅对ESD响应有良好的作用，但没有在芯片正常工作过程中对较慢变化的VCC端电压有钳位电压作用。
图7为本发明的一种RC触发加入一级共源放大器的ESD保护电路图。
如图7所示，图7是在电阻R4和电容C1构成的RC延时电路输出端再增加一级MOS管P1和R3构成的共源放大器驱动功率管N1，图7原理和图5，图6一样，增加一级共源放大器虽然增加的一级共源放大器在速度上会略慢，但可以减小功率管N1导通的阻抗，提高N1功率管的阈值电压，使N1功率管完全导通，提高N1的吸收电荷能力。该结构主要用于端口ESD防护。但是该电路再正常工作时端口产生的尖峰电压会误导通功率管N1。
图8为本发明的一种加入了防止尖峰干扰误触发电路和一级共源放大器的RC触发ESD保护电路图。
如图8所示，相对图7加入施密特触发器、PMOS管P2和NMOS管N2，电阻R4和电容C1构成RC延时电路，其输出连接MOS管P1和R3组成的共源放大器的输入，共源放大器的输出连接功率管N1的栅极。同时电阻R4和电容C1构成RC延时电路的输出连接施密特触发器SMIT1，施密特触发器SMIT1的输出连接PMOS管P2和NMOS管N2构成的反相器，该反相器的输出连接功率管N1的栅极。在端口电压正常供电过程中产生尖峰电压通过RC延时电路和共源放大器触发功率管N1导通，但由于施密特触发器SMIT1的输入电压下降变化没有超过翻转阈值电压，NMOS管N2导通，设定N2的下拉驱动能力大于PMOS管P1的上拉驱动能力时，功率管N1就不会在端口电压产生尖峰时被误触发开启。
图9为本发明的一种电压钳位以及ESD保护电路示意图。
如图9所示，串联二极管D1、D2、…、Dn和电阻R1作为VCC电压侦测电路，MOS管N2和电阻R2组成第一级共源放大器，MOS管P2和电阻R3组成第二级共源放大器。第一级共源放大器和第二级放大器构成VCC电压侦测传递电路。在端口电压超过最高触发侦测电压后功率管N1导通吸收过高电压。该电路主要用于芯片最高工作电压钳位。电容C1的一端连接到N1管的栅极，和电阻R1构成RC延时电路,电阻Rz和二极管DZ1构成尖峰干扰误触发电路，RC延时电路和尖峰干扰误触发电路构成ESD侦测传递电路。NMOS管N1作为电压吸收单元。
电容C1的另一端连接一个二极管DZ1一端，二极管DZ1的另一端连接到端口VCC。图示的二极管DZ1两端可以互换，可以正偏或反偏，也可以几个二极管串联正偏或反偏组合形式来连接，主要意图在于调节二极管的电压。二极管DZ1正向导通或反向击穿都有电流通过二极管产生一个电压降，并在没有电流通过时二极管两端电压降会相对较小。当端口VCC电压迅速上升时，首先需要使DZ1导通或击穿，然后再将电容C1和电阻R3相接的N1栅极电压跟随VCC电压上升，当VCC电压变化量超过二极管的电压降和功率管N1的开启阈值电压后，功率管N1导通，吸收VCC端口过高的电压尖峰。二极管DZ1导通或击穿产生的电压降可以提高芯片正常工作时端口的尖峰电压触发值，使原来一个MOS管N1阈值电压触发量提高到二极管导通或击穿电压加上一个MOS管N1阈值电压的触发量，可以防止功率管N1在端口较小的电压尖峰值下被误触发。电阻Rz并联在二极管DZ1的两端，该电阻值远大于电阻R1值，可以将二极管DZ1两边的电压降在正常工作时维持0V，提高电压尖峰触发阈值量。由二极管DZ1，电容C1，电阻Rz，电阻R3和功率MOS管N1组成的电路用于端口ESD保护，并具有抑制芯片正常工作时端口电压尖峰误触发作用。
图10为本发明的一种电压钳位以及ESD保护电路示意图。
如图10所示，本发明的一种电压钳位以及ESD保护电路包括VCC电压侦测电路1、VCC电压侦测传递电路2、ESD侦测电路3、ESD侦测传递电路4和电压吸收单元5。各电路分别接在电源VCC和地GND之间。
VCC电压侦测电路1与供电电源端口和VCC电压侦测传递电路2相连，用以侦测供电电源端口的电压，并在供电电源端口的电压超过设定最高电压保护阈值时，将过电压信号传输至VCC电压侦测传递电路。
VCC电压侦测传递电路2与电压吸收单元5相连，用以将VCC电压侦测电路输出的过电压信号进行放大处理，产生电压吸收单元工作的驱动电压。
ESD侦测电路3与ESD侦测传递电路4相连，用以侦测供电端口ESD事件发生时的脉冲电压,并将侦测的ESD脉冲电压传输至ESD侦测传递电路，以及防止正常PWM开关控制集成电路芯片正常工作时端口产生的非ESD尖峰电压，防止电压吸收单元误动作。
ESD侦测传递电路4与电压吸收单元5相连，用以将ESD电压侦测电路3输出的尖峰脉冲信号进行放大处理，产生电压吸收单元5工作的驱动电压。
电压吸收单元5与PWM开关控制集成电路芯片相连，用以吸收供电电源VCC端口的过电压和ESD放电电荷。电压吸收单元5为图10中的NMOS管N1或图11中的BJT管Q1。
如图2所示，本发明实施例中的VCC电压侦测电路1包括串联的二极管串(D1、D2、…、Dn)和电阻R1，电阻R1另一端接地GND，首端的二极管D1接电源端口VCC。
其中，VCC电压侦测电路1还可以如图11所示的串联的栅漏短接的PMOS管串(MP1、MP1、…、MPn)和电阻R1，电阻R1另一端接地GND，首端的栅漏短接的PMOS管MP1的源极接电源端口VCC。或者为二极管和栅漏短接的PMOS管组合的串联结构和电阻R1，串联结构和R1也构成串联结构，电阻R1另一端接地GND，首端的二极管D1或栅漏短接的PMOS管MP1的源极接电源端口VCC。VCC电压侦测电压阈值通过调节VCC电压侦测电路引出信号端实现，引出信号端为二极管串或栅漏短接的PMOS管串与电阻R1的连接点，或为二极管串中二极管间的连接点，或为栅漏短接的PMOS管串中栅漏短接的PMOS管间的连接点，或为二极管与栅漏短接的PMOS管的连接点，或为电阻R1中间抽头。
VCC电压侦测传递电路2包括第一级共源放大电路21和第二级共源放大电路22。
第一级共源放大电路21包括电阻R2和NMOS管N2，电阻R2与电源端口VCC相连，电阻R2的另一端与NMOS管N2漏极相连，NMOS管N2栅极与VCC电压侦测电路的输出端(二极管Dn与R3连接点)相连，NMOS管N2源极接地；
第二级共源放大电路22包括电阻R3和PMOS管P2，PMOS管P2的源极与电源端口VCC相连，PMOS管P2的栅极与NMOS管N2管漏极相连，PMOS管P2的源极与电阻R3一端和电压吸收单元输入端(NMOS管N1的栅极)相连，电阻R3另一端接地GND。
ESD侦测电路3包括RC延时电路31和尖峰干扰误触发电路32，RC延时电路31包括电阻R4)和电容C1，尖峰干扰误触发电路包括电阻Rz和二极管DZ1，电阻R4一端与电源供电端口VCC相连，另一端与二极管DZ1一端和ESD侦测传递电路输入端(PMOS管P1的栅极)相连，二极管DZ1另一端与电容C1一端相连，电容C1另一端与地GND相连，电阻Rz并联在二极管DZ1两端。
其中，DZ1可换为图11中栅漏短接的PMOS管DP1。
ESD侦测传递电路4包括共源放大器，共源放大器包括电阻R3和PMOS管P1，PMOS管P1的源极与电源端口VCC相连，PMOS管P1栅极与ESD侦测电路3输出端(电阻R4与二极管DZ2连接点)相连，PMOS管P1漏极与电阻R3一端和电压吸收单元5输入端(NMOS管N1的栅极)相连，电阻R3另一端接地。
如图2所示，工作时，当VCC端口电压由于供电电压尖峰毛刺冲击或ESD冲击，导致VCC电压超过保护开启阈值，串联二极管击穿，第一级和第二级共源放大器翻转，驱动高压吸收功率管N1开启，对端口过高的电压进行吸收钳位。当ESD尖脉冲施加在VCC端口，R4、DZ1(与RZ电阻并联)、C1串联支路将通过交流电流。尖脉冲上升斜率越大，通过该支路的交流电流也越大。当尖峰斜率足够大，则流过电阻R4上的电流使P1导通并抬高电阻R4电位，使N1功率管导通，吸收VCC上的尖峰电压能量。R4、DZ1(与RZ电阻并联)、C1串联支路中的DZ1作用是支路导通的尖峰电压触发门槛抬高了一个DZ反向击穿电压，通常为5.8V。防止当过小幅度的尖峰电压施加在VCC端口导致P1被误触发开启。
图10相对图9的区别在于：图9的ESD仅通过一个RC电路触发来完成ESD保护，初始对N1功率管的栅极电位上拉能力没有图10在RC电路触发后再经过一级放大器对N1功率管的栅极电位上拉能力强。
图11为本发明的一种电压钳位以及ESD保护电路示意图。
图11是本发明的另一种电压钳位以及ESD保护电路示意图，结构上与图10一样，原来图10中的DZ1二极管换成了栅漏短接的MOS管DP1，图10中的功率管N1换成了三极管Q1，原理相同。
本发明的实施例提供了一种电压钳位及ESD保护电路，共用了一个功率管来吸收过高的电压及ESD事件中过多的电荷，确保内部的PWM控制电路不受损坏。并且加入二极管和电容串联的结构，一方面可以保证ESD事件对RC电路触发开启保护作用，又可以防止芯片正常工作电压上叠加的尖峰电压对钳位电路引起误触发。
本发明的一种电压钳位及ESD保护电路，当VCC电压超过侦测阈值电压后电压吸收单元开启吸收VCC过高电压。当VCC端在ESD事件产生时，ESD侦测电路起作用后电压吸收单元开启吸收VCC端的ESD放电电荷，通过共用了一个电压吸收单元来吸收过高的电压及ESD事件中过多的电荷，确保内部的PWM控制电路不受损坏，节省版图面积。并且ESD侦测电路可以保证ESD事件对RC电路触发开启保护作用，又可以防止芯片正常工作电压上叠加的尖峰电压对钳位电路引起误触发。
以上所述的具体实施方式，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施方式而已，并不用于限定本发明的保护范围，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种电压钳位及ESD保护电路，其特征在于，包括VCC电压侦测电路、VCC电压侦测传递电路、ESD侦测电路、ESD侦测传递电路和电压吸收单元；
所述VCC电压侦测电路与供电电源端口和所述VCC电压侦测传递电路相连，用于侦测供电电源端口的电压，并在供电电源端口的电压超过设定最高电压保护阈值时，将过电压信号传输至VCC电压侦测传递电路；
所述VCC电压侦测传递电路与所述电压吸收单元相连，用以将VCC电压侦测电路输出的过电压信号进行放大处理，产生电压吸收单元工作的驱动电压；
所述ESD侦测电路与ESD侦测传递电路相连，用以侦测供电端口ESD事件发生时的脉冲电压,并将侦测的ESD脉冲电压传输至ESD侦测传递电路，以及防止正常PWM开关控制集成电路芯片正常工作时端口产生的非ESD尖峰电压，防止电压吸收单元误动作；
所述ESD侦测传递电路与所述电压吸收单元相连，用以将ESD电压侦测电路输出的尖峰脉冲信号进行放大处理，产生电压吸收单元工作的驱动电压；
所述电压吸收单元与PWM开关控制集成电路芯片相连，用以吸收供电电源VCC端口的过电压和ESD放电电荷。
2.根据权利要求1所述的一种电压钳位及ESD保护电路，其特征在于，所述VCC电压侦测电路包括串联的二极管串(D1、D2、…、Dn)和电阻(R1)，电阻(R1)另一端接地(GND)，首端的二极管(D1)接电源端口(VCC)。
3.根据权利要求1所述的一种电压钳位及ESD保护电路，其特征在于，所述VCC电压侦测电路包括串联的栅漏短接的PMOS管串(MP1、MP1、…、MPn)和电阻(R1)，电阻(R1)另一端接地(GND)，首端的栅漏短接的PMOS管(MP1)的源极接电源端口(VCC)。
4.根据权利要求1所述的一种电压钳位及ESD保护电路，其特征在于，所述VCC电压侦测电路包括由二极管和栅漏短接的PMOS管组合的串联结构和电阻(R1)，串联结构和电阻(R1)也构成串联结构，电阻(R1)另一端接地(GND)，首端的二极管(D1)或栅漏短接的PMOS管(MP1)的源极接电源端口(VCC)。
5.根据权利要求2或3或4所述的一种电压钳位及ESD保护电路，其特征在于，所述VCC电压侦测电压阈值通过调节VCC电压侦测电路引出信号端实现，所述引出信号端为二极管串或栅漏短接的PMOS管串与电阻(R1)的连接点，或为二极管串中二极管间的连接点，或为栅漏短接的PMOS管串中栅漏短接的PMOS管间的连接点，或为二极管与栅漏短接的PMOS管的连接点，或为电阻(R1)中间抽头。
6.根据权利要求1所述的一种电压钳位及ESD保护电路，其特征在于，所述VCC 电压侦测传递电路包括第一级共源放大电路和第二级共源放大电路，
所述第一级共源放大电路包括电阻(R2)和NMOS管(N2)，所述电阻(R2)与电源端口(VCC)相连，电阻(R2)的另一端与NMOS管(N2)漏极相连，NMOS管(N2)栅极与VCC电压侦测电路的输出端相连，NMOS管(N2)源极接地；
所述第二级共源放大电路包括电阻(R3)和PMOS管(P2)，PMOS管(P2)的源极与电源端口(VCC)相连，PMOS管(P2)的栅极与NMOS管(N2)管漏极相连，PMOS管(P2)的漏极与电阻(R3)一端和电压吸收单元输入端相连，电阻(R3)另一端接地(GND)。
7.根据权利要求1所述的一种电压钳位及ESD保护电路，其特征在于，所述ESD侦测电路包括RC延时电路和尖峰干扰误触发电路，所述RC延时电路包括电阻(R4)和电容(C1)，所述尖峰干扰误触发电路包括电阻(Rz)和二极管(DZ1)，所述电阻(R4)一端与电源供电端口(VCC)相连，另一端与二极管(DZ1)一端和ESD侦测传递电路输入端相连，二极管DZ1另一端与电容(C1)一端相连，电容C1另一端与地(GND)相连，所述电阻(Rz)并联在所述二极管(DZ1)两端。
8.根据权利要求1所述的一种电压钳位及ESD保护电路，其特征在于，所述ESD侦测电路包括RC延时电路和尖峰干扰误触发电路，所述RC延时电路包括电阻(R4)和电容(C1)，所述尖峰干扰误触发电路包括电阻(Rz)和栅漏短接PMOS管(DP1)，所述电阻(R4)一端与电源供电端口(VCC)相连，另一端与栅漏短接PMOS管(DP1)源级相连，和ESD侦测传递电路输入端相连，栅漏短接PMOS管(DP1)漏极与电容(C1)一端相连，电容(C1)另一端接地(GND)，所述电阻(Rz)并联在栅漏短接PMOS管(DP1)源极和漏极两端。
9.根据权利要求1所述的一种电压钳位及ESD保护电路，其特征在于，所述ESD侦测传递电路包括共源放大器，所述共源放大器包括电阻(R3)和PMOS管(P1)，所述PMOS管(P1)的源极与电源端口(VCC)相连，所述PMOS管(P1)栅极与所述ESD侦测电路输出端相连，所述PMOS管(P1)漏极与电阻(R3)一端和电压吸收单元输入端相连，所述电阻(R3)另一端接地。
10.根据权利要求1所述的一种电压钳位及ESD保护电路，其特征在于，所述电压吸收单元为NMOS管(N1)或BJT管(Q1)。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201821694987.1U CN209088537U (zh) | 2018-10-19 | 2018-10-19 | 一种电压钳位及esd保护电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201821694987.1U CN209088537U (zh) | 2018-10-19 | 2018-10-19 | 一种电压钳位及esd保护电路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN209088537U true CN209088537U (zh) | 2019-07-09 |
Family
ID=67119756
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201821694987.1U Active CN209088537U (zh) | 2018-10-19 | 2018-10-19 | 一种电压钳位及esd保护电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN209088537U (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113541116A (zh) * | 2021-08-03 | 2021-10-22 | 北京控制工程研究所 | 一种基于功率mos的电压钳位电路和系统 |
| US20220052521A1 (en) * | 2020-08-14 | 2022-02-17 | Silicon Works Co., Ltd. | Esd protection circuit |
-
2018
- 2018-10-19 CN CN201821694987.1U patent/CN209088537U/zh active Active
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20220052521A1 (en) * | 2020-08-14 | 2022-02-17 | Silicon Works Co., Ltd. | Esd protection circuit |
| US11616359B2 (en) * | 2020-08-14 | 2023-03-28 | Silicon Works Co., Ltd | ESD protection circuit |
| CN113541116A (zh) * | 2021-08-03 | 2021-10-22 | 北京控制工程研究所 | 一种基于功率mos的电压钳位电路和系统 |
| CN113541116B (zh) * | 2021-08-03 | 2023-11-10 | 北京控制工程研究所 | 一种基于功率mos的电压钳位电路和系统 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109217276A (zh) | 一种电压钳位及esd保护电路 | |
| CN104935315B (zh) | Igbt驱动电路 | |
| CN106505066B (zh) | 静电放电保护电路 | |
| US5625522A (en) | Apparatus for smart power supply ESD protection structure | |
| CN103001206B (zh) | 在混合电压芯片中使用低电压晶体管来钳住高电压电源的esd电源钳位 | |
| US8315024B2 (en) | Electrostatic discharge protection circuit, integrated circuit and method of protecting circuitry from an electrostatic discharge voltage | |
| CN1998120A (zh) | 用于提供电流控制的静电放电保护的方法和装置 | |
| CN107230673A (zh) | 使用防护区域的静电放电保护 | |
| CN101834436B (zh) | 一种集成电路的过压保护电路 | |
| US20120120531A1 (en) | Low leakage electrostatic discharge protection circuit | |
| CN209088537U (zh) | 一种电压钳位及esd保护电路 | |
| US8901603B2 (en) | Surge protection circuit for power MOSFETs used as active bypass diodes in photovoltaic solar power systems | |
| CN106026621A (zh) | 一种带避免短路保护盲区的igbt驱动电路及检测方法 | |
| CN205847212U (zh) | 一种高可靠性的igbt驱动电路 | |
| CN107546729A (zh) | 浪涌保护电路 | |
| CN101483339A (zh) | 一种带检测控制电路的静电保护方法及电路 | |
| CN202652171U (zh) | 可靠灵敏的igbt过流保护电路 | |
| CN101626154A (zh) | 集成电路esd全芯片防护电路 | |
| CN101707363B (zh) | 一种具有实时检测功能的静电破坏保护电路及其控制方法 | |
| Galy et al. | BIMOS transistor and its applications in ESD protection in advanced CMOS technology | |
| CN104466935B (zh) | 对系统级脉冲的第一峰鲁棒的big‑fetesd保护 | |
| CN102208408B (zh) | 栅驱动晶闸管以及静电保护电路 | |
| KR100971431B1 (ko) | 정전기 보호 장치 | |
| CN201528324U (zh) | 一种igbt驱动与保护电路 | |
| CN107453739A (zh) | 功率开关管的驱动保护电路、集成电路、ipm模块以及空调器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| PE01 | Entry into force of the registration of the contract for pledge of patent right | ||
| PE01 | Entry into force of the registration of the contract for pledge of patent right |
Denomination of utility model: A voltage clamp and ESD protection circuit Effective date of registration: 20210114 Granted publication date: 20190709 Pledgee: Bank of Jiangsu Co.,Ltd. Nanjing Jiangbei new area sub branch Pledgor: Nanjing Huigan Electronic Technology Co.,Ltd. Registration number: Y2021980000395 |
|
| PC01 | Cancellation of the registration of the contract for pledge of patent right | ||
| PC01 | Cancellation of the registration of the contract for pledge of patent right |
Date of cancellation: 20220318 Granted publication date: 20190709 Pledgee: Bank of Jiangsu Co.,Ltd. Nanjing Jiangbei new area sub branch Pledgor: Nanjing Huigan Electronic Technology Co.,Ltd. Registration number: Y2021980000395 |
|
| PE01 | Entry into force of the registration of the contract for pledge of patent right | ||
| PE01 | Entry into force of the registration of the contract for pledge of patent right |
Denomination of utility model: A voltage clamping and ESD protection circuit Effective date of registration: 20220328 Granted publication date: 20190709 Pledgee: Bank of Jiangsu Co.,Ltd. Nanjing Jiangbei new area sub branch Pledgor: Nanjing Huigan Electronic Technology Co.,Ltd. Registration number: Y2022980003268 |
|
| PC01 | Cancellation of the registration of the contract for pledge of patent right | ||
| PC01 | Cancellation of the registration of the contract for pledge of patent right |
Date of cancellation: 20230424 Granted publication date: 20190709 Pledgee: Bank of Jiangsu Co.,Ltd. Nanjing Jiangbei new area sub branch Pledgor: Nanjing Huigan Electronic Technology Co.,Ltd. Registration number: Y2022980003268 |