CN209000955U - 一种声表面滤波芯片的封装结构 - Google Patents
一种声表面滤波芯片的封装结构 Download PDFInfo
- Publication number
- CN209000955U CN209000955U CN201821842596.XU CN201821842596U CN209000955U CN 209000955 U CN209000955 U CN 209000955U CN 201821842596 U CN201821842596 U CN 201821842596U CN 209000955 U CN209000955 U CN 209000955U
- Authority
- CN
- China
- Prior art keywords
- layer
- metal
- chip
- wiring
- block
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn - After Issue
Links
- 238000001914 filtration Methods 0.000 title claims abstract description 19
- 238000004806 packaging method and process Methods 0.000 title abstract description 4
- 239000002184 metal Substances 0.000 claims abstract description 111
- 229910052751 metal Inorganic materials 0.000 claims abstract description 111
- 239000000463 material Substances 0.000 claims abstract description 25
- 238000000034 method Methods 0.000 claims abstract description 8
- 229910000679 solder Inorganic materials 0.000 claims description 14
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 8
- 229910052737 gold Inorganic materials 0.000 claims description 8
- 239000010931 gold Substances 0.000 claims description 8
- 239000012528 membrane Substances 0.000 claims description 5
- 238000007789 sealing Methods 0.000 claims 1
- 238000010897 surface acoustic wave method Methods 0.000 abstract description 5
- 238000012536 packaging technology Methods 0.000 abstract description 2
- 239000004065 semiconductor Substances 0.000 abstract description 2
- 238000010030 laminating Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 90
- 239000000919 ceramic Substances 0.000 description 7
- 238000005538 encapsulation Methods 0.000 description 7
- 239000000758 substrate Substances 0.000 description 7
- 238000003466 welding Methods 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 229910052718 tin Inorganic materials 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000004744 fabric Substances 0.000 description 2
- 238000007731 hot pressing Methods 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 239000012790 adhesive layer Substances 0.000 description 1
- 230000003749 cleanliness Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000010485 coping Effects 0.000 description 1
- 239000006071 cream Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000011135 tin Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
Abstract
本实用新型公开了一种声表面滤波芯片的封装结构,属于半导体芯片封装技术领域。其包括声表面波滤波器芯片、金属连接块、多层金属再布线层、包封料层和金属块/层,所述金属连接块设置在所述芯片功能区的外围,并与多层金属再布线层固连,所述声表面波滤波器芯片通过金属连接块与多层金属再布线层之上的金属块/层倒装连接,并将其电信号向下传导;用包封材料包裹金属块/层,在所述多层金属再布线层上形成包封料层;采用膜片状的包封膜,经层压工艺,将所述声表面波滤波器芯片包封,并在包封料层的上方、声表面波滤波器芯片的下方形成空腔,所述芯片功能区置于空腔内。本实用新型提高了声表面波滤波器的成品率。
Description
技术领域
本实用新型涉及一种声表面滤波芯片的封装结构,属于半导体芯片封装技术领域。
背景技术
声表面波滤波器是移动通讯终端产品的重要部件,原材料是采用压电晶体制作而成。随着移动终端的小型化、低成本化,对声表面波滤波器的封装要求也相应的提高了。同时因声表面波滤波器产品性能和设计功能需求,需要保证滤波芯片功能区域不能接触任何物质,即空腔结构设计。基于声表面波滤波器对封装结构中空腔结构的需求,以及空腔表面平整度和洁净度的要求,传统的声表面波滤波器大多采用陶瓷基板封装结合热压超声焊接的方式进行封装。如图1所示,在陶瓷基板2上设有镀金焊盘3,在焊盘3上设有锡膏层4,在焊盘3周围的陶瓷基板2上设有绝缘层5;在芯片1的焊接面植有金球6,芯片1通过金球6与锡膏层4相焊接的方式与陶瓷基板2紧固连接在一起。现有的这类声表面波滤波器封装结构存在以下缺陷:一、陶瓷基板必须采用金球的热压超声焊接,导致材料和工艺成本居高不下;二、陶瓷基板本身厚度和重量都较大,使得封装结构体积大、工艺复杂同时性价比低,和移动终端需求的薄、小、轻背道而驰;三、器件安装的准确性、信号导线的影响、焊接的角度等这一系列的不确定性便造成了器件性能的不一致性,甚至对声表面波滤波器造成破坏。
发明内容
本实用新型的目的在于克服现有技术中存在的不足,提供一种不需采用陶瓷基板封装的声表面滤波芯片的封装结构,以提高声表面波滤波器的成品率。
本实用新型的目的是这样实现的:
本实用新型一种声表面滤波芯片的封装结构,其包括正面设有芯片功能区的声表面波滤波器芯片,还包括金属连接块、多层金属再布线层、包封料层和金属块/层,所述金属连接块设置在所述芯片功能区的外围,
所述多层金属再布线层包括至少一层介电层和至少一层再布线金属图形层,其相互交错设置,所述介电层包裹再布线金属图形层和/或填充于相邻的再布线金属图形层之间,所述再布线金属图形层彼此之间存在选择性电性连接,所述金属块/层对应所述金属连接块的位置设置,并与多层金属再布线层固连,
所述声表面波滤波器芯片通过金属连接块与多层金属再布线层之上的金属块/层倒装连接,并将其电信号向下传导;
用包封材料包裹金属块/层,在所述多层金属再布线层上形成包封料层;
采用膜片状的包封膜,经层压工艺,将所述声表面波滤波器芯片包封,并在包封料层的上方、声表面波滤波器芯片的下方形成空腔,所述芯片功能区置于空腔内。
本实用新型所述金属连接块的厚度范围为8~22微米。
本实用新型所述金属连接块的厚度范围为8~15微米。
本实用新型在所述多层金属再布线层的上表面形成若干个与所述金属连接块位置对应的输入/输出端Ⅰ,其下表面形成输入/输出端Ⅱ,所述金属块/层通过输入/输出端Ⅰ与多层金属再布线层固连。
本实用新型所述金属块/层的顶端设置焊料层,所述焊料层将金属连接块与金属块/层固连。
本实用新型所述包封料层的上表面与焊料层的上表面齐平。
因此,在应对下一代声表面波滤波器的封装中,本实用新型提供声表面滤波芯片的封装结构被认为是最有可能解决当前封装问题的手段。
有益效果
本实用新型巧妙利用晶圆级封装的概念和再布线金属工艺,通过重构晶圆的方式实现声表面波滤波器的封装,其声表面波滤波器所需的空腔利用倒装焊接的方式形成,降低了工艺难度,并使空腔厚度不到22微米,从而大大降低了封装体的整体厚度,进而降低了整体重量,实现了体积小、成本低的声表面波滤波器的封装结构,并提高了封装可靠性,是下一代声表面波滤波器封装的重要解决方案。
附图说明
图1为传统声表面滤波芯片的封装结构的剖面示意图;
图2为本发明一种声表面滤波芯片的封装结构的实施例的剖面示意图;
图3、图4为图2的实施例中声表面滤波芯片的芯片功能区与金属块的位置关系示意图;
图中:
声表面波滤波器芯片10
芯片功能区11
金属连接块12
空腔14
包封膜16
再布线金属图形层20
包封料层30
金属块/层40
载体圆片50
粘合层53。
具体实施方式
下面结合附图对本实用新型的具体实施方式进行详细说明。为了易于说明,可以使用空间相对术语(诸如“在…下方”、“之下”、“下部”、“在…上方”、“上部”等)以描述图中所示一个元件或部件与另一个元件或部件的关系。除图中所示的定向之外,空间相对术语还包括使用或操作中设备的不同定向。装置可以以其他方式定向(旋转90度或处于其他定向),本文所使用的空间相对描述可因此进行类似的解释。
实施例
本实用新型一种声表面滤波芯片的封装结构,如图2、图3和图4所示,其中,图2为本实用新型实施例的剖面示意图;图3、图4为图2的实施例中声表面滤波芯片的芯片功能区11与金属连接块12的位置关系示意图。声表面波滤波器芯片10是声表面滤波器芯片,其厚度范围为200-250微米,其正面设有芯片功能区11。声表面波滤波器芯片10的芯片功能区11的外围设置金属连接块12,金属连接块12至少两个,围绕芯片功能区11设置,如图3、图4所示。金属连接块12主要起支撑声表面波滤波器芯片10的作用,其可以设置在芯片功能区11的短边侧,也可以设置在芯片功能区11的长边侧,或根据实际需要设置。声表面波滤波器芯片10通过金属连接块12与多层金属再布线层20之上的金属块/层40倒装连接,声表面波滤波器芯片10再通过金属块/层40和多层金属再布线层20将其电信号向下传导。为增强金属连接块12与金属块/层40的连接,在金属块/层40顶端设置焊料层60。
具体地,本实用新型一种声表面滤波芯片的封装结构,其包括声表面波滤波器芯片10、多层金属再布线层20、金属连接块12和金属块/层40以及金属块/层40顶端的焊料层60。
多层金属再布线层20包括至少一层介电层和至少一层再布线金属图形层。介电层和再布线金属图形层交错设置,可以形成两层或两层以上的多层再布线金属图形层,再布线金属图形层彼此之间存在选择性电性连接,以增强整个封装结构的输入输出功能。再布线金属图形层的材料包括但不限于铜、镍、锡、银。介电材料包裹再布线金属图形层和/或填充于相邻的再布线金属图形层之间形成介电层,起绝缘作用。图示2中,仅展示上下两层再布线金属图形层:再布线金属图形层Ⅰ211、再布线金属图形层Ⅱ213和一层介电层Ⅰ221,以及介电层开口2211。再布线金属图形层Ⅰ211、再布线金属图形层Ⅱ213通过介电层开口2211上下连接,介电层Ⅰ221填充于再布线金属图形层Ⅰ211、再布线金属图形层Ⅱ213之间。
多层金属再布线层20的上表面形成若干个输入/输出端Ⅰ201,其下表面形成输入/输出端Ⅱ202。在多层金属再布线层20的输入/输出端Ⅰ201上设置金属块/层40,所述金属块/层40与多层金属再布线层20的输入/输出端Ⅰ201固连。金属块/层40的材质为铜、金、银等,金属块/层40顶端设有焊料层60。
利用包封的方式将包封材料填满多层金属再布线层20的上方,包裹或覆盖金属块/层40、焊料层60和多层金属再布线层20的裸露面,形成包封料层30,并露出焊料层上表面61。为保持电绝缘性,包封材料需要考虑较好的介电性能,同时应有良好的材料强度,与多层金属再布线层20、金属块/层40、焊料层60相匹配的热膨胀系数,如具有介电功能的塑封料,或玻璃介电质。声表面波滤波器芯片10通过金属块12与金属块/层40以及金属块/层40顶端的焊料层60倒装固连。金属连接块12预先设计在声表面波滤波器芯片10的芯片功能区11的外围,其材质包括但不限于铜、金、银,一般地,其横截面呈圆形或矩形,或者与声表面波滤波器芯片10的焊盘形状一致。金属块/层40的设置位置与金属块12对应。
采用膜片状的包封膜16,经层压工艺,将声表面波滤波器芯片10和包封料层30的裸露面包封,同时,在包封料层30的上方、声表面波滤波器芯片10的下方形成空腔14,所述芯片功能区11置于空腔14内。为了保证空腔14的实现,在相同的温湿度条件(如:温度80℃、湿度20%)和机械施压的情况下,通过大量实验获得如下数据:
根据以上实验数据,结合焊料厚度,以金属连接块12的厚度范围可以在8~22微米,但以金属连接块12的厚度范围在8~15微米为佳,此时空腔14的高度h不大于22微米,包封膜被挤进声表面波滤波器芯片下方的概率不超过20%,空腔的成形性、空腔表面平整度和成形一致性都可以接受,使声表面波滤波器芯片10的芯片功能区13达到设计要求。
以上所述的具体实施方式,对本实用新型的目的、技术方案和有益效果进行了进一步地详细说明,所应理解的是,以上所述仅为本实用新型的具体实施方式而已,并不用于限定本实用新型的保护范围。凡在本实用新型的精神和原则之内,所做的任何修改、等同替换、改进等,均应包含在本实用新型的保护范围之内。
Claims (5)
1.一种声表面滤波芯片的封装结构,其包括声表面波滤波器芯片(10),其正面设有芯片功能区(11),
其特征在于,其还包括金属连接块(12)、多层金属再布线层(20)、包封料层(30)和金属块/层(40),所述金属连接块(12)设置在所述芯片功能区(11)的外围,
所述多层金属再布线层(20)包括至少一层介电层和至少一层再布线金属图形层,其相互交错设置,所述介电层包裹再布线金属图形层和/或填充于相邻的再布线金属图形层之间,所述再布线金属图形层彼此之间存在选择性电性连接,所述金属块/层(40)对应所述金属连接块(12)的位置设置,并与多层金属再布线层(20)固连,
所述声表面波滤波器芯片(10)通过金属连接块(12)与多层金属再布线层(20)之上的金属块/层(40)倒装连接,并将其电信号向下传导;
用包封材料包裹金属块/层(40),在所述多层金属再布线层(20)上形成包封料层(30);
采用膜片状的包封膜(16),经层压工艺,将所述声表面波滤波器芯片(10)包封,并在包封料层(30)的上方、声表面波滤波器芯片(10)的下方形成空腔(14),所述芯片功能区(11)置于空腔(14)内。
2.根据权利要求1所述的声表面滤波芯片的封装结构,其特征在于,所述金属连接块(12)的厚度范围为8~22微米。
3.根据权利要求2所述的声表面滤波芯片的封装结构,其特征在于,所述金属连接块(12)的厚度范围为8~15微米。
4.根据权利要求1所述的声表面滤波芯片的封装结构,其特征在于,在所述多层金属再布线层(20)的上表面形成若干个与所述金属连接块(12)位置对应的输入/输出端Ⅰ(201),其下表面形成输入/输出端Ⅱ(202),所述金属块/层(40)通过输入/输出端Ⅰ(201)与多层金属再布线层(20)固连。
5.根据权利要求1至4中任一项所述的声表面滤波芯片的封装结构,其特征在于,所述金属块/层(40)的顶端设置焊料层(60),所述焊料层(60)将金属连接块(12)与金属块/层(40)固连,所述包封料层(30)的上表面与焊料层(60)的上表面齐平。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201821842596.XU CN209000955U (zh) | 2018-11-09 | 2018-11-09 | 一种声表面滤波芯片的封装结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201821842596.XU CN209000955U (zh) | 2018-11-09 | 2018-11-09 | 一种声表面滤波芯片的封装结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN209000955U true CN209000955U (zh) | 2019-06-18 |
Family
ID=66806492
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201821842596.XU Withdrawn - After Issue CN209000955U (zh) | 2018-11-09 | 2018-11-09 | 一种声表面滤波芯片的封装结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN209000955U (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109411597A (zh) * | 2018-11-09 | 2019-03-01 | 江阴长电先进封装有限公司 | 一种声表面滤波芯片的封装结构及其封装方法 |
-
2018
- 2018-11-09 CN CN201821842596.XU patent/CN209000955U/zh not_active Withdrawn - After Issue
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109411597A (zh) * | 2018-11-09 | 2019-03-01 | 江阴长电先进封装有限公司 | 一种声表面滤波芯片的封装结构及其封装方法 |
CN109411597B (zh) * | 2018-11-09 | 2024-03-15 | 江阴长电先进封装有限公司 | 一种声表面滤波芯片的封装结构及其封装方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20100007001A1 (en) | Semiconductor package structure and method for manufacturing the same | |
KR101460401B1 (ko) | 모듈 및 모듈 제조 방법 | |
JP4871280B2 (ja) | 半導体装置およびその製造方法 | |
KR100744151B1 (ko) | 솔더 넌-엣 불량을 억제하는 구조의 패키지 온 패키지 | |
KR101676620B1 (ko) | 적층 반도체 패키지 | |
US20070114677A1 (en) | Semiconductor package with heat sink, stack package using the same and manufacturing method thereof | |
US11174152B2 (en) | Over-under sensor packaging with sensor spaced apart from control chip | |
KR20050002220A (ko) | 적층형 볼 그리드 어레이 패키지 및 그 제조방법 | |
JP2001110986A (ja) | マルチチップパッケージ構造をもつ電力素子及びその製造方法 | |
CN203503623U (zh) | 基于导电柱圆片级封装的单片集成式mems芯片 | |
CN109244230A (zh) | 一种声表面滤波芯片的封装结构及其封装方法 | |
CN202772854U (zh) | 芯片级封装声表面波器件 | |
TW200839971A (en) | Chip package module | |
WO2006106569A1 (ja) | 積層型半導体装置及びその製造方法 | |
CN109411597A (zh) | 一种声表面滤波芯片的封装结构及其封装方法 | |
CN101872757A (zh) | 凹穴芯片封装结构及使用其的层叠封装结构 | |
CN106549648A (zh) | 一种芯片级封装的声表面波谐振器及制作工艺 | |
CN109244231A (zh) | 一种声表面滤波芯片的封装结构及其封装方法 | |
KR20040106714A (ko) | 적층 칩 패키지 | |
CN114629463A (zh) | 集成电感的扇出型滤波器芯片封装结构及其制作方法 | |
CN208848928U (zh) | 一种声表面滤波芯片的封装结构 | |
CN209000955U (zh) | 一种声表面滤波芯片的封装结构 | |
TWI311806B (en) | Cob type ic package for improving bonding of bumps embedded in substrate and method for fabricating the same | |
CN209000954U (zh) | 一种声表面滤波芯片的封装结构 | |
JPH08340081A (ja) | 半導体装置とその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant | ||
AV01 | Patent right actively abandoned |
Granted publication date: 20190618 Effective date of abandoning: 20240315 |
|
AV01 | Patent right actively abandoned |
Granted publication date: 20190618 Effective date of abandoning: 20240315 |
|
AV01 | Patent right actively abandoned | ||
AV01 | Patent right actively abandoned |