CN208781853U - 一种带负阻特性的单向tvs器件 - Google Patents
一种带负阻特性的单向tvs器件 Download PDFInfo
- Publication number
- CN208781853U CN208781853U CN201821183328.1U CN201821183328U CN208781853U CN 208781853 U CN208781853 U CN 208781853U CN 201821183328 U CN201821183328 U CN 201821183328U CN 208781853 U CN208781853 U CN 208781853U
- Authority
- CN
- China
- Prior art keywords
- area
- region
- type
- back side
- negative resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Thyristors (AREA)
Abstract
本实用新型公开了一种带负阻特性的单向瞬态电压抑制二极管器件,包括:第一区域,是P区,由P型掺杂硅衬底构成;第二区域,是N+区,由正面N型掺杂的扩散区构成;第三区域,是P+区,由正面P型掺杂的扩散区构成;第四区域,是N+区,由背面N型掺杂的扩散区构成;其中第二区域和第三区域在第一区域的正面中,第二区域在第一区域的中间,第二区域和第三区域间距大于等于零;第四区域在第一区域的背面中,占据第一区域的整个背面。本实用新型通过背面深槽后氧化工艺,将背面容易发生短路的位置保护起来,降低了风险,能够改善表面状态,使得击穿发生在硅的体内,提高稳定性和可靠性,该结构的超低漏电流对器件自身的耗电和功耗优势明显。
Description
技术领域
本实用新型涉及半导体器件领域,特别涉及双向和单向低压瞬态电压抑制器件领域,为一种带负阻特性的单向TVS(Transient Voltage Suppressors)器件。
背景技术
伴随IC电路集成度的不断提高、大规模集成电路中线宽也不断地在缩小,IC电路中更容易发生静电放电(ESD)和瞬态过电压对IC芯片造成破坏,因此,在整个电路系统中过压保护就变得至关重要。在消费电子充电电路中,要求浪涌残压超低的单向器件才能满足保护需求,而常规单向TVS二极管:击穿电压高、后端残压过高,容易损坏后端IC芯片,但负向浪涌抑制效果很优秀;常规双向TVS二极管:击穿电压低、残压低,但负向浪涌的残压很高,容易损坏IC芯片;为改进传统的单向和双向二极管存在的缺点、结合两者的优点,本专利中提出一种特殊的结构,既具有双向TVS二极管低残压和低击穿电压的优点,又具有单向TVS二极管负向浪涌残压超低的优点,在保护后端IC芯片时,正向浪涌残压超低,负向浪涌残压更低,对后端芯片能够起到优秀的保护作用。
目前绝大部分电源和充电端口的保护都趋向于选择单向保护器件,随着手机、平板等电子设备出货量越来越大,充电电流、充电电压越来越高,各种版本的快充不断推出,为保证充电的安全性和可靠性,对保护器件提出更高的要求,同时针对封装要求体积小、厚度薄和更易焊接。
实用新型内容
本实用新型的目的在于解决上述现有产品特性中的不足,提供一种带负阻特性的单向TVS器件,这种带负阻特性的二极管不仅具有双向二极管低残压、低漏电流、低击穿电压的特点,同时还具有单向二极管正向超低残压的特点。
本实用新型的一种带负阻特性的单向TVS二极管,包括:
第一区域,是P区,由P型掺杂硅衬底构成;
第二区域,是N+区,由正面N型掺杂的扩散区构成;
第三区域,是P+区,由正面P型掺杂的扩散区构成;
第四区域,是N+区,由背面N型掺杂的扩散区构成;
其中第二区域和第三区域在第一区域的正面中,第二区域在第一区域的中间,第二区域和第三区域间距大于等于零;第四区域在第一区域的背面中,占据第一区域的整个背面。
第一区域的P型掺杂浓度在5E17cm-3~2E18cm-3之间;第二区域的N型峰值掺杂浓度范围是5E18cm-3~3E19cm-3;第三区域的P型峰值掺杂浓度范围是5E18cm-3~5E19cm-3;第四区域的N型峰值掺杂浓度范围是5E18cm-3~3E19cm-3。
第二区域的N型杂的结深范围为25μm~30μm;第三区域的P型杂的结深范围为5μm~15μm;第四个区域的N型杂的结深范围为25μm~30μm。
上述带负阻特性的单向TVS器件的制造方法包括以下步骤:
步骤(1):在P型硅衬底晶圆片正面和背面开出N型掺杂区域窗口;
步骤(2):在P型硅衬底晶圆片正面和背面同时扩散,形成双面N型元素掺杂;
步骤(3):在晶圆片正面和背面氧化层上开出P型掺杂区域窗口;
步骤(4):用扩散掺杂的方式进行双面P型元素掺杂;
步骤(5):高温推阱;
步骤(6):对背面进行深槽刻蚀,将背面P型元素掺杂区域挖掉,后氧化隔离;
步骤(7):正面和背面的接触孔区域做金属布线引出。
本实用新型的有益效果是:本实用新型的一种带负阻特性的单向TVS器件采用P型衬底片,采用N+、P+高浓度扩散形成NPN结构的TVS;此种结构在反向击穿时,由于NPN穿通后的负阻效应,可以极大的降低残压,对后端IC能够起到优秀的保护效果。同时由于此结构的背面采用深槽结构,能够改善表面状态,使得击穿发生在硅的体内,提高稳定性和可靠性,同时在封装时可以有效的提高器件封装良率,避免背面短路情况的发生。该结构的超低漏电流对器件自身的耗电和功耗优势明显。
附图说明
图1是本实用新型带负阻特性的单向TVS的结构示意图。
图2是本实用新型带负阻特性的单向TVS的功能示意图。
图3.1-3.7是本实用新型实施例1带负阻特性的单向TVS器件制造工艺示意图。
图4.1-4.7是实施例2带负阻特性的单向TVS器件制造工艺示意图。
图5是实施例3的带负阻特性的单向TVS器件结构示意图(正面N型重掺杂区和P型重掺杂区间距为零)。
图6是实施例4的带负阻特性的单向TVS器件结构示意图(正面N型重掺杂区在外侧,P型重掺杂区在内侧)。
图7是实施例5的带负阻特性的单向TVS器件结构示意图(不做挖深槽隔离)。
图8是实施例6的带负阻特性的单向TVS器件结构示意图(不做挖深槽隔离,正面N型重掺杂区和P型重掺杂区间距为零)。
图9是实施例7的带负阻特性的单向TVS器件结构示意图(挖深槽隔离,正面N型重掺杂区在外侧,P型重掺杂区在内侧)。
图10是本实用新型提出的带负阻特性的单向TVS的掺杂分布曲线。
图11是本实用新型提出的带负阻特性的单向TVS的电压电流特性曲线。
图12是本实用新型提出的带负阻特性的单向TVS的封装示意图(其中71为银浆,61为封装框架)。
具体实施方式
如图1所示,本实用新型的带负阻特性的单向TVS器件,包括:
第一区域,是P区,由P型掺杂硅衬底22构成;
第二区域,是N+区,由正面N型掺杂的扩散区31构成;
第三区域,是P+区,由正面P型掺杂的扩散区32构成;
第四区域,是N+区,由背面N型掺杂的扩散区31构成;
其中第二区域和第三区域在第一区域的正面中,第二区域在第一区域的中间,第二区域和第三区域间距大于零;第四区域在第一区域的背面中,占据第一区域的整个背面;P型硅衬底背面的N型掺杂区域31做金属41引出,所述P型硅衬底正面的N型掺杂区域31和P型掺杂区域32做互连金属41引出。
第一区域的P型掺杂浓度在5E17cm-3~2E18cm-3之间;第二区域的N型峰值掺杂浓度范围是5E18cm-3~3E19cm-3;第三区域的P型峰值掺杂浓度范围是5E18cm-3~5E19cm-3;第四区域的N型峰值掺杂浓度范围是5E18cm-3~3E19cm-3。
第二区域的N型杂的结深范围为25μm~30μm;第三区域的P型杂的结深范围为5μm~15μm;第四个区域的N型杂的结深范围为25μm~30μm。
图2所示是本实用新型的带负阻特性的单向TVS器件的功能示意图。P型掺杂硅衬底22、背面N型掺杂的扩散区31、正面N型掺杂的扩散区31和正面P型掺杂的扩散区32构成反向保护的NPN带负阻的二极管Z1和Z2;P型掺杂硅衬底22、背面N型掺杂的扩散区31和正面P型掺杂的扩散区32构成正向保护的PN二极管D1。通过工艺控制和版图设计可以实现带负阻特性的单向二极管特性。
实施例1:
图3-1到3-7是上述带负阻特性的单向TVS器件制造工艺示意图。
图3-1所示,形成氧化层23,在氧化层上涂光刻胶24,然后在P型硅衬底22的正面和背面开出N型掺杂区域的扩散窗口;
图3-2所示,在P型硅衬底22的正面和背面同时进行N型掺杂扩散,形成正面和背面的N型掺杂区域31;
图3-3所示,在P型硅衬底22的正面和背面开出P型掺杂区域32的扩散窗口;
图3-4所示,在P型硅衬底22的正面和背面同时进行P型掺杂扩散,形成正面和背面的P型掺杂区域32;
图3-5所示,对在P型硅衬底22的正面和背面形成正面和背面的N型掺杂区域31和P型掺杂区域32进行高温推结。
图3-6所示,在P型硅衬底22的背面P型掺杂区域32进行深槽工艺,将背面P型掺杂区域32全部挖掉,然后形成氧化层23,进行隔离。
图3-7所示,在P型硅衬底22的正面和背面同时进行刻孔、蒸铝形成金属41进行电极引出。
实施例2:
图4-1到4-7是另一种带负阻特性的单向TVS器件制造工艺示意图。
图4-1所示,在N型硅衬底21正面生长P型硅外延层22;
图4-2所示,在P型硅外延层22的正面进行深槽刻蚀,后填形成隔离槽51;
图4-3所示,形成氧化层23,然后在P型硅外延层22的正面开出P型掺杂区域32的扩散窗口;
图4-4所示,在P型硅衬底22的正面进行P型掺杂扩散,形成正面P型掺杂区域32;
图4-5所示,在P型硅外延层22的正面开出N型掺杂区域31的扩散窗口;
图4-6所示,在P型硅外延层22的正面进行N型掺杂扩散,形成正面N型掺杂区域31;
图4-7所示,在P型硅外延层22的正面和N型硅衬底21背面同时进行刻孔、蒸铝形成金属41进行电极引出。
实施例3:
如图5所示,本实施例的一种带负阻特性的单向TVS器件结构与实施例1的不同之处在于:正面N型掺杂区和P型掺杂区间距为零。其制备工艺与实施例1相同。
实施例4:
如图6所示,本实施例的一种带负阻特性的单向TVS器件结构与实施例1的不同之处在于:正面N型掺杂区在外侧,P型掺杂区在内侧,与实施例1相反。其制备工艺与实施例1基本相同,区别仅在于正反面的N型掺杂区制备时位置的调整。
实施例5:
如图7所示,本实施例的带负阻特性的单向TVS器件结构与实施例2的不同之处在于:正面不需要做深槽隔离。其制备工艺与实施例2基本相同,区别仅在于正面不做深槽刻蚀工艺。
实施例6:
如图8所示,本实施例的带负阻特性的单向TVS器件结构与实施例5的不同之处在于:正面N型掺杂区和P型掺杂区间距为零。其制备工艺与实施例5基本相同。
实施例7:
如图9所示,本实施例的带负阻特性的单向TVS器件结构与实施例2的不同之处在于:正面N型掺杂区在外侧,P型掺杂区在内侧,与实施例2相反。其制备工艺与实施例2基本相同,区别仅在于正反面的N型掺杂区制备时位置的调整。
以上已将本实用新型做详细说明,但以上所述,仅为本实用新型的较好的实施例,不应当限定本实用新型实施的范围。即,凡是根据本实用新型申请范围所作的等效变化与修饰等,都应仍然属于本实用新型的专利涵盖范围内。
Claims (3)
1.一种带负阻特性的单向TVS器件,其特征在于,包括:
第一区域,是P区,由P型掺杂硅衬底构成;
第二区域,是N+区,由正面N型掺杂的扩散区构成;
第三区域,是P+区,由正面P型掺杂的扩散区构成;
第四区域,是N+区,由背面N型掺杂的扩散区构成;
其中第二区域和第三区域在第一区域的正面中,第二区域在第一区域的中间,第二区域和第三区域间距大于等于零;第四区域在第一区域的背面中,占据第一区域的整个背面。
2.根据权利要求1所述的带负阻特性的单向TVS器件,其特征在于:第一区域的P型掺杂浓度在5E17cm-3~2E18cm-3之间;第二区域的N型峰值掺杂浓度范围是5E18cm-3~3E19cm-3;第三区域的P型峰值掺杂浓度范围是5E18cm-3~5E19cm-3;第四区域的N型峰值掺杂浓度范围是5E18cm-3~3E19cm-3。
3.根据权利要求1所述的带负阻特性的单向TVS器件,其特征在于:第二区域的N型杂的结深范围为25μm~30μm;第三区域的P型杂的结深范围为5μm~15μm;第四个区域的N型杂的结深范围为25μm~30μm。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201721668063 | 2017-12-05 | ||
CN201721668063X | 2017-12-05 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN208781853U true CN208781853U (zh) | 2019-04-23 |
Family
ID=66154694
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201821183328.1U Active CN208781853U (zh) | 2017-12-05 | 2018-07-25 | 一种带负阻特性的单向tvs器件 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN208781853U (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109390385A (zh) * | 2017-12-05 | 2019-02-26 | 上海长园维安微电子有限公司 | 一种带负阻特性的单向tvs器件及其制备方法 |
-
2018
- 2018-07-25 CN CN201821183328.1U patent/CN208781853U/zh active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109390385A (zh) * | 2017-12-05 | 2019-02-26 | 上海长园维安微电子有限公司 | 一种带负阻特性的单向tvs器件及其制备方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102856318B (zh) | 单向瞬态电压抑制器 | |
CN104752417A (zh) | 可控硅静电保护器件及其形成方法 | |
CN109390385A (zh) | 一种带负阻特性的单向tvs器件及其制备方法 | |
CN104851919A (zh) | 双向穿通半导体器件及其制造方法 | |
CN103208530B (zh) | 低电容超深沟槽瞬变电压抑制二极管结构 | |
CN102969312A (zh) | 一种双向衬底触发的高压esd保护器件 | |
US20130163139A1 (en) | Variable breakdown transient voltage suppressor | |
CN108063137A (zh) | 瞬态电压抑制器及其制作方法 | |
CN104465723A (zh) | 一种低电容瞬态电压抑制器件及其制作方法 | |
CN110600467A (zh) | 一种利用纵向三极管触发表面可控硅结构的tvs器件 | |
CN203071072U (zh) | 一种双向衬底触发的高压esd保护器件 | |
CN104638024B (zh) | 一种基于soi的横向恒流二极管及其制造方法 | |
CN208781853U (zh) | 一种带负阻特性的单向tvs器件 | |
CN204348725U (zh) | 一种单通道低电容瞬态电压抑制器件 | |
CN103367393B (zh) | 瞬态电压抑制器件及制造工艺方法 | |
US11088267B2 (en) | Semiconductor device with diode and silicon controlled rectifier (SCR) | |
CN106129125B (zh) | 三端自带防护功能的横向恒流器件及其制造方法 | |
CN104733544A (zh) | Tvs器件及工艺方法 | |
CN108039348A (zh) | 可实现高耐压的esd保护器件及其制造方法 | |
CN104617158B (zh) | 一种具有超深沟槽的瞬态电压抑制器结构 | |
CN206947345U (zh) | 一种超低电容tvs器件结构 | |
TWI485780B (zh) | 高崩潰電壓二極體及其形成方法 | |
CN105679836A (zh) | 一种超低电容tvs二极管结构及其制备方法 | |
CN109449153A (zh) | 一种功率器件防护芯片及其制造方法 | |
CN109860309A (zh) | 一种tvs的结构设计和制作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CP03 | Change of name, title or address | ||
CP03 | Change of name, title or address |
Address after: Seven road 201202 Shanghai Pudong New Area Shiwan No. 1001 Patentee after: Shanghai Wei'an Semiconductor Co., Ltd Address before: 201202 Shanghai city Pudong New Area Town Road No. 1001 to seven Shiwan Building 2 Patentee before: Shanghai Changyuan Wayon Microelectronics Co., Ltd. |