CN208706620U - 芯片密封环结构和半导体芯片 - Google Patents

Abstract

本实用新型提供一种芯片密封环结构和半导体芯片，其中，芯片密封环结构至少包括：芯片；底保护层，位于所述芯片的主动面上；第一密封金属环，位于所述底保护层上，且位于所述芯片的主动面周边；第二密封金属环，位于所述第一密封金属环上；绝缘介质层，位于所述底保护层上，所述绝缘介质层具有暴露所述第二密封金属环的隔离环槽，所述隔离环槽的底部未暴露所述底保护层；以及防潮层，位于所述绝缘介质层上及所述隔离环槽内，所述防潮层覆盖所述第二密封金属环的第一暴露部位以及所述绝缘介质层在所述隔离环槽内的第二暴露部位。本实用新型能够有效避免芯片的内部器件受到气液氧化或者侵蚀，大大增强了气液阻挡能力。

Description

芯片密封环结构和半导体芯片

技术领域

本实用新型涉及半导体技术领域，特别是涉及一种芯片密封环结构和半导体芯片。

背景技术

由于硅材料具有脆性，在对晶圆进行切割时，切割刀的切割方式会对晶圆的正面和背面产生一定的机械应力，这样可能会在芯片的边缘产生崩角。崩角问题会降低芯片的机械强度，一开始的芯片边缘裂隙在后面的封装工艺中或在芯片产品的使用中会进一步扩散，从而很可能造成芯片断裂，从而导致芯片的电学性能失效。为了保护芯片内部电路、防止划片损伤、提高芯片可靠性，通常会在芯片外围设计芯片密封环(Seal Ring，SR)结构。如图1所示，芯片密封环结构包括介于晶圆的切割道(Scribe Lane，SL)20和芯片10周围区域(Periphery Region，PR)之间的密封环金属层图案12。当沿着切割道进行晶圆切割工艺时，芯片密封环结构可以阻挡由上述晶圆切割工艺造成的从切割道至芯片的不想要的应力扩展与破裂。并且，芯片密封环结构还具有抵抗气液侵蚀能力，可以阻挡水汽或其他化学污染源的渗透与损害。在现今的半导体技术中，半导体组件的尺寸微缩，对芯片密封环的破裂阻挡能力与气液屏蔽能力提出了更高的要求。而在现有制程中，金属层在制程过程中直接暴露在空气中会受到氧气、水汽或其他气液的氧化或侵蚀，现有芯片密封环结构主要是对氧气进行阻挡以避免金属层被氧化，而对水汽或其他气液的抵抗侵蚀能力较差，从而使得芯片的内部器件也受到气液氧化或者侵蚀，进而使得芯片的电学性能、可靠性都会受到影响。因此，如何在不降低阻挡应力扩展等能力的情况下，增强芯片密封环结构的气液阻挡能力，是亟待解决的问题。

发明内容

鉴于以上所述现有技术的缺点，本实用新型的目的在于提供一种芯片密封环结构和半导体芯片，用于解决现有技术中芯片密封环结构抵抗气液侵蚀能力较差，导致芯片的电学性能、可靠性受到影响的问题。

为实现上述目的及其他相关目的，本实用新型提供一种芯片密封环结构，其至少包括：

芯片；

底保护层，位于所述芯片的主动面上；

第一密封金属环，位于所述底保护层上，且位于所述芯片的主动面周边；

第二密封金属环，位于所述第一密封金属环上；

绝缘介质层，位于所述底保护层上，所述绝缘介质层具有暴露所述第二密封金属环的隔离环槽，所述隔离环槽的底部未暴露所述底保护层；以及，

防潮层，位于所述绝缘介质层上及所述隔离环槽内，所述防潮层覆盖所述第二密封金属环的第一暴露部位以及所述绝缘介质层在所述隔离环槽内的第二暴露部位；

其中，所述防潮层、所述第一密封金属环和所述第二密封金属环使所述绝缘介质层隔离为周边层部和中央层部，所述芯片密封环结构通过所述第一密封金属环、所述第二密封金属环和所述防潮层的组合来增强气液阻挡能力，从而避免所述芯片在所述中央层部中的内部器件受到气液氧化或侵蚀。

优选地，所述防潮层位于所述隔离环槽内的部分，其底面连接并覆盖所述第二密封金属环的上部或者顶部。

优选地，所述隔离环槽的宽度大于等于所述第二密封金属环的宽度，以使所述第二密封金属环的上部或者顶部完全暴露于所述隔离环槽中，所述第一密封金属环嵌埋于所述绝缘介质层中。

优选地，所述隔离环槽的宽度小于所述第二密封金属环的宽度，以使所述第二密封金属环的上部或者顶部部分暴露于所述隔离环槽中，且所述第一密封金属环嵌埋于所述绝缘介质层中。

优选地，所述第一密封金属环和所述第二密封金属环各包括至少一个连续金属环结构，所述连续金属环结构由阻障层和金属层以及插塞部堆栈形成，且所述第二密封金属环中的插塞部由所述第二密封金属环中的金属层往下延伸一体形成，并通过所述第二密封金属环中的阻障层与所述第一密封金属环中的金属层来实现金属互连。

优选地，所述隔离环槽至少暴露所述第二密封金属环的连续金属环结构的金属顶面。

优选地，所述芯片密封环结构还包括：

顶遮盖层，位于所述防潮层上。

为实现上述目的及其他相关目的，本实用新型提供一种半导体芯片，其至少包括：如上所述的芯片密封环结构。

为实现上述目的及其他相关目的，本实用新型提供一种半导体装置结构，其中，所述半导体装置结构至少包括：

晶圆，所述晶圆上包含若干个芯片以及位于相邻芯片之间的切割道；其中，所述芯片至少包括如上所述的芯片密封环结构；以及

焊盘金属层图案，位于所述芯片的周围区域内，且所述焊盘金属层图案被部分包裹于所述绝缘介质层内；

其中，所述绝缘介质层具有焊盘开口，位于所述焊盘金属层图案的上方，所述焊盘开口还贯通所述防潮层，并且其所暴露的所述焊盘金属层图案的部分作为芯片焊盘，从而暴露所述芯片的焊盘区域。

如上所述，本实用新型的芯片密封环结构和半导体芯片，具有以下有益效果：

本实用新型的芯片密封环结构，在第二密封金属环表面形成防潮层，防潮层包裹住第二密封金属环中的部分金属层，通过第一密封金属环、第二密封金属环和防潮层的组合能够有效避免金属层在制程过程中直接暴露在空气中受到氧气、水汽或其他气液的氧化或侵蚀，同时也避免芯片在中央层部中的内部器件受到气液氧化或者侵蚀，大大增强了气液阻挡能力，并不降低阻挡应力扩展与破裂能力；与现有技术中主要对氧气进行阻挡相比，还增强了对水汽或其他气液的抵抗侵蚀能力，从而避免了芯片的电学性能、可靠性受到影响。

本实用新型的半导体芯片，采用上述本实用新型的芯片密封环结构，可以有效阻挡应力扩展与破裂能力，同时具有较强的气液阻挡能力，能够有效抵抗水汽或其他气液的侵蚀，因此，本实施方式的半导体芯片，具有极佳的电学性能和可靠性。

附图说明

图1显示为本实用新型现有技术中的芯片密封环结构的俯视图。

图2显示为图1中A-A方向的一个示例性结构剖视图。

图3显示为本实用新型第一实施方式中的芯片密封环结构的制备方法的流程示意图。

图4～图12显示为本实用新型第一实施方式的芯片密封环结构的制备方法的具体步骤的结构示意图。其中，图7(a)显示为于绝缘介质材料上设置第一光罩，且光罩开口的宽度大于第二密封金属环的宽度的俯视图。

图12还显示为本实用新型第一实施方式的芯片密封环结构的制备方法中第二密封金属环包括一个连续金属环结构情况下的芯片密封环结构示意图。

图13～图16显示为本实用新型第一实施方式的芯片密封环结构的制备方法中一个示例的具体步骤的结构示意图。

图17(a)显示为本实用新型第一实施方式的芯片密封环结构的制备方法中第二密封金属环包括两个连续金属环结构情况下，于绝缘介质材料上设置第一光罩，且光罩开口的宽度大于等于第二密封金属环的宽度的俯视图。

图17(b)显示为本实用新型第一实施方式的芯片密封环结构的制备方法中第二密封金属环包括两个连续金属环结构、隔离环槽的宽度大于等于第二密封金属环的宽度且隔离环槽完全暴露第二密封金属环的上部情况下的芯片密封环结构示意图。

图17(c)显示为本实用新型第一实施方式的芯片密封环结构的制备方法中第二密封金属环包括两个连续金属环结构、隔离环槽的宽度大于等于第二密封金属环的宽度且隔离环槽完全暴露第二密封金属环的顶部情况下的芯片密封环结构示意图。

图18(a)显示为本实用新型第一实施方式的芯片密封环结构的制备方法中第二密封金属环包括三个连续金属环结构情况下，于绝缘介质材料上设置第一光罩，且光罩开口的宽度大于第二密封金属环的宽度的俯视图。

图18(b)显示为本实用新型第一实施方式的芯片密封环结构的制备方法中第二密封金属环包括三个连续金属环结构、隔离环槽的宽度大于等于第二密封金属环的宽度且隔离环槽完全暴露第二密封金属环的中部情况下的芯片密封环结构示意图。

图18(c)显示为本实用新型第一实施方式的芯片密封环结构的制备方法中第二密封金属环包括三个连续金属环结构、隔离环槽的宽度大于等于第二密封金属环的宽度且隔离环槽完全暴露第二密封金属环的顶部情况下的芯片密封环结构示意图。

图19～图23显示为本实用新型第一实施方式的芯片密封环结构的制备方法中一个示例的具体步骤的结构示意图。其中，图19(a)显示为本实用新型第一实施方式的芯片密封环结构的制备方法中第二密封金属环包括一个连续金属环结构情况下，于绝缘介质材料上设置第一光罩，且光罩开口的宽度小于第二密封金属环的宽度的俯视图。

图24(a)显示为本实用新型第一实施方式的芯片密封环结构的制备方法中第二密封金属环包括两个连续金属环结构情况下，于绝缘介质材料上设置第一光罩，且光罩开口的宽度小于第二密封金属环的宽度的俯视图。

图24(b)显示为本实用新型第一实施方式的芯片密封环结构的制备方法中第二密封金属环包括两个连续金属环结构、隔离环槽的宽度小于第二密封金属环的宽度且隔离环槽部分暴露第二密封金属环的中部情况下的芯片密封环结构示意图。

图24(c)显示为本实用新型第一实施方式的芯片密封环结构的制备方法中第二密封金属环包括两个连续金属环结构、隔离环槽的宽度小于第二密封金属环的宽度隔离环槽部分暴露第二密封金属环的顶部情况下的芯片密封环结构示意图。

图25(a)显示为本实用新型第一实施方式的芯片密封环结构的制备方法中第二密封金属环包括三个连续金属环结构情况下，于绝缘介质材料上设置第一光罩，且光罩开口的宽度小于第二密封金属环的宽度的俯视图。

图25(b)显示为本实用新型第一实施方式的芯片密封环结构的制备方法中第二密封金属环包括三个连续金属环结构、隔离环槽的宽度小于第二密封金属环的宽度且隔离环槽部分暴露第二密封金属环的中部情况下的芯片密封环结构示意图。

图25(c)显示为本实用新型第一实施方式的芯片密封环结构的制备方法中第二密封金属环包括三个连续金属环结构、隔离环槽的宽度小于第二密封金属环的宽度且隔离环槽部分暴露第二密封金属环的顶部情况下的芯片密封环结构示意图。

图26(a)显示为本实用新型第一实施方式的芯片密封环结构的制备方法中第二密封金属环包括三个连续金属环结构情况下，于绝缘介质材料上设置具有间隔图形的第一光罩的俯视图。

图26(b)和图26(c)显示为根据图17(a)最终得到的两种芯片密封环结构示意图。

图27和图28显示为本实用新型第一实施方式的芯片密封环结构的制备方法中的光罩开口对准第二密封金属环的选定区域的俯视图。

图29显示为本实用新型第三实施方式的半导体芯片的制备方法中制备有芯片、切割道和芯片密封环结构的晶圆示意图。

图30～图33显示为本实用新型第三实施方式的半导体芯片的制备方法中制备焊盘的具体步骤示意图。其中，图31显示为覆盖焊盘位置的光罩图。

图29还显示为本实用新型第六实施方式的半导体装置结构中包含芯片、切割道和芯片密封环结构的晶圆示意图。

图33还显示为本实用新型第六实施方式的半导体装置结构的结构示意图。

元件标号说明

10 芯片

11 底保护层

12 密封环金属层图案

12A 第一密封金属环

12B 第二密封金属环

12a 第一暴露部位

121 金属层

121A 第一密封金属环中的金属层

121B 第二密封金属环中的金属层

122 阻障层

122A 第一密封金属环中的阻障层

122B 第二密封金属环中的阻障层

123 插塞部

123A 第一密封金属环中的插塞部

123B 第二密封金属环中的插塞部

13 绝缘介质层

13a 第二暴露部位

131 绝缘介质材料

132 隔离环槽

133 光刻胶

14 第一光罩

141 光罩开口

15 防潮层

16 顶遮盖层

17 焊盘金属层图案

171 焊盘开口

18 第二光罩

20 切割道

S1～S5 步骤

具体实施方式

请参阅图1和图2，在现有技术中，芯片密封环结构至少包括：芯片10，芯片10上形成有底保护层11；密封环金属层图案12，形成于底保护层11上，密封环金属层图案12位于芯片10的外围；绝缘介质层13，形成于底保护层11上，密封环金属层图案12被包裹于绝缘介质层13内；防潮层15，形成于绝缘介质层13上；以及顶遮盖层16，形成于防潮层15上。其中，密封环金属层图案12包括至少一个连续金属环结构，连续金属环结构由多个阻障层122和金属层121以及插塞部123交错堆栈形成，且金属层121之间通过在阻障层122上由金属层121一体形成插塞部123来实现金属互连。

发明人经过长期实践发现，由于现有技术中的防潮层15仅覆盖于绝缘介质层13上，而密封环金属层图案12被包裹于绝缘介质层13内，因而防潮层15对于位于绝缘介质层13内的密封环金属层图案12的气液阻挡能力有限；且由于绝缘介质层13通常采用氧化物材料，其主要是对氧气进行阻挡，以避免密封环金属层图案12内的金属层被氧化，而对水汽或其他气液的抵抗侵蚀能力较差，金属层在制程过程中直接暴露在空气中很容易受到水汽或其他气液的侵蚀，从而使得芯片的内部器件也受到气液氧化或者侵蚀，进而使得芯片10的电学性能、可靠性都会受到影响。为了解决现有技术的问题，发明人在经过长期实验和研究后实现了在不降低阻挡应力扩展等能力的情况下，增强芯片密封环结构的气液阻挡能力的目的。

以下通过特定的具体实例说明本实用新型的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本实用新型的其他优点与功效。本实用新型还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本实用新型的精神下进行各种修饰或改变。

参阅图3～图28，本实用新型的第一实施方式涉及一种芯片密封环结构的制备方法。需要说明的是，本实施方式中所提供的图示仅以示意方式说明本实用新型的基本构想，遂图式中仅显示与本实用新型中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。

如图3所示，本实施方式的芯片密封环结构的制备方法至少包括如下步骤：

步骤S1，提供芯片10，芯片10的主动面上形成有底保护层11。

步骤S2，于底保护层11上形成第一密封金属环12A和第二密封金属环12B，第一密封金属环12A位于芯片10的主动面周边，第二密封金属环12B以堆栈方式设置于第一密封金属环12A上。

步骤S3，于底保护层11上形成绝缘介质层13，绝缘介质层13具有暴露第二密封金属环12B的隔离环槽132，隔离环槽132的底部未暴露底保护层11。

步骤S4，于绝缘介质层13上及隔离环槽132内形成防潮层15，防潮层15覆盖第二密封金属环12B的第一暴露部位12a以及绝缘介质层13在隔离环槽132内的第二暴露部位13a。

其中，绝缘介质层13上和隔离环槽132内的防潮层15、第一密封金属环12A和第二密封金属环12B使绝缘介质层13隔离为周边层部和中央层部，芯片密封环结构通过第一密封金属环12A、第二密封金属环12B和防潮层15的组合来增强气液阻挡能力，从而避免芯片10的内部器件受到气液氧化或侵蚀。

如图4～图28所示，以下具体说明本实施方式的芯片密封环结构的制备方法中的各步骤。

首先，执行步骤S1，提供芯片10，芯片10的主动面上形成有底保护层11，如图4所示。

需要说明的是，在本实施方式中，芯片10的主动面为设置有器件图形的一面，芯片10的主动面上形成有底保护层11，底保护层11的材料包含硅碳氮SiCN。值得一提的是，底保护层11可以作为后续步骤中的刻蚀停止层，此外，底保护层11还具有保护其上方的密封环金属层图案12中最底层金属层以及保护其下方芯片10主动面的ILD(Inter LayerDielectric，层间电介质)层下面的器件层等等的作用。当然，在其他的实施方式中，底保护层11也可以包含其他具有保护作用的材料，并不限于本实施方式中的示例。

接着，执行步骤S2，于底保护层11上形成第一密封金属环12A和第二密封金属环12B，第一密封金属环12A位于芯片10的主动面周边，第二密封金属环12B以堆栈方式设置于第一密封金属环12A上，如图5所示。

在本实施方式中，第一密封金属环12A和第二密封金属环12B各包括至少一个连续金属环结构，连续金属环结构由阻障层122和金属层121以及插塞部123堆栈形成，且第二密封金属环12B中的插塞部123B由第二密封金属环12B中的金属层121B往下延伸一体形成，并通过第二密封金属环12B中的阻障层122B与第一密封金属环12A中的金属层121A来实现金属互连，以保证芯片密封环结构作为静电防护装置接地的可靠性与晶圆切割时传导静电的能力，如图5所示。金属层121和阻障层122以及插塞部123的形成方式包括物理气相沉积(Physical Vapor Deposition，PVD)或其他本领域技术人员可以想到的金属膜生长的方法。当然，第二密封金属环12B中的插塞部123B也可以采用其他金属填充塞填充形成。并且，第一密封金属环12A中的插塞部123A通过第一密封金属环12A中的阻障层122A与芯片10来实现金属互连，其中，第一密封金属环12A中的插塞部123A可以由第一密封金属环12A中的金属层121A往下延伸利用双大马士革工艺一体形成，也可以采用其他金属填充塞填充形成。作为一个示例，金属层121的材料包含金属铜或铝，阻障层122的材料包含氮化钛或者钛，插塞部123的材料包含金属铜或铝或钨。

另外，可以根据实际需要，综合考虑密封效果及占用空间布局之间的平衡，来设计连续金属环结构的数量。如图5所示，作为一个示例，第一密封金属环12A和第二密封金属环12B各包括一个连续金属环结构。

另外，值得一提的是，在本实施方式中，第二密封金属环12B以堆栈方式设置于第一密封金属环12A上，也就是说，第二密封金属环12B在第一密封金属环12A上的部位面积占第二密封金属环12B整体顶面面积的80％以上。

接着，执行步骤S3，于底保护层11上形成绝缘介质层13，绝缘介质层13具有暴露第二密封金属环12B的隔离环槽132，隔离环槽132的底部未暴露底保护层11，如图6～图10所示。

其中，在执行步骤S3的过程中，包括：

于底保护层11上形成覆盖第一密封金属环12A、第二密封金属环12B和底保护层11的绝缘介质材料131，如图6所示。

于绝缘介质材料131上设置第一光罩14，其中，第一光罩14具有位置对准于第一密封金属环12A和第二密封金属环12B区域的光罩开口141，如图7(a)和图7(b)所示。于绝缘介质材料131上设置第一光罩14的过程中，先于绝缘介质材料131上形成光刻胶133，然后将第一光罩14置于光刻胶133上方，并使光罩开口141对准第一密封金属环12A和第二密封金属环12B区域，如图7(a)和7(b)所示。其中，光罩开口141的图形使后续形成的隔离环槽132全部或者部分暴露第二密封金属环12B的上部或者顶部。作为一个优选方案，光罩开口141的图形使后续形成的隔离环槽132暴露第二密封金属环12B的至少一个连续金属环结构的上部或者顶部。

利用光罩开口14，刻蚀绝缘介质材料131，直至形成对应光罩开口141的隔离环槽132，从而在保护芯片10区域的情况下暴露第二密封金属环12B，如图7(b)、图8、图9和图10所示，得到绝缘介质层13。在刻蚀绝缘介质材料131的过程中，具体地说，如图7(b)所示，先将第一光罩14的光罩开口141与第一密封金属环12A和第二密封金属环12B区域对准并聚焦，然后通过紫外光对光刻胶133曝光，使第一光罩14的光罩开口141的图案复制到光刻胶133上，得到图形化后的光刻胶133，如图8所示，随后移除第一光罩14，接着以图形化后的光刻胶133为掩膜对绝缘介质材料131进行干法刻蚀或者湿法刻蚀或者本领域技术人员可以想到的刻蚀方法，直至形成隔离环槽132，且刻蚀停止于第二密封金属环12B的金属部位，其中，第二密封金属环12B的金属部位包括第二密封金属环12B的中间部金属侧面和第二密封金属环12B的金属顶面，以及其他金属部位。作为一个优选方案，刻蚀停止于第二密封金属环12B的中间部金属侧面或者第二密封金属环12B的金属顶面，更优地，刻蚀停止于第二密封金属环12B的中间部金属侧面，如图9所示，从而暴露第二密封金属环12B的连续金属环结构的上部，最后移除图形化后的光刻胶133，得到如图10所示的结构。

在本实施方式中，绝缘介质层13的材料包含氧化物。作为一个示例，绝缘介质层13的材料包含氧化硅。当然，在其他的实施方式中，绝缘介质层13也可以包含其他具有绝缘隔离作用的材料，并不限于本实施方式中的示例。

此外，在本实施方式中，隔离环槽132的宽度大于等于第二密封金属环12B的宽度，以使隔离环槽132完全暴露第二密封金属环12B的上部或者顶部，且第一密封金属环12A嵌埋于绝缘介质层13中。作为一个示例，如图7(a)所示，光罩开口141的宽度d1大于等于第二密封金属环12B的宽度d2，即d1≥d2，以使后续形成的隔离环槽132的宽度d3大于等于第二密封金属环12B的宽度d2，即d3≥d2，从而使后续形成的隔离环槽132完全暴露第二密封金属环12B的上部，第一密封金属环12A嵌埋于绝缘介质层13中，如图10所示。需要说明的是，在光罩开口141的宽度d1大于等于第二密封金属环12B的宽度d2时，隔离环槽132能够完全暴露出第二密封金属环12B的上部或者顶部，从而可以使得后续形成的防潮层15能够更大面积地覆盖包裹住第二密封金属环12B，从而加强本实施方式的芯片密封环结构的密封效果。

另外，需要说明的是，由于隔离环槽132能够完全暴露第二密封金属环12B的上部或者顶部，且其底部未暴露底保护层11，在本实施方式中，将被隔离环槽132暴露的第二密封金属环12B的部位称为第一暴露部位12a，将被隔离环槽132暴露的绝缘介质层13的部位称为第二暴露部位13a。由于光罩开口141的图形不同，以及对绝缘介质材料131的刻蚀深度不同，隔离环槽132也相应不同，因此第一暴露部位12a和第二暴露部位13a的位置也会相应改变。作为一个优选方案，由于光罩开口141的图形使后续形成的隔离环槽132暴露第二密封金属环12B的至少一个连续金属环结构的上部，因此第二密封金属环12B的第一暴露部位12a至少包括该被暴露的连续金属环结构的上部侧壁和顶部；且由于在刻蚀绝缘介质材料131时刻蚀停止于绝缘介质层13的中部，因此绝缘介质层13在隔离环槽132内的第二暴露部位13a至少包括位于该被暴露的连续金属环结构两侧以及位于隔离环槽132内底部和侧壁处的绝缘介质层13表面。作为一个示例，如图10所示，由于第二密封金属环12B仅包括一个连续金属环结构，隔离环槽132完全暴露出该连续金属环结构的上部，因此，第二密封金属环12B的第一暴露部位12a为该被暴露的连续金属环结构的上部侧壁和顶部，绝缘介质层13在隔离环槽132内的第二暴露部位13a为位于该被暴露的连续金属环结构两侧以及位于隔离环槽132内底部和侧壁处的绝缘介质层13表面，因而后续形成的防潮层15覆盖第二密封金属环12B的第一暴露部位12a也即覆盖在该被暴露的连续金属环结构的上部侧壁和顶部，后续形成的防潮层15覆盖绝缘介质层13在隔离环槽132内的第二暴露部位11a也即覆盖在位于该被暴露的连续金属环结构两侧以及位于隔离环槽132内底部和侧壁处的绝缘介质层13表面。

接着，执行步骤S4，于绝缘介质层13上及隔离环槽132内形成防潮层15，该防潮层15覆盖第二密封金属环12B的第一暴露部位12a以及绝缘介质层13在隔离环槽132内的第二暴露部位13a，如图10和图11所示。

并且，在本实施方式中，绝缘介质层13上和隔离环槽132内的防潮层15、第一密封金属环12A和第二密封金属环12B使绝缘介质层13隔离为周边层部和中央层部，如图7(a)所示的俯视图，绝缘介质层13的周边层部位于第一密封金属环12A和第二密封金属环12B的外围与切割道20之间的部位，而绝缘介质层13的中央层部位于第一密封金属环12A和第二密封金属环12B所围绕的芯片10主动面上。芯片密封环结构通过第一密封金属环12A、第二密封金属环12B和防潮层15的组合来增强气液阻挡能力，从而避免芯片10在中央层部中的内部器件受到气液氧化或侵蚀。

在本实施方式中，防潮层15的材料包含氮化物或者氮氧化物。作为一个示例，防潮层15的材料包含氮化硅，需要解释的是，位于隔离环槽132内的氮化硅层覆盖第二密封金属环12B的第一暴露部位12a，形成氮化硅支撑保护膜(spacer nitride)，能够有效避免第二密封金属环12B中的金属层121B在制程过程中直接暴露在空气中受到氧气、水汽或者其他气液的氧化或者侵蚀，同时，通过第一密封金属环12A、第二密封金属环12B和防潮层15的组合也能够有效避免芯片10在中央层部中的内部器件受到气液氧化或者侵蚀，相比于现有制程中主要对氧气进行阻挡来说，阻挡气液防止侵蚀的能力会更好。当然，在其他的实施方式中，防潮层15也可以包含其他具有气液阻挡能力、能够有效保护金属层的材料。

另外，本实施方式的芯片密封环结构的制备方法还包括：

步骤S5，于防潮层15上形成顶遮盖层16，如图12所示。

在本实施方式中，顶遮盖层16的材料包含光刻胶。顶遮盖层16可以作为掩膜层，以利于后续光刻和刻蚀工艺。

通过上述步骤最终制成如图12所示的芯片密封环结构。

此外，在本实施方式的步骤S3中，以图形化后的光刻胶133为掩膜对绝缘介质材料131进行干法刻蚀或者湿法刻蚀，直至形成隔离环槽132，且刻蚀停止于第二密封金属环12B的金属部位，作为另一优选方案，刻蚀停止于第二密封金属环12B的金属顶部，如图13所示，从而完全暴露第二密封金属环12B的金属顶面，最后移除图形化后的光刻胶133，得到如图14所示的结构。接着执行步骤S4，于绝缘介质层13上及隔离环槽132内形成一防潮层15，该防潮层15覆盖第二密封金属环12B的第一暴露部位12a以及绝缘介质层13在隔离环槽132内的第二暴露部位13a，如图15所示。最后执行步骤S5，于防潮层15上形成顶遮盖层16，最终制成如图16所示的芯片密封环结构。

值得一提的是，如图12和图16所示的芯片密封环结构仅是第二密封金属环12B包括一个连续金属环结构情况下的示例；在此情况下，于绝缘介质材料131上设置第一光罩14，且光罩开口141的宽度d1大于等于第二密封金属环12B的宽度d2的俯视图如图7(a)所示，即d1≥d2，以使后续形成的隔离环槽132的宽度d3大于等于第二密封金属环12B的宽度d2，即d3≥d2。因此，若隔离环槽132完全暴露第二密封金属环12B的上部，则最终得到如图12所示的芯片密封环结构；若隔离环槽132完全暴露第二密封金属环12B的顶部，则最终得到如图16所示的芯片密封环结构。

作为另一个示例，第二密封金属环12B包括两个连续金属环结构；在此情况下，于绝缘介质材料131上设置第一光罩14，且光罩开口141的宽度d1大于等于第二密封金属环12B的宽度d2的俯视图如图17(a)所示，即d1≥d2，以使后续形成的隔离环槽132的宽度d3大于等于第二密封金属环12B的宽度d2，即d3≥d2。因此，若隔离环槽132完全暴露第二密封金属环12B的上部，则最终得到如图17(b)所示的芯片密封环结构；若隔离环槽132完全暴露第二密封金属环12B的顶部，则最终得到如图17(c)所示的芯片密封环结构。

作为第三个示例，第二密封金属环12B包括三个连续金属环结构；在此情况下，于绝缘介质材料131上设置第一光罩14，且光罩开口141的宽度d1大于等于第二密封金属环12B的宽度d2的俯视图如图8(a)所示，即d1≥d2，以使后续形成的隔离环槽132的宽度d3大于等于第二密封金属环12B的宽度d2，即d3≥d2。因此，若隔离环槽132完全暴露第二密封金属环12B的上部，则最终得到如图18(b)所示的芯片密封环结构；若隔离环槽132完全暴露第二密封金属环12B的顶部，则最终得到如图18(c)所示的芯片密封环结构。

此外，在本实施方式中，隔离环槽132的宽度也可以小于第二密封金属环12B的宽度，以使隔离环槽132部分暴露第二密封金属环12B的上部或者顶部，且第一密封金属环12A嵌埋于绝缘介质层13中。因而，在执行步骤S3的过程中，光罩开口141的图形可以使后续形成的隔离环槽132部分暴露第二密封金属环12B的上部或者顶部。作为一个示例，如图19(a)和图19(b)所示，于绝缘介质隔离材料131上设置第一光罩14；接着，利用第一光罩14的光罩开口14的图案，刻蚀绝缘介质材料131，直至形成图案对应光罩开口141的隔离环槽132，且刻蚀停止于第二密封金属环12B的金属顶面，从而在保护芯片10区域的情况下部分暴露第二密封金属环12B的顶部，如图20和图21所示，得到绝缘介质层13；接着执行步骤S4，于绝缘介质层13上及隔离环槽132内形成一防潮层15，该防潮层15覆盖第二密封金属环12B的第一暴露部位12a以及绝缘介质层13在隔离环槽132内的第二暴露部位13a，如图22所示；最后执行步骤S5，于防潮层15上形成顶遮盖层16，最终制成如图23所示的芯片密封环结构。

其中，第一光罩14具有位置对准于第一密封金属环12A和第二密封金属环12B区域的光罩开口141，且光罩开口141的宽度d1小于第二密封金属环12B的宽度d2，即d1＜d2，以使后续形成的隔离环槽132部分暴露第二密封金属环12B的顶部，从而可以使得后续形成的防潮层15能够覆盖包裹住第二密封金属环12B中的金属层121B的部分顶面，通过第一密封金属环12A、第二密封金属环12B和防潮层15的组合来增强气液阻挡能力，在占用较小的空间布局的情况下，加强了本实施方式的芯片密封环结构的密封效果。

需要解释的是，如图23所示的芯片密封环结构仅是第二密封金属环12B包括一个连续金属环结构情况下的示例；在此情况下，于绝缘介质隔离材料131上设置第一光罩14，且光罩开口141的宽度d1小于第二密封金属环12B的宽度d2的俯视图如图19(a)所示，即d1＜d2，以使后续形成的隔离环槽132的宽度d3小于第二密封金属环12B的宽度d2，即d3＜d2，从而使后续形成的隔离环槽132部分暴露第二密封金属环12B的顶部，最终得到如图23所示的芯片密封环结构。

作为另一个示例，第二密封金属环12B包括两个连续金属环结构；在此情况下，于绝缘介质材料131上设置第一光罩14，且光罩开口141的宽度d1小于第二密封金属环12B的宽度d2的俯视图如图24(a)所示，即d1＜d2，以使后续形成的隔离环槽132的宽度d3小于等于第二密封金属环12B的宽度d2，即d3＜d2。因此，若隔离环槽132部分暴露第二密封金属环12B的上部，则最终得到如图24(b)所示的芯片密封环结构；若隔离环槽132部分暴露第二密封金属环12B的顶部，则最终得到如图24(c)所示的芯片密封环结构。

作为第三个示例，第二密封金属环12B包括三个连续金属环结构；在此情况下，于绝缘介质材料131上设置第一光罩14，且光罩开口141的宽度d1小于第二密封金属环12B的宽度d2的俯视图如图25(a)所示，即d1＜d2，以使后续形成的隔离环槽132的宽度d3小于等于第二密封金属环12B的宽度d2，即d3＜d2。因此，若隔离环槽132部分暴露第二密封金属环12B的上部，则最终得到如图25(b)所示的芯片密封环结构；若隔离环槽132部分暴露第二密封金属环12B的顶部，则最终得到如图24(c)所示的芯片密封环结构。

此外，在本实施方式中，在设置第一光罩14时，根据实际需要设计光罩开口141图形为间隔图形，以使后续形成的隔离环槽132间隔暴露密封环金属层图案中的连续金属环结构。作为一个示例，第二密封金属环12B包括三个连续金属环结构，于绝缘介质材料131上设置的第一光罩14的光罩开口141图形如图26(a)所示，光罩开口141图形能够使后续形成的隔离环槽132暴露第二密封金属环12B中的内圈连续金属环结构的上部或者顶部和外圈连续金属环结构的上部或者顶部，而中间连续金属环结构上依然保留绝缘介质层13，且隔离环槽132的宽度大于等于第二密封金属环12B中任一连续金属环结构的宽度，因而最终得到如图26(b)或者图26(c)所示的芯片密封环结构。当然，光罩开口141的图形也可以根据实际需要，综合考虑密封效果及占用空间布局之间的平衡来进行设计。

此外，在本实施方式中，在设置第一光罩14时，根据实际需要设计光罩开口141，使光罩开口141对准第二密封金属环12B的选定区域，以使后续形成的隔离环槽132暴露第二密封金属环12B的选定区域。需要说明的是，隔离环槽132暴露第二密封金属环12B的选定区域，使得后续工艺中形成的防潮层15可以包裹覆盖于选定区域内的第二密封金属环12B表面；通过在选定区域覆盖防潮层15，可以针对比较容易被气液侵蚀的或者是需要重点保护的电路或器件附件进行重点密封防护。作为示例，如图27和图28所示，将两个连续金属环结构的右侧部分共同作为第二密封金属环12B的选定区域，并分别设计光罩开口141的宽度大于和小于第二密封金属环12B的宽度，然后将光罩开口141对准第二密封金属环12B的选定区域，并最终在选定区域内形成包裹覆盖于第二密封金属环12B表面的防潮层15，可以有效增强选定区域的密封效果。

本实施方式的芯片密封环结构的制备方法，在不增加工艺流程的情况下，利用芯片10电路区域制造工艺在第二密封金属环12B表面形成防潮层15，防潮层15包裹住第二密封金属环12B中的部分金属层121，通过第一密封金属环12A、第二密封金属环12B和防潮层15的组合能够有效避免金属层121在制程过程中直接暴露在空气中受到氧气、水汽或其他气液的氧化或侵蚀，同时也避免芯片10在中央层部中的内部器件受到气液氧化或者侵蚀，大大增强了气液阻挡能力，并不降低阻挡应力扩展与破裂能力；与现有技术中主要对氧气进行阻挡相比，还增强了对水汽或其他气液的抵抗侵蚀能力，从而避免了芯片10的电学性能、可靠性受到影响。

上面各种方法的步骤划分，只是为了描述清楚，实现时可以合并为一个步骤或者对某些步骤进行拆分，分解为多个步骤，只要包含相同的逻辑关系，都在本专利的保护范围内；对算法中或者流程中添加无关紧要的修改或者引入无关紧要的设计，但不改变其算法和流程的核心设计都在该专利的保护范围内。

本实用新型的第二实施方式涉及一种半导体芯片的制备方法，其至少包括：采用如本实用新型第一实施方式所涉及的芯片密封环结构的制备方法来制备芯片密封环结构。

不难发现，本实施方式需要第一实施方式配合实施，因此第一实施方式中提到的相关技术细节在本实施方式中依然有效，为了减少重复，这里不再赘述。相应地，本实施方式中提到的相关技术细节也可应用在第一实施方式中。

本实施方式的半导体芯片的制备方法，采用上述本实用新型第一实施方式的芯片密封环结构的制备方法来制备芯片密封环结构，其制备得到的芯片密封环结构可以有效阻挡应力扩展与破裂能力，同时具有较强的气液阻挡能力，能够有效抵抗水汽或其他气液的侵蚀，从而保护芯片的内部器件。因此，通过上述方法得到的半导体芯片，具有极佳的电学性能和可靠性。

本实用新型的第三实施方式涉及一种半导体芯片的制备方法，如图29～图33所示，其至少包括：

提供一晶圆，晶圆上制备有若干个芯片10以及位于相邻芯片10之间的切割道20，如图29所示。

采用如本实用新型第一实施方式所涉及的芯片密封环结构的制备方法，在芯片10的周围区域范围内并沿着切割道20制备芯片密封环结构，如图29所示，其中，图17(a)为图29中a处的局部放大图。其中，在形成第一密封金属环12A和第二密封金属环12B的同时形成焊盘金属层图案17，焊盘金属层图案17位于芯片10的周围区域内，且焊盘金属层图案17被包裹于绝缘介质层13的中央层部内，如图30所示。值得一提的是，本实施方式在不增加工艺流程情况下，利用芯片10电路区域制造工艺同时制备第一密封金属环12A、第二密封金属环12B和焊盘金属层图案17。

于焊盘金属层图案17的上方形成焊盘开口171，以暴露芯片10的焊盘区域。

另外，在本实施方式中，于焊盘金属层图案17的上方形成焊盘开口171的步骤，如图30～图33所示，包括：

于所述防潮层15上形成顶遮盖层16，如图30所示。

于顶遮盖层16上设置第二光罩18，如图31和图32所示，其中，图31是顶遮盖层16上设置第二光罩18的俯视图，也即覆盖焊盘位置的光罩图。

利用第二光罩18的开口图案，图案化顶遮盖层16，并刻蚀防潮层15和绝缘介质层13，直至于焊盘金属层图案17的上方形成焊盘开口171，焊盘金属层图案17暴露于焊盘金属层图案17内的部分作为芯片焊盘，从而暴露芯片10的焊盘区域，如图32和图33所示。

此外，在本实施方式中，半导体芯片的制备方法还包括：

沿切割道20切割晶圆，以得到若干个半导体芯片10。

不难发现，本实施方式需要第一实施方式配合实施，因此第一实施方式中提到的相关技术细节在本实施方式中依然有效，为了减少重复，这里不再赘述。相应地，本实施方式中提到的相关技术细节也可应用在第一实施方式中。

本实施方式的半导体芯片的制备方法采用上述本实用新型第一实施方式的芯片密封环结构的制备方法，在制备有若干个芯片10的晶圆上，于各芯片10的周围区域范围内并沿着切割道20同时制备芯片密封环结构，并且利用芯片10电路区域制造工艺，在形成第一密封金属环12A、第二密封金属环12B的同时形成焊盘金属层图案17，并在焊盘金属层图案17的上方形成焊盘开口171，以打开各芯片10的焊盘区域，最后沿切割道20切割晶圆，从而得到若干个半导体芯片10；当沿着切割道20进行晶圆切割工艺时，芯片密封环结构可以有效阻挡应力扩展与破裂能力，同时具有较强的气液阻挡能力，能够有效抵抗水汽或其他气液的侵蚀，因此，通过上述方法得到的半导体芯片10，具有极佳的电学性能和可靠性。

本实用新型的第四实施方式涉及一种芯片密封环结构，如图12所示，其至少包括：

芯片10。

底保护层11，位于芯片10的主动面上。

第一密封金属环12A，位于底保护层11上，且位于芯片10的主动面周边，

第二密封金属环12B，位于第一密封金属环12A上。

绝缘介质层13，位于底保护层11上，绝缘介质层13具有暴露第二密封金属环12B的隔离环槽132，该隔离环槽132的底部未暴露底保护层11。以及，

防潮层15，位于绝缘介质层13上及隔离环槽132内，防潮层15覆盖第二密封金属环12B的第一暴露部位12a以及绝缘介质层13在隔离环槽132内的第二暴露部位13a。

其中，绝缘介质层13上和隔离环槽132内的防潮层15、第一密封金属环12A和第二密封金属环12B使绝缘介质层13隔离为周边层部和中央层部，芯片密封环结构通过第一密封金属环12A、第二密封金属环12B和防潮层15的组合来增强气液阻挡能力，从而避免芯片10在中央层部中的内部器件受到气液氧化或侵蚀。

另外，在本实施方式中，防潮层15位于隔离环槽132内的部分，其底面连接并覆盖第二密封金属环12B的上部或者顶部。

另外，在本实施方式中，隔离环槽132的宽度大于等于第二密封金属环12B的宽度，以使第二密封金属环12B的上部或者顶部完全暴露于隔离环槽132中，第一密封金属环12A嵌埋于绝缘介质层13中，且第二密封金属环12B的上部表面或者顶部表面以防潮层15予以覆盖，防潮层15能够较大面积地覆盖包裹住第二密封金属环12B，从而加强本实施方式的芯片密封环结构的密封效果。

另外，在本实施方式中，第一密封金属环12A和第二密封金属环12B各包括至少一个连续金属环结构，连续金属环结构由阻障层122和金属层121交错堆栈形成，且第二密封金属环12B中的插塞部123B由第二密封金属环12B中的金属层121B往下延伸一体形成，并通过第二密封金属环12B的阻障层122与第一密封金属环12A中的金属层121A来实现金属互连，如图11所示。作为一个示例，金属层121的材料包含金属铝，阻障层122的材料包含氮化钛或者钛，插塞部123的材料包含金属钨。

并且，在本实施方式中，隔离环槽132至少暴露第二密封金属环12B的连续金属环结构的金属顶部。

作为一个示例，第二密封金属环12B包括一个连续金属环结构，若隔离环槽132完全暴露第二密封金属环12B的上部，则形成如图12所示的芯片密封环结构；若隔离环槽132完全暴露第二密封金属环12B的顶部，则形成如图16所示的芯片密封环结构。

作为另一个示例，第二密封金属环12B包括两个连续金属环结构，若隔离环槽132完全暴露第二密封金属环12B的上部，形成如图17(b)所示的芯片密封环结构；若隔离环槽132完全暴露第二密封金属环12B的顶部，则形成如图17(c)所示的芯片密封环结构。

作为第三个示例，第二密封金属环12B包括三个连续金属环结构，若隔离环槽132完全暴露第二密封金属环12B的上部，则形成如图18(b)所示的芯片密封环结构；若隔离环槽132完全暴露第二密封金属环12B的顶部，则形成如图18(c)所示的芯片密封环结构。

此外，在本实施方式中，隔离环槽132的宽度也可以小于第二密封金属环12B的宽度，以使第二密封金属环12B的上部或者顶部部分暴露于隔离环槽132中，且第一密封金属环12A嵌埋于绝缘介质层13中，后续形成的防潮层15能够覆盖包裹住第二密封金属环12B的第一暴露部位12a和绝缘介质层13在隔离环槽132内的第二暴露部位13a，在占用较小的空间布局的情况下，加强了本实施方式的芯片密封环结构的密封效果。

作为一个示例，第二密封金属环12B包括一个连续金属环结构，隔离环槽132部分暴露第二密封金属环12B的顶部，形成如图23所示的芯片密封环结构。

作为另一个示例，第二密封金属环12B包括两个连续金属环结构，若隔离环槽132部分暴露第二密封金属环12B的上部，则形成如图24(b)所示的芯片密封环结构；若隔离环槽132部分暴露第二密封金属环12B的顶部，则形成如图24(c)所示的芯片密封环结构。

作为第三个示例，第二密封金属环12B包括三个连续金属环结构若隔离环槽132部分暴露第二密封金属环12B的上部，则形成如图25(b)所示的芯片密封环结构；若隔离环槽132部分暴露第二密封金属环12B的顶部，则形成如图24(c)所示的芯片密封环结构。

作为第四个示例，第二密封金属环12B包括三个连续金属环结构，隔离环槽132暴露第二密封金属环12B中的内圈连续金属环结构的上部或者顶部和外圈连续金属环结构的上部或者顶部，而中间连续金属环结构上依然保留绝缘介质层13，形成如图26(b)或者图26(c)所示的芯片密封环结构。

另外，在本实施方式中，根据实际需要设计隔离环槽132的位置，以使隔离环槽132暴露第二密封金属环12B的选定区域。需要说明的是，隔离环槽132暴露第二密封金属环12B的选定区域，使得后续工艺中形成的防潮层15可以包裹覆盖于选定区域内的第二密封金属环12B表面；通过在选定区域覆盖防潮层15，可以针对比较容易被气液侵蚀的或者是需要重点保护的电路或器件附件进行重点密封防护，有效增强选定区域的密封效果。

在本实施方式中，防潮层15的材料包含氮化物或者氮氧化物。

在本实施方式中，底保护层11的材料包含硅碳氮。

在本实施方式中，绝缘介质层13的材料包含氧化物。

另外，本实施方式的芯片密封环结构还包括：

顶遮盖层16，位于防潮层15上。

在本实施方式中，顶遮盖层16的材料包含聚酰亚胺(polyimide)或者苯丙环丁烯(BCB)。顶遮盖层16具有钝化作用，能够保护其下方的防潮层15，同时为后续其他工艺提供保护钝化作用。当然，在其他的实施方式中，顶遮盖层16也可以包含其他具有保护钝化作用的材料，并不限于本实施方式中的示例。

不难发现，本实施方式为与第一实施方式相对应的产品实施方式，本实施方式可与第一实施方式互相配合实施。第一实施方式中提到的相关技术细节在本实施方式中依然有效，为了减少重复，这里不再赘述。相应地，本实施方式中提到的相关技术细节也可应用在第一实施方式中。

本实施方式的芯片密封环结构，在第二密封金属环12B表面形成防潮层15，防潮层15包裹在金属层之上，通过第一密封金属环12A、第二密封金属环12B和防潮层15的组合能够有效避免金属层在制程过程中直接暴露在空气中受到氧气、水汽或其他气液的氧化或侵蚀，同时也避免芯片在中央层部中的内部器件受到气液氧化或者侵蚀，大大增强了气液阻挡能力，并不降低阻挡应力扩展与破裂能力；与现有技术中主要对氧气进行阻挡相比，还增强了对水汽或其他气液的抵抗侵蚀能力，从而避免了芯片10的电学性能、可靠性受到影响。

本实用新型的第五实施方式涉及一种半导体芯片，其至少包括：如本实用新型第四实施方式所涉及的芯片密封环结构。

不难发现，本实施方式所涉及的半导体芯片采用第四实施方式所涉及的芯片密封环结构，因此第四实施方式中提到的相关技术细节在本实施方式中依然有效，为了减少重复，这里不再赘述。相应地，本实施方式中提到的相关技术细节也可应用在第四实施方式中。

本实施方式的半导体芯片，由于采用本实用新型第四实施方式所涉及的芯片密封环结构，能够有效避免金属层在制程过程中直接暴露在空气中受到氧气、水汽或其他气液的氧化或侵蚀，大大增强了气液阻挡能力，有效保护了芯片在中央层部中的内部器件，并不降低阻挡应力扩展与破裂能力；与现有技术中主要对氧气进行阻挡相比，还增强了对水汽或其他气液的抵抗侵蚀能力，从而避免了芯片的电学性能、可靠性受到影响。

本实用新型的第六实施方式涉及一种半导体装置结构，如图29和图33所示，其至少包括：

晶圆，晶圆上包含若干个芯片10以及位于相邻芯片10之间的切割道20；其中，芯片10包括本实用新型第四实施方式所涉及的芯片密封环结构。

焊盘金属层图案17，位于芯片10的周围区域内，且焊盘金属层图案17被包裹于绝缘介质层13的中央层部内。

其中，绝缘介质层13还具有焊盘开口171，位于焊盘金属层图案17的上方，焊盘开口171还贯通防潮层15，并且其所暴露的焊盘金属层图案17的部分作为芯片焊盘，从而暴露芯片10的焊盘区域。

不难发现，本实施方式所涉及的半导体装置结构包含第四实施方式所涉及的芯片密封环结构，因此第四实施方式中提到的相关技术细节在本实施方式中依然有效，为了减少重复，这里不再赘述。相应地，本实施方式中提到的相关技术细节也可应用在第四实施方式中。

本实施方式的半导体装置结构，采用上述本实用新型第四实施方式的芯片密封环结构，于晶圆上各芯片10的周围区域与切割道20之间同时形成芯片密封环结构，并且在形成第二密封金属环12B的同时形成焊盘金属层图案17，并在焊盘金属层图案17的上方形成焊盘开口171，以打开各芯片10的焊盘区域；当沿着切割道20切割晶圆时，芯片密封环结构可以有效阻挡应力扩展与破裂能力，同时具有较强的气液阻挡能力，能够有效抵抗水汽或其他气液的侵蚀，因此，通过切割该晶圆得到的半导体芯片，具有极佳的电学性能和可靠性。

综上所述，本实用新型的芯片密封环结构和半导体芯片，具有以下有益效果：

本实用新型的芯片密封环结构，在第二密封金属环表面形成防潮层，防潮层包裹住第二密封金属环中的部分金属层，通过第一密封金属环、第二密封金属环和防潮层的组合能够有效避免金属层在制程过程中直接暴露在空气中受到氧气、水汽或其他气液的氧化或侵蚀，同时也避免芯片在中央层部中的内部器件受到气液氧化或者侵蚀，大大增强了气液阻挡能力，并不降低阻挡应力扩展与破裂能力；与现有技术中主要对氧气进行阻挡相比，还增强了对水汽或其他气液的抵抗侵蚀能力，从而避免了芯片的电学性能、可靠性受到影响。

本实用新型的半导体芯片，采用上述本实用新型的芯片密封环结构，可以有效阻挡应力扩展与破裂能力，同时具有较强的气液阻挡能力，能够有效抵抗水汽或其他气液的侵蚀，因此，本实施方式的半导体芯片，具有极佳的电学性能和可靠性。

所以，本实用新型有效克服了现有技术中的种种缺点而具高度产业利用价值。

上述实施方式仅例示性说明本实用新型的原理及其功效，而非用于限制本实用新型。任何熟悉此技术的人士皆可在不违背本实用新型的精神及范畴下，对上述实施方式进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本实用新型所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本实用新型的权利要求所涵盖。

Claims (9)

1.一种芯片密封环结构，其特征在于，包括：

芯片(10)；

底保护层(11)，位于所述芯片(10)的主动面上；

第一密封金属环(12A)，位于所述底保护层(11)上，且位于所述芯片(10)的主动面周边；

第二密封金属环(12B)，以堆栈方式设置于所述第一密封金属环(12A)上；

绝缘介质层(13)，位于所述底保护层(11)上，所述绝缘介质层(13)具有暴露所述第二密封金属环(12B)的隔离环槽(132)，所述隔离环槽(132)的底部未暴露所述底保护层(11)；以及，

防潮层(15)，位于所述绝缘介质层(13)上及所述隔离环槽(132)内，所述防潮层(15)覆盖所述第二密封金属环(12B)的第一暴露部位(12a)以及所述绝缘介质层(13)在所述隔离环槽(132)内的第二暴露部位(13a)；

其中，所述防潮层(15)、所述第一密封金属环(12A)和所述第二密封金属环(12B)使所述绝缘介质层(13)隔离为周边层部和中央层部，所述芯片密封环结构通过所述第一密封金属环(12A)、所述第二密封金属环(12B)和所述防潮层(15)的组合来增强气液阻挡能力，从而避免所述芯片(10)在所述中央层部中的内部器件受到气液氧化或侵蚀。

2.根据权利要求1所述的芯片密封环结构，其特征在于，所述防潮层(15)位于所述隔离环槽(132)内的部分，其底面连接并覆盖所述第二密封金属环(12B)的上部或者顶部。

3.根据权利要求1所述的芯片密封环结构，其特征在于，所述隔离环槽(132)的宽度大于等于所述第二密封金属环(12B)的宽度，以使所述第二密封金属环(12B)的上部或者顶部完全暴露于所述隔离环槽(132)中，所述第一密封金属环(12A)嵌埋于所述绝缘介质层(13)中。

4.根据权利要求1所述的芯片密封环结构，其特征在于，所述隔离环槽(132)的宽度小于所述第二密封金属环(12B)的宽度，以使所述第二密封金属环(12B)的上部或者顶部部分暴露于所述隔离环槽(132)中，且所述第一密封金属环(12A)嵌埋于所述绝缘介质层(13)中。

5.根据权利要求1所述的芯片密封环结构，其特征在于，所述第一密封金属环(12A)和所述第二密封金属环(12B)各包括至少一个连续金属环结构，所述连续金属环结构由阻障层(122)和金属层(121)以及插塞部(123)堆栈形成，且所述第二密封金属环(12B)中的插塞部(123B)由所述第二密封金属环(12B)中的金属层(121B)往下延伸一体形成的，并通过所述第二密封金属环(12B)中的阻障层(122B)与所述第一密封金属环(12A)中的金属层(121A)来实现金属互连。

6.根据权利要求5所述的芯片密封环结构，其特征在于，所述隔离环槽(132)至少暴露所述第二密封金属环(12B)的连续金属环结构的金属顶面。

7.根据权利要求1所述的芯片密封环结构，其特征在于，还包括：

顶遮盖层(16)，位于所述防潮层(15)上。

8.一种半导体芯片，其特征在于，至少包括：如权利要求1至7任一项所述的芯片密封环结构。

9.一种半导体装置结构，其特征在于，包括：

晶圆，所述晶圆上包含若干个芯片(10)以及位于相邻芯片(10)之间的切割道(20)；

其中，所述芯片(10)至少包括如权利要求1至7任一项所述的芯片密封环结构；以及

焊盘金属层图案(17)，位于所述芯片(10)的周围区域内，且所述焊盘金属层图案(17)被包裹于所述绝缘介质层(13)内；

其中，所述绝缘介质层(13)还具有焊盘开口(171)，位于所述焊盘金属层图案(17)的上方，所述焊盘开口(171)还贯通所述防潮层(15)，并且其所暴露的所述焊盘金属层图案(17)的部分作为芯片焊盘，从而暴露所述芯片(10)的焊盘区域。