CN208507651U - 晶圆级封装装置 - Google Patents

晶圆级封装装置 Download PDF

Info

Publication number
CN208507651U
CN208507651U CN201821307619.7U CN201821307619U CN208507651U CN 208507651 U CN208507651 U CN 208507651U CN 201821307619 U CN201821307619 U CN 201821307619U CN 208507651 U CN208507651 U CN 208507651U
Authority
CN
China
Prior art keywords
bare chip
semiconductor bare
semiconductor
metal layer
electric contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201821307619.7U
Other languages
English (en)
Inventor
王顺伟
良仁勇
周志雄
弗朗西斯·J·卡尼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Cypress Semiconductor Corp
Original Assignee
Cypress Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cypress Semiconductor Corp filed Critical Cypress Semiconductor Corp
Application granted granted Critical
Publication of CN208507651U publication Critical patent/CN208507651U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73151—Location prior to the connecting process on different surfaces
    • H01L2224/73153—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/9202—Forming additional connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本申请涉及晶圆级封装装置。在一个一般方面，装置可包括金属层、第一半导体管芯、第二半导体管芯、模塑料、第一电触点和第二电触点。所述第一半导体管芯可具有设置在所述金属层上的第一侧面。所述第二半导体管芯可具有设置在所述金属层上的第一侧面。所述金属层可将所述第一半导体管芯的所述第一侧面与所述第二半导体管芯的所述第一侧面电耦接。所述模塑料可至少部分地密封所述金属层、所述第一半导体管芯和所述第二半导体管芯。所述第一电触点可指向所述第一半导体管芯的第二侧面并且设置在所述装置的表面上。所述第二电触点可指向所述第二半导体管芯的第二侧面并且设置在所述装置的所述表面上。

Description

晶圆级封装装置
技术领域
本说明书涉及半导体器件封装组件以及对应的制造方法。更具体地讲，本说明书涉及半导体器件的晶圆级封装。
背景技术
用于半导体器件封装组件的当前方法可能具有某些缺点。例如，用于半导体器件封装组件(例如，多芯片封装组件)的当前方法可包括一个或多个衬底和引线接合连接。这些方法可能增加产品成本，增加封装组件尺寸，和/或限制半导体裸片表面积与整个器件封装表面区域的比率(例如，裸片宽度和长度与封装组件宽度和长度相比)。
实用新型内容
在一个一般方面，装置可包括金属层、第一半导体裸片、第二半导体裸片、模塑料、第一电触点和第二电触点。第一半导体裸片可具有第一侧面和与第一侧面相对的第二侧面，第一半导体裸片的第一侧面设置在金属层上。第二半导体裸片可具有第一侧面和与第一侧面相对的第二侧面，第二半导体裸片的第一侧面设置在金属层上。金属层可将第一半导体裸片的第一侧面与第二半导体裸片的第一侧面电耦接。模塑料可至少部分地密封金属层、第一半导体裸片和第二半导体裸片。第一电触点可指向第一半导体裸片的第二侧面并且设置在装置的表面上。第二电触点可指向第二半导体裸片的第二侧面并且设置在装置的表面上。
附图说明
在未必按比例绘制的各图中，相似的标号可指代不同视图中的类似部件。附图大体上以举例而非限制的方式示出了本文件中所讨论的各种实施方案。
图1是示出晶圆级半导体封装组件的平面图的示意图。
图2是示出另一个晶圆级半导体封装组件的平面图的示意图。
图3是示出又一个晶圆级半导体封装组件的平面图的示意图。
图4A是示出用于生产图1的晶圆级封装组件的制造流程的剖视图的示意图。
图4B是示出图4A的制造流程的流程图。
图5A是示出用于生产图2的晶圆级封装组件的制造流程的剖视图的示意图。
图5B是示出图5A的制造流程的流程图。
图6A是示出用于生产图2的晶圆级封装组件的制造流程的剖视图的示意图。
图6B是示出图6A的制造流程的流程图。
具体实施方式
本公开涉及半导体器件封装组件(封装组件、封装、组件等等)及相关联的制造方法。更具体地讲，本公开涉及可使用晶圆级处理技术(诸如本文所述的那些)生产的多芯片封装组件(例如，包括多个半导体裸片的封装组件)。虽然本文描述的是包括两个半导体裸片的封装组件，但本文所述的方法可用于生产包括不同数量的半导体裸片(诸如三个半导体裸片或更多)的封装组件。
本文所述的封装组件及其相关联的制造方法可具有优于当前方法的某些优点。例如，本文所述的封装组件允许消除多芯片封装组件中的一个或多个衬底，并且还可在不使用引线接合的情况下生产。此类方法可允许减小封装组件尺寸，诸如包括宽度、长度和厚度的整体封装尺寸。或者，本文所述的方法可允许在给定宽度和长度的封装组件中使用较大裸片尺寸。例如，当前方法可允许多芯片封装组件中包括的半导体裸片具有占封装组件表面积(例如，宽度×长度)大约40-50％的整体表面积(例如，所有半导体裸片的组合表面积)。使用本文所述的方法时，半导体裸片的整体表面积可占封装组件表面积的80-90％。
此外，使用本文所述的方法时，可生产具有200微米(μm)或更小的厚度的多芯片封装组件。而且，与当前制造工艺方法相比，如本文所述的用于生产多芯片封装组件的制造工艺可节约成本(例如，消除陶瓷衬底、消除引线接合处理、降低装配工艺复杂性等等)。另外，与当前多芯片封装组件相比，消除引线接合处理可改善多芯片封装组件(诸如本文所公开的那些)的可靠性。
图1是示出晶圆级半导体封装组件100的平面图的示意图。可例如使用下面描述的图4所示组件制造流程生产封装组件100。然而，简而言之，示出了具有剖面线A-A的图1的封装组件100，图4的剖视图是沿着该剖面线截取的。
如图1所示，封装组件100包括第一电触点110和第二电触点120，它们两者均可设置在封装组件100的表面上。在一些实施方式中，电触点110可指向设置在封装组件100内的第一半导体裸片，而电触点120可指向也设置在封装组件100内的第二半导体裸片。例如，第一电触点110可以是第一半导体裸片的表面(例如，表面的一部分)，或可以是设置在第一半导体裸片的表面上的导电材料，诸如焊料凸块。类似地，第二电触点120可以是第二半导体裸片的表面(例如，表面的一部分)，或可以是设置在第二半导体裸片的表面上的导电材料，诸如焊料凸块。
在一些实施方式中，第一半导体裸片可包括第一二极管，并且第二半导体裸片可包括第二二极管，其中第一二极管与第二二极管电耦接在封装组件100内，诸如使用本文所述的技术。在封装组件100中，第一半导体裸片和第二半导体裸片可具有相同尺寸(例如，大约相同的尺寸、基本上相同的尺寸等等)。在其他实施方式中，封装组件200的第一半导体裸片和/或第二半导体裸片可包括不同电子器件，诸如电阻器、晶体管、电容器等等。
也如图1所示，封装组件100可包括模塑料130。模塑料130可以是环氧树脂模塑料、液体模塑料或其他对于特定实施方式适当的模塑料。第一电触点110和第二电触点120可穿过模塑料130暴露。例如，在某些实施方式中，封装组件100的第一半导体裸片的表面(例如，表面的至少一部分)和第二半导体裸片的表面(例如，表面的至少一部分)可穿过模塑料130暴露。此外，在封装组件100中，导电材料(诸如焊料或其他导电材料)可设置在第一半导体裸片的暴露表面和第二半导体裸片的暴露表面上以分别形成电触点110和电触点120。电触点110和120可用于将封装组件100与例如印刷电路板电耦接。
也如图1所示，封装组件100可具有L1的长度和W1的宽度，其中L1和W1可根据特定实施方式而变化。在示例性实施方式中，L1可介于0.40毫米(mm)与10.00mm之间，而W1可介于0.20mm与10.00mm之间。在其他实施方式中，L1和W1可具有不同值。
图2是示出另一个晶圆级半导体封装组件200的平面图的示意图。可例如使用下面描述的图5A所示组件制造流程生产封装组件200。然而，简而言之，示出了具有剖面线B-B的图2的封装组件200，图5A的剖视图是沿着该剖面线截取的。
如图2所示，封装组件200包括第一电触点210和第二电触点220，它们两者均可设置在封装组件200的表面上。在一些实施方式中，电触点210可指向设置在封装组件200内的第一半导体裸片，而电触点220可指向也设置在封装组件200内的第二半导体裸片。例如，第一电触点210可以是第一半导体裸片的表面(例如，表面的一部分)，或可以是设置在第一半导体裸片的表面上的导电材料，诸如焊料凸块。类似地，第二电触点220可以是第二半导体裸片的表面(例如，表面的一部分)，或可以是设置在第二半导体裸片的表面上的导电材料，诸如焊料凸块。
在一些实施方式中，第一半导体裸片可包括第一二极管，并且第二半导体裸片可包括第二二极管，其中第一二极管与第二二极管电耦接在封装组件200内，诸如使用本文所述的技术。在封装组件200中，第一半导体裸片和第二半导体裸片可具有不同尺寸。例如，第一半导体裸片可大于第二半导体裸片(例如，第一半导体裸片可包括大于第二半导体裸片的二极管的二极管)。在其他实施方式中，封装组件200的第一半导体裸片和/或第二半导体裸片可包括不同电子器件，诸如电阻器、晶体管、电容器等等。
也如图2所示，封装组件200可包括模塑料230。与封装组件100的模塑料130一样，模塑料230可以是环氧树脂模塑料、液体模塑料或其他对于特定实施方式适当的模塑料。第一电触点210和第二电触点220可穿过模塑料230暴露。例如，在某些实施方式中，封装组件200的第一半导体裸片的表面(例如，表面的至少一部分)和第二半导体裸片的表面(例如，表面的至少一部分)可穿过模塑料230暴露。此外，在封装组件200中，导电材料(诸如焊料或其他导电材料)可设置在第一半导体裸片的暴露表面和第二半导体裸片的暴露表面上以分别形成电触点210和电触点220。电触点210和220可用于将封装组件200与例如印刷电路板电耦接。
也如图2所示，封装组件200可具有L2的长度和W2的宽度，其中L2和W2可根据特定实施方式而变化。在示例性实施方式中，L2可介于0.40mm与10.00mm之间，而W2可介于0.20mm与10.00mm之间。在其他实施方式中，L2和W2可具有不同值。
图3是示出又一个晶圆级半导体封装组件300的平面图的示意图。可例如使用下面描述的图6A所示组件制造流程生产封装组件300。然而，简而言之，示出了具有剖面线C-C的图3的封装组件300，图6A的剖视图是沿着该剖面线截取的。
如图3所示，封装组件300包括第一电触点310、第二电触点315和第三电触点320，它们可各自设置在封装组件300的表面上。在一些实施方式中，电触点310和315可指向设置在封装组件300内的第一半导体裸片，而电触点320可指向也设置在封装组件300内的第二半导体裸片。例如，电触点310可指向第一半导体裸片的表面上的第一信号端子，而电触点315可指向第一半导体裸片的表面上的第二信号端子。电触点310和315可各自包括设置在第一半导体裸片的相应信号垫上的导电柱或桩(例如，铜桩)。电触点310和315还可包括形成在导电柱上的相应焊料凸块。在一些实施方式中，电触点320可指向第二半导体裸片。例如，电触点320可包括设置在第二半导体裸片的(例如，信号端子)表面上的导电柱或桩(例如，铜桩)。电触点320还可包括在设置于第二半导体裸片上的导电柱上形成的焊料凸块。
在一些实施方式中，第一半导体裸片可包括晶体管器件，诸如金属氧化物半导体场效应晶体管(MOSFET)，并且第二半导体裸片可包括二极管，其中晶体管器件与二极管电耦接在封装组件300内，诸如使用本文所述的技术。例如，第一半导体裸片的MOSFET器件的漏极端子可与第二半导体裸片的二极管耦接在封装组件300内。在封装组件300中，在第一半导体裸片包括MOSFET器件的情况下，电触点310可指向MOSFET器件的源极端子，而电触点315将指向MOSFET器件的栅极端子，或反之亦然。
在封装组件300中，第一半导体裸片和第二半导体裸片可具有不同尺寸。例如，第一半导体裸片可大于第二半导体裸片(例如，第一半导体裸片可包括大于第二半导体裸片的二极管的晶体管器件)。在其他实施方式中，封装组件300的第一半导体裸片和/或第二半导体裸片可包括不同电子器件，诸如电阻器、晶体管、电容器等等。
也如图3所示，封装组件300可包括模塑料330。与封装组件100的模塑料130和封装组件200的模塑料230一样，模塑料330可以是环氧树脂模塑料、液体模塑料或其他对于特定实施方式适当的模塑料。第一电触点310、第二电触点315和第三电触点320可穿过模塑料330暴露。例如，在某些实施方式中，封装组件300的电触点310、315和320每一者的相应导电(例如，铜、铜-镍等等)桩可穿过模塑料330暴露。此外，在封装组件300中，导电材料(诸如焊料凸块或其他导电材料)可设置在导电桩的暴露表面上以分别形成电触点310、电触点315和电触点320。电触点310、315和320可用于将封装组件300与例如印刷电路板电耦接。
也如图3所示，封装组件300可具有L3的长度和W3的宽度，其中L3和W3可根据特定实施方式而变化。在示例性实施方式中，L3可介于0.40mm与10.00mm之间，而W2可介于0.20mm与10.00mm之间。在其他实施方式中，L3和W3可具有不同值。
图4A是示意图，其包括示出用于生产图1的晶圆级封装组件100的制造流程400的剖视图。如上所指出，使用沿着与图1所示剖面线A-A相对应的剖面线截取的剖视图示出了图4A的晶圆级制造流程400。来自图1的参考标号在图4A中用于指代图1的封装组件100的类似元件。另外在图4A中，虽然可对示出制造流程400的各种操作的相应剖视图每一者重复某些参考标号，但可不具体讨论每个视图中提及的元件。
在制造流程400中，在操作410处，金属层412可与半导体晶圆414附接(设置在其上)并电耦接。在该示例中，半导体晶圆414可包括封装组件100的第一半导体裸片(例如，半导体裸片422)和第二半导体裸片(例如，半导体裸片424)。如上文针对图1所指出，在一些实施方式中，第一半导体裸片422和第二半导体裸片424可各自是相同尺寸(例如，基本上相同的尺寸等等)的二极管。可直接设置在半导体晶圆414上(因此直接设置在第一半导体裸片422和第二半导体裸片424上)的金属层412可将第一半导体裸片422的第一侧面与第二半导体裸片424的第一侧面电耦接，诸如由制造流程400的后续操作示出。
在一些实施方式中，金属层412可以是与半导体晶圆414直接耦接(例如，使用导电粘合剂、使用此前形成在半导体晶圆414上的焊料凸块等等)的实心金属板(例如，铜板、铜-镍板等等)。在其他实施方式中，金属层412可以是与半导体晶圆414耦接(例如，直接设置在其上等等)的图案化金属板。例如，可在将金属层412与半导体晶圆414附接(附连、耦接等等)之前使金属层412图案化。或者，可在将金属层412附接到半导体晶圆414之后使金属层412图案化。在一些实施方式中，金属层412可以是被图案化或未被图案化的沉积金属层。
在操作420处(该操作的所示剖视图相较于操作410的剖视图倒转过来)，制造流程400包括切割半导体晶圆414以将第一半导体裸片422与第二半导体裸片424分开；将第一半导体裸片422与半导体晶圆414分开；并且将第二半导体裸片424与半导体晶圆414分开。将第一半导体裸片422和第二半导体裸片424分开的工艺可称为切单。可使用激光切割工艺、等离子切割工艺、机械锯切工艺等等执行制造流程400的操作420。用于对第一半导体裸片422和第二半导体裸片424进行切单的特定方法可取决于特定实施方式。
如图4A所示，操作420的切单工艺还可使得在金属层412中例如至少在第一半导体裸片422与第二半导体裸片424之间形成凹槽426。例如，可在第一半导体裸片422的周边周围和第二半导体裸片424的周边周围的金属层412中形成凹槽426。
如图4A所示，在操作430处，制造流程400包括第一模塑操作以使用模塑料130对第一半导体裸片422和第二半导体裸片424进行重叠注塑，使得模塑料130设置在第一半导体裸片422与第二半导体裸片424之间，以及在第一半导体裸片422和第二半导体裸片424的第二侧面(表面)上，所述第二侧面与其上设置有金属层412的半导体裸片422和424的第一侧面相对。
在操作440处(该操作的所示剖视图相较于操作430的剖视图倒转过来)，制造流程400包括第二模塑操作以对金属层412的暴露表面(例如，与耦接到半导体裸片422和424的金属层412的表面相对的金属层的表面)进行重叠注塑。制造流程400的模塑操作430和440将第一半导体裸片422、第二半导体裸片424和金属层412至少部分地密封在模塑料130中。
在操作450处(该操作的所示剖视图相较于操作440的剖视图倒转过来)，制造流程400包括执行磨削操作以从模塑操作430移除模塑料130的一部分，并且暴露第一半导体裸片422的第二表面和第二半导体裸片424的第二表面。即，可执行磨削操作450以使第一半导体裸片422穿过模塑料130暴露(例如，以有利于封装组件100的第一电触点110的形成)，并且使第二半导体裸片424穿过模塑料130暴露(例如，以有利于封装组件100的第二电触点120的形成)。在一些实施方式中，第一电触点110可以是第一半导体裸片422的暴露的第二侧面；并且第二电触点120可以是第二半导体裸片424的暴露的第二侧面。
在制造流程400中，在操作460处，可形成图案化的背面金属(例如，通过施加焊料凸块、使用光刻法等等)以(在第一半导体裸片422的第二侧面上)限定(形成等等)电触点110，并且(在第二半导体裸片424的第二侧面上)限定(形成等等)电触点120。在制造流程400的操作470处，可执行另一个切单工艺以切割模塑料130和金属层412，从而对封装组件100进行切单(如图4A所示)，其中(晶圆级)封装组件100包括第一半导体裸片422、第二半导体裸片424及金属层412的一部分412a。可使用激光切割工艺、等离子切割工艺、机械锯切工艺和/或任何其他适当的切单技术执行切单操作470。如图4A所示，封装组件100可具有T1的厚度，如上所指出，该厚度可为200μm或更小。
图4B是示出图4A的制造流程400的流程图。为了说明的目的，用于图4A中的操作的相同参考标号将用于图4B中。还将进一步参照图1来描述图4B。
在图4B中的制造流程400的操作410处，金属层412可与半导体晶圆414附接(设置在其上)并电耦接。在操作420处，制造流程400包括切割半导体晶圆414以将第一半导体裸片422与第二半导体裸片424分开；将第一半导体裸片422与半导体晶圆414分开；并且将第二半导体裸片424与半导体晶圆414分开(例如，以对第一半导体裸片422和第二半导体裸片424进行切单)。在操作430处，制造流程400包括执行第一模塑操作以使用模塑料130对第一半导体裸片422和第二半导体裸片424进行重叠注塑，诸如图4A所示。在操作440处，制造流程400包括执行第二模塑操作以对金属层412的暴露表面进行重叠注塑。在操作450处，制造流程400包括执行磨削操作以从模塑操作430移除模塑料130的一部分，并且暴露第一半导体裸片422的第二表面和第二半导体裸片424的第二表面。在方框460处，制造流程400包括形成图案化的背面金属以限定(形成等等)一个或多个电触点，例如电触点110和电触点120。在操作470处，制造流程400包括可执行另一个切单工艺以切割模塑料130和金属层412，从而对晶圆级封装组件100进行切单。
图5A是示意图，其包括示出用于生产图2的晶圆级封装组件200的制造流程500的剖视图。如上所指出，使用沿着与图2所示剖面线B-B相对应的剖面线截取的剖视图示出了图5A的晶圆级制造流程500。来自图2的参考标号在图5A中用于指代图2的封装组件200的类似元件。另外在图5A中，虽然可对示出制造流程500的各种操作的相应剖视图每一者重复某些参考标号，但可不具体讨论每个视图中提及的元件。
在制造流程500中，在操作510处，金属层512可与半导体晶圆514附接(设置在其上)并电耦接。在该示例中，半导体晶圆514可包括封装组件200的第一半导体裸片(例如，半导体裸片522)和第二半导体裸片(例如，半导体裸片524)。如上文针对图2所指出，在一些实施方式中，第一半导体裸片522的二极管可大于第二半导体裸片524的二极管(例如，第一半导体裸片522相应地大于第二半导体裸片524)。可直接设置在半导体晶圆514上(因此直接设置在第一半导体裸片522和第二半导体裸片524上)的金属层512可将第一半导体裸片522的第一侧面与第二半导体裸片524的第一侧面电耦接，诸如由制造流程500的后续操作示出。
在一些实施方式中，金属层512可以是与半导体晶圆514直接耦接(例如，使用导电粘合剂、使用此前形成在半导体晶圆514上的焊料凸块等等)的实心金属板(例如，铜板、铜-镍板等等)。在其他实施方式中，金属层512可以是与半导体晶圆514耦接(例如，直接设置在其上等等)的图案化金属板。例如，可在将金属层512与半导体晶圆514附接(附连、耦接等等)之前使金属层512图案化。或者，可在将金属层512附接到半导体晶圆514之后使金属层512图案化。在一些实施方式中，金属层512可以是被图案化或未被图案化的沉积金属层。
在操作520处(该操作的所示剖视图相较于操作510的剖视图倒转过来)，制造流程500包括切割半导体晶圆514以将第一半导体裸片522与第二半导体裸片524分开；将第一半导体裸片522与半导体晶圆514分开；并且将第二半导体裸片524与半导体晶圆514分开。与制造流程400的操作420一样，在操作520处将第一半导体裸片522和第二半导体裸片524分开的工艺可称为切单。与制造流程400的操作420一样，可使用激光切割工艺、等离子切割工艺、机械锯切工艺等等执行制造流程500的操作520。用于对第一半导体裸片522和第二半导体裸片524进行切单的特定方法可取决于特定实施方式。
如图5A所示，操作520的切单工艺还可使得在金属层512中例如至少在第一半导体裸片522与第二半导体裸片524之间形成凹槽526。例如，可在第一半导体裸片522的周边周围和第二半导体裸片524的周边周围的金属层512中形成凹槽526。
如图5A所示，在操作530处，制造流程500包括第一模塑操作以使用模塑料230对第一半导体裸片522和第二半导体裸片524进行重叠注塑，使得模塑料230设置在第一半导体裸片522与第二半导体裸片524之间，以及在第一半导体裸片522和第二半导体裸片524的第二侧面(表面)上，所述第二侧面与其上设置有金属层512的半导体裸片522和524的第一侧面相对。
在操作540处(该操作的所示剖视图相较于操作530的剖视图倒转过来)，制造流程500包括第二模塑操作以对金属层512的暴露表面(例如，与耦接到半导体裸片522和524的金属层512的表面相对的金属层的表面)进行重叠注塑。制造流程500的模塑操作530和540将第一半导体裸片522、第二半导体裸片524和金属层512至少部分地密封在模塑料230中。
在操作550处(该操作的所示剖视图相较于操作540的剖视图倒转过来)，制造流程500包括执行磨削操作以从模塑操作530移除模塑料230的一部分，并且暴露第一半导体裸片522的第二表面和第二半导体裸片524的第二表面。即，可执行磨削操作550以使第一半导体裸片522穿过模塑料230暴露(例如，以有利于封装组件200的第一电触点210的形成)，并且使第二半导体裸片524穿过模塑料230暴露(例如，以有利于封装组件200的第二电触点220的形成)。在一些实施方式中，第一电触点210可以是第一半导体裸片522的暴露的第二侧面；并且第二电触点220可以是第二半导体裸片524的暴露的第二侧面。
在制造流程500中，在操作560处，可形成图案化的背面金属(例如，通过施加焊料凸块、使用光刻法等等)以(在第一半导体裸片522的第二侧面上)限定(形成等等)电触点210，并且(在第二半导体裸片524的第二侧面上)限定(形成等等)电触点220。在制造流程500的操作570处，可执行另一个切单工艺以切割模塑料230和金属层512，从而对封装组件200进行切单，其中(晶圆级)封装组件200包括第一半导体裸片522、第二半导体裸片524及金属层512的一部分512a。可使用激光切割工艺、等离子切割工艺、机械锯切工艺和/或任何其他适当的切单技术执行切单操作570。如图5A所示，封装组件200可具有T2的厚度，如上所指出，该厚度可为200μm或更小。
图5B是示出图5A的制造流程500的流程图。为了说明的目的，用于图5A中的操作的相同参考标号将用于图5B中。还将进一步参照图2来描述图5B。
在图5B中的制造流程500的操作510处，金属层512可与半导体晶圆514附接(设置在其上)并电耦接。在操作520处，制造流程500包括切割半导体晶圆514以将第一半导体裸片522与第二半导体裸片524分开；将第一半导体裸片522与半导体晶圆514分开；并且将第二半导体裸片524与半导体晶圆514分开(例如，以对第一半导体裸片522和第二半导体裸片524进行切单)。在操作530处，制造流程500包括执行第一模塑操作以使用模塑料230对第一半导体裸片522和第二半导体裸片524进行重叠注塑，诸如图5A所示。在操作540处，制造流程500包括执行第二模塑操作以对金属层512的暴露表面进行重叠注塑。在操作550处，制造流程500包括执行磨削操作以从模塑操作530移除模塑料230的一部分，并且暴露第一半导体裸片522的第二表面和第二半导体裸片524的第二表面。在方框560处，制造流程500包括形成图案化的背面金属以限定(形成等等)一个或多个电触点，例如电触点210和电触点220。在操作570处，制造流程500包括执行另一个切单工艺以切割模塑料230和金属层512，从而对晶圆级封装组件200进行切单。
图6A是示意图，其包括示出用于生产图3的晶圆级封装组件300的制造流程600的剖视图。如上所指出，使用沿着与图3所示剖面线C-C相对应的剖面线截取的剖视图示出了图6A的晶圆级制造流程600。来自图3的参考标号在图6A中用于指代图3的封装组件300的类似元件。另外在图6A中，虽然可对示出制造流程600的各种操作的相应剖视图每一者重复某些参考标号，但可不具体讨论每个视图中提及的元件。
在制造流程600中，在操作610处，金属层612可与半导体晶圆614的第一侧面附接(设置在其上)并电耦接。在该示例中，半导体晶圆614可包括封装组件300的第一半导体裸片(例如，半导体裸片622)和第二半导体裸片(例如，半导体裸片624)。如上文针对图3所指出，在该示例中，第一半导体裸片622可包括晶体管(例如，MOSFET)器件，而第二半导体裸片624可包括二极管。也如上文针对图3所指出，在一些实施方式中，第一半导体裸片622可大于第二半导体裸片624，诸如图6A所示。可直接设置在半导体晶圆614上(因此直接设置在第一半导体裸片622和第二半导体裸片624上)的金属层612可将第一半导体裸片622的第一侧面(例如，MOSFET的漏极端子)与第二半导体裸片624的第一侧面(例如，二极管的第一端子)电耦接，诸如由制造流程600的后续操作示出。
在一些实施方式中，金属层612可以是与半导体晶圆614直接耦接(例如，使用导电粘合剂、使用此前形成在半导体晶圆614上的焊料凸块等等)的实心金属板(例如，铜板、铜-镍板等等)。在其他实施方式中，金属层612可以是与半导体晶圆614耦接(例如，直接设置在其上等等)的图案化金属板。例如，可在将金属层612与半导体晶圆614附接(附连、耦接等等)之前使金属层612图案化。或者，可在将金属层612附接到半导体晶圆614之后使金属层612图案化。在一些实施方式中，金属层612可以是被图案化或未被图案化的沉积金属层。
也如针对制造流程600的操作610所示，导电柱(例如，铜柱、铜-镍柱等等)616、617和618可设置在半导体晶圆614的第二侧面上，该第二侧面与其上设置有金属层612的半导体晶圆614的侧面相对。在该示例中，导电柱616可(直接)设置在第一半导体裸片622的MOSFET的源极端子上(与之附连、与之耦接、与之电耦接等等)。导电柱617可(直接)设置在第一半导体裸片622的MOSFET的栅极端子上(与之附连、与之耦接、与之电耦接等等)。此外在该示例中，导电柱618可(直接)设置在第二半导体裸片624的二极管的第二端子(例如，与附连有金属层612的侧面相对的第二半导体裸片624的侧面)上(与之附连、与之耦接、与之电耦接等等)。
在操作620处(该操作的所示剖视图相较于操作610的剖视图倒转过来)，制造流程600包括切割半导体晶圆614以将第一半导体裸片622与第二半导体裸片624分开；将第一半导体裸片622与半导体晶圆614分开；并且将第二半导体裸片624与半导体晶圆614分开。与制造流程400的操作420和制造流程500的操作520一样，在操作620处将第一半导体裸片622和第二半导体裸片624分开的工艺可称为切单。与其相应制造流程400和500的操作420和520一样，可使用激光切割工艺、等离子切割工艺、机械锯切工艺等等执行制造流程600的操作620。用于对第一半导体裸片622和第二半导体裸片624进行切单的特定方法可取决于特定实施方式。
如图6A所示，操作620的切单工艺还可使得在金属层612中例如至少在第一半导体裸片622与第二半导体裸片624之间形成凹槽626。例如，可在第一半导体裸片622的周边周围和第二半导体裸片624的周边周围的金属层612中形成凹槽626。
如图6A所示，在操作630处，制造流程600包括第一模塑操作以使用模塑料330对第一半导体裸片622、第二半导体裸片624及导电柱616、617和618进行重叠注塑，使得模塑料630设置在第一半导体裸片622与第二半导体裸片624之间，以及密封第一半导体裸片622、第二半导体裸片624及导电柱616、617和618。
在操作640处(该操作的所示剖视图相较于操作630的剖视图倒转过来)，制造流程600包括第二模塑操作以对金属层612的暴露表面(例如，与耦接到半导体裸片622和624的金属层612的表面相对的金属层的表面)进行重叠注塑。
在操作650处(该操作的所示剖视图相较于操作640的剖视图倒转过来)，制造流程600包括执行磨削操作以从模塑操作630移除模塑料630的一部分，并且使导电柱616、617和618穿过模塑料330暴露。即，可执行磨削操作650以暴露导电柱616、617和618，从而有利于图3的封装组件300的第一电触点310、第二电触点315和第三电触点320的形成。
在制造流程600中，在操作660处，可形成图案化的背面金属(例如，通过施加焊料凸块、使用光刻法等等)以分别在导电柱616、617和618的暴露表面上限定(形成等等)电触点310、315和320。
在制造流程600的操作670处，可执行另一个切单工艺以切割模塑料330和金属层612，从而对封装组件300进行切单，其中(晶圆级)封装组件300包括第一半导体裸片622、第二半导体裸片624及金属层612的一部分612a。可使用激光切割工艺、等离子切割工艺、机械锯切工艺和/或任何其他适当的切单技术执行切单操作670。如图6A所示，封装组件300可具有T3的厚度，如上所指出，该厚度可为200μm或更小。
图6B是示出图6A的制造流程600的流程图。为了说明的目的，用于图6A中的操作的相同参考标号将用于图6B中。还将进一步参照图3来描述图6B。
在图6B中的制造流程600的操作610处，金属层612可与半导体晶圆614附接(设置在其上)并电耦接，并且导电柱616、617和618可设置在半导体晶圆614的第二侧面上。在操作620处，制造流程600包括切割半导体晶圆614以将第一半导体裸片622与第二半导体裸片624分开；将第一半导体裸片622与半导体晶圆614分开；并且将第二半导体裸片624与半导体晶圆614分开(例如，以对第一半导体裸片622和第二半导体裸片624进行切单)。在操作630处，制造流程600包括执行第一模塑操作以使用模塑料330对第一半导体裸片622和第二半导体裸片624进行重叠注塑，诸如图6A所示。在操作640处，制造流程600包括执行第二模塑操作以对金属层612的暴露表面进行重叠注塑。在操作650处，制造流程600包括执行磨削操作以从模塑操作630移除模塑料330的一部分，并且暴露导电柱616、617和618。在方框660处，制造流程600包括形成图案化的背面金属以限定(形成等等)一个或多个电触点，例如电触点310、电触点315和电触点220。在操作670处，制造流程600包括执行另一个切单工艺以切割模塑料330和金属层612，从而对晶圆级封装组件300进行切单。
在一个一般方面，装置可包括：金属层；第一半导体裸片，该第一半导体裸片具有第一侧面和与第一侧面相对的第二侧面，该第一半导体裸片的第一侧面设置在金属层上；以及第二半导体裸片，该第二半导体裸片具有第一侧面和与第一侧面相对的第二侧面，该第二半导体裸片的第一侧面设置在金属层上。金属层可将第一半导体裸片的第一侧面与第二半导体裸片的第一侧面电耦接。该装置还可包括模塑料，该模塑料至少部分地密封金属层、第一半导体裸片和第二半导体裸片。该装置还可包括第一电触点和第二电触点。第一电触点可指向第一半导体裸片的第二侧面，并且第一电触点可设置在该装置的表面上。第二电触点可指向第二半导体裸片的第二侧面，并且第二电触点可设置在该装置的表面上。
实施方式可包括以下特征中的一者或多者。例如，第一电触点和第二电触点可穿过模塑料暴露。第一电触点可包括第一半导体裸片的第二侧面的至少一部分。第二电触点可包括第二半导体裸片的第二侧面的至少一部分。第一电触点可包括设置在第一半导体裸片的第二侧面上的第一焊料凸块，并且第二电触点可包括设置在第二半导体裸片的第二侧面上的第二焊料凸块。
金属层可包括实心金属板的一部分。金属层可包括图案化金属板的一部分。金属层可包括设置在第一半导体裸片与第二半导体裸片之间的凹槽。
模塑料可设置在第一半导体裸片与第二半导体裸片之间。
第一半导体裸片可包括第一二极管，并且第二半导体裸片可包括第二二极管。
第一半导体裸片可包括金属氧化物半导体场效应晶体管(MOSFET)；并且第二半导体裸片可包括二极管。该装置可包括第三电触点。第三电触点可指向第一半导体裸片的第二侧面，并且第三电触点可设置在该装置的表面上。第一电触点可与MOSFET的源极端子电耦接。第三电触点可与MOSFET的栅极端子电耦接。金属层可与MOSFET的漏极端子电耦接。
在另一个一般方面，装置可包括：金属层；第一半导体裸片，该第一半导体裸片具有第一侧面和与第一侧面相对的第二侧面，该第一半导体裸片的第一侧面设置在金属层上；以及第二半导体裸片，该第二半导体裸片具有第一侧面和与第一侧面相对的第二侧面，该第二半导体裸片的第一侧面设置在金属层上。金属层可将半导体裸片的第一侧面与第二半导体裸片的第一侧面电耦接。该装置还可包括模塑料，该模塑料至少部分地密封金属层、第一半导体裸片和第二半导体裸片。该装置还可包括第一导电柱和第二导电柱。第一导电柱可设置在第一半导体的第二侧面上，并与之电耦接。第一导电柱可穿过模塑料暴露在该装置的表面上。第二导电柱可设置在第二半导体裸片的第二侧面上，并与之电耦接。第二导电柱可穿过模塑料暴露在该装置的表面上。
实施方式可包括以下特征中的一者或多者。例如，第一半导体裸片可包括金属氧化物半导体场效应晶体管(MOSFET)，并且第二半导体裸片可包括二极管。该装置可包括第三导电柱，该第三导电柱设置在第一半导体裸片的第二侧面上，并与之电耦接。第三导电柱可穿过模塑料暴露在该装置的表面上。第一导电柱可与MOSFET的源极端子电耦接。第三导电柱可与MOSFET的栅极端子电耦接。金属层可与MOSFET的漏极端子电耦接。
金属层可包括实心金属板的一部分。金属层可包括图案化金属板的一部分。金属层可包括设置在第一半导体裸片与第二半导体裸片之间的凹槽。
模塑料设置在第一半导体裸片与第二半导体裸片之间。
在另一个一般方面，方法可包括将金属层与半导体晶圆附接并电耦接。半导体晶圆可包括第一半导体裸片和第二半导体裸片。金属层可将第一半导体裸片的第一侧面与第二半导体裸片的第一侧面电耦接。该方法还可包括切割半导体晶圆以达到以下目的：将第一半导体裸片与第二半导体裸片分开；将第一半导体裸片与半导体晶圆分开；并且将第二半导体裸片与半导体晶圆分开。该方法还可包括执行模塑操作以将金属层、第一半导体裸片和第二半导体裸片至少部分地密封在模塑料中。该方法还可进一步包括磨削模塑料以达到以下目的：暴露第一电触点，该第一电触点将指向第一半导体裸片的第二侧面；并且暴露第二电触点，该第二电触点将指向第二半导体裸片的第二侧面。该方法可更进一步包括切割模塑料和金属层以对晶圆级封装组件进行切单。晶圆级封装组件可包括第一半导体裸片和第二半导体裸片。
实施方式可包括以下特征中的一者或多者。例如，该方法可包括：将第一导电柱与第一半导体裸片的第二侧面附接并电耦接，该第一电触点包括第一导电柱；并且将第二导电柱与第二半导体裸片的第二侧面附接并电耦接，该第二电触点包括第二导电柱。
在上述描述中，当元件诸如层、区域或衬底被提及在另一个元件上、连接到另一个元件、电连接到另一个元件、耦接到另一个元件、或电耦接到另一个元件时，该元件可直接在另一个元件上、连接另一个元件、或耦接到另一个元件，或可存在一个或多个中间元件。相反，当元件被提及直接在另一个元件或层上、直接连接到另一个元件或层、或直接耦接到另一个元件或层时，不存在中间元件或层。虽然在整个详细描述中可能不会通篇使用术语直接在…上、直接连接到…、或直接耦接到…，但是(例如在附图中)被示为直接在元件上、直接连接或直接耦接的元件能够以此类方式提及。本申请的权利要求可被修订以叙述在说明书中描述或者在附图中示出的示例性关系。
如在本说明书中所使用的，除非根据上下文明确地指出特定情况，否则单数形式可包括复数形式。除了附图中所示的取向之外，空间相对术语(例如，在…上方、在…上面、在…之上、在…下方、在…下面、在…以下、在…之下、顶部、底部等等)旨在涵盖器件在使用或操作中的不同取向。在一些实施方式中，在…之上和在…之下的相对术语可分别包括竖直地在…之上和竖直地在…之下。在一些实施方式中，术语邻近可包括横向邻近或水平邻近。
一些实施方式可使用各种半导体处理和/或封装技术来实现。一些实施方式可使用与半导体衬底相关联的各种类型的半导体处理技术来实现，该半导体衬底包括但不限于例如硅(Si)、碳化硅(SiC)、砷化镓(GaAs)、氮化镓(GaN)等等。
虽然所描述的实施方式的某些特征已经如本文所述进行了说明，但是本领域技术人员现在将想到许多修改形式、替代形式、变化形式和等同形式。所附权利要求旨在涵盖落入实施方式的范围内的所有此类修改形式和变化形式。本文所述和附图所示的示例性实施方式仅仅以示例的方式呈现，而不是限制，并且可以进行形式和细节上的各种改变。除了相互排斥的组合以外，本文所述的装置和/或方法的任何部分能够以任意组合进行组合。本文所述的实施方式可包括所描述的不同实施方式的功能、部件和/或特征的各种组合和/或子组合。

Claims (11)

1.一种晶圆级封装装置，其特征在于包含：
金属层；
第一半导体裸片，所述第一半导体裸片具有第一侧面和与所述第一侧面相对的第二侧面，所述第一半导体裸片的所述第一侧面设置在所述金属层上；
第二半导体裸片，所述第二半导体裸片具有第一侧面和与所述第一侧面相对的第二侧面，所述第二半导体裸片的所述第一侧面设置在所述金属层上，所述金属层将所述第一半导体裸片的所述第一侧面与所述第二半导体裸片的所述第一侧面电耦接；
模塑料，所述模塑料至少部分地密封所述金属层、所述第一半导体裸片和所述第二半导体裸片；
第一电触点，所述第一电触点在所述第一半导体裸片的所述第二侧面上，所述第一电触点设置在所述装置的表面上；和
第二电触点，所述第二电触点在所述第二半导体裸片的所述第二侧面上，所述第二电触点设置在所述装置的所述表面上。
2.根据权利要求1所述的晶圆级封装装置，其特征在于：
所述第一电触点和所述第二电触点穿过所述模塑料暴露；
所述第一电触点包含所述第一半导体裸片的所述第二侧面的至少一部分；并且
所述第二电触点包含所述第二半导体裸片的所述第二侧面的至少一部分。
3.根据权利要求1所述的晶圆级封装装置，其特征在于所述第一电触点包含设置在所述第一半导体裸片的所述第二侧面上的第一焊料凸块，并且所述第二电触点包含设置在所述第二半导体裸片的所述第二侧面上的第二焊料凸块。
4.根据权利要求1所述的晶圆级封装装置，其特征在于所述金属层包含实心金属板的一部分或图案化金属板的一部分中的一者。
5.根据权利要求1所述的晶圆级封装装置，其特征在于：
所述金属层包含设置在所述第一半导体裸片与所述第二半导体裸片之间的凹槽；并且
所述模塑料设置在所述第一半导体裸片与所述第二半导体裸片之间。
6.根据权利要求1所述的晶圆级封装装置，其特征在于：
所述第一半导体裸片包含第一二极管；并且
所述第二半导体裸片包含金属氧化物半导体场效应晶体管MOSFET或第二二极管中的一者。
7.根据权利要求6所述的晶圆级封装装置，其特征在于还包含第三电触点，所述第三电触点在所述第一半导体裸片的所述第二侧面上，所述第三电触点设置在所述装置的所述表面上，
所述第一电触点与所述MOSFET的源极端子电耦接，所述第三电触点与所述MOSFET的栅极端子电耦接，并且所述金属层与所述MOSFET的漏极端子电耦接。
8.一种晶圆级封装装置，其特征在于包含：
金属层；
第一半导体裸片，所述第一半导体裸片具有第一侧面和与所述第一侧面相对的第二侧面，所述第一半导体裸片的所述第一侧面设置在所述金属层上；
第二半导体裸片，所述第二半导体裸片具有第一侧面和与所述第一侧面相对的第二侧面，所述第二半导体裸片的所述第一侧面设置在所述金属层上，所述金属层将所述第一半导体裸片的所述第一侧面与所述第二半导体裸片的所述第一侧面电耦接；
模塑料，所述模塑料至少部分地密封所述金属层、所述第一半导体裸片和所述第二半导体裸片；
第一导电柱，所述第一导电柱设置在所述第一半导体裸片的所述第二侧面上，并与之电耦接，所述第一导电柱穿过所述模塑料暴露在所述装置的表面上；和
第二导电柱，所述第二导电柱设置在所述第二半导体裸片的所述第二侧面上，并与之电耦接，所述第二导电柱穿过所述模塑料暴露在所述装置的所述表面上。
9.根据权利要求8所述的晶圆级封装装置，其特征在于：
所述第一半导体裸片包含金属氧化物半导体场效应晶体管MOSFET；并且
所述第二半导体裸片包含二极管，
所述装置还包含第三导电柱，所述第三导电柱设置在所述第一半导体裸片的所述第二侧面上，并与之电耦接，所述第三导电柱穿过所述模塑料暴露在所述装置的所述表面上，
所述第一导电柱与所述MOSFET的源极端子电耦接，所述第三导电柱与所述MOSFET的栅极端子电耦接，并且所述金属层与所述MOSFET的漏极端子电耦接。
10.根据权利要求8所述的晶圆级封装装置，其特征在于所述金属层包含实心金属板的一部分和图案化金属板的一部分中的一者。
11.根据权利要求8所述的晶圆级封装装置，其特征在于：
所述金属层包含设置在所述第一半导体裸片与所述第二半导体裸片之间的凹槽；并且
所述模塑料设置在所述第一半导体裸片与所述第二半导体裸片之间。
CN201821307619.7U 2017-08-24 2018-08-14 晶圆级封装装置 Active CN208507651U (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762549733P 2017-08-24 2017-08-24
US62/549,733 2017-08-24
US15/812,591 2017-11-14
US15/812,591 US10559510B2 (en) 2017-08-24 2017-11-14 Molded wafer level packaging

Publications (1)

Publication Number Publication Date
CN208507651U true CN208507651U (zh) 2019-02-15

Family

ID=63079715

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201821307619.7U Active CN208507651U (zh) 2017-08-24 2018-08-14 晶圆级封装装置

Country Status (3)

Country Link
US (2) US10559510B2 (zh)
EP (1) EP3447795A1 (zh)
CN (1) CN208507651U (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111584407B (zh) * 2020-05-29 2021-06-08 太极半导体（苏州）有限公司 一种嵌入式芯片封装结构及其使用方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4754317A (en) * 1986-04-28 1988-06-28 Monolithic Memories, Inc. Integrated circuit die-to-lead frame interconnection assembly and method
US6791172B2 (en) 2001-04-25 2004-09-14 General Semiconductor Of Taiwan, Ltd. Power semiconductor device manufactured using a chip-size package
US6646329B2 (en) 2001-05-15 2003-11-11 Fairchild Semiconductor, Inc. Power chip scale package
US6677669B2 (en) 2002-01-18 2004-01-13 International Rectifier Corporation Semiconductor package including two semiconductor die disposed within a common clip
JP3759131B2 (ja) 2003-07-31 2006-03-22 Ｎｅｃエレクトロニクス株式会社 リードレスパッケージ型半導体装置とその製造方法
US7777315B2 (en) 2006-05-19 2010-08-17 Fairchild Semiconductor Corporation Dual side cooling integrated power device module and methods of manufacture
DE102007007142B4 (de) * 2007-02-09 2008-11-13 Infineon Technologies Ag Nutzen, Halbleiterbauteil sowie Verfahren zu deren Herstellung
SG152086A1 (en) * 2007-10-23 2009-05-29 Micron Technology Inc Packaged semiconductor assemblies and associated systems and methods
US7781872B2 (en) 2007-12-19 2010-08-24 Fairchild Semiconductor Corporation Package with multiple dies
CN101946193A (zh) * 2008-04-01 2011-01-12 夏普株式会社 滤色器基板和液晶显示装置
US8222078B2 (en) * 2009-07-22 2012-07-17 Alpha And Omega Semiconductor Incorporated Chip scale surface mounted semiconductor device package and process of manufacture
JP2011071272A (ja) * 2009-09-25 2011-04-07 Toshiba Corp 半導体発光装置及びその製造方法
US8987878B2 (en) * 2010-10-29 2015-03-24 Alpha And Omega Semiconductor Incorporated Substrateless power device packages
JP4778107B1 (ja) * 2010-10-19 2011-09-21 有限会社ナプラ 発光デバイス、及び、その製造方法
US8710648B2 (en) * 2011-08-09 2014-04-29 Alpha & Omega Semiconductor, Inc. Wafer level packaging structure with large contact area and preparation method thereof
US8785248B2 (en) 2011-10-10 2014-07-22 Maxim Integrated Products, Inc. Wafer level packaging using a lead-frame
US8987057B2 (en) 2012-10-01 2015-03-24 Nxp B.V. Encapsulated wafer-level chip scale (WLSCP) pedestal packaging
US9397212B2 (en) 2012-10-18 2016-07-19 Infineon Technologies Americas Corp. Power converter package including top-drain configured power FET
US8963303B2 (en) * 2013-02-22 2015-02-24 Stmicroelectronics S.R.L. Power electronic device
US9673316B1 (en) * 2013-03-15 2017-06-06 Maxim Integrated Products, Inc. Vertical semiconductor device having frontside interconnections
US9536800B2 (en) 2013-12-07 2017-01-03 Fairchild Semiconductor Corporation Packaged semiconductor devices and methods of manufacturing

Also Published As

Publication number Publication date
US20190067143A1 (en) 2019-02-28
US10916485B2 (en) 2021-02-09
US10559510B2 (en) 2020-02-11
EP3447795A1 (en) 2019-02-27
US20200126880A1 (en) 2020-04-23

Similar Documents

Publication Publication Date Title
US7224045B2 (en) Leadless type semiconductor package, and production process for manufacturing such leadless type semiconductor package
CN104103603B (zh) 半导体装置以及半导体模块
CN101847584B (zh) 基于引线框架的快闪存储器卡的制造方法
TW200729371A (en) Semiconductor device and manufacturing method of the same, camera module
US20080003718A1 (en) Singulation Process for Block-Molded Packages
US20030071365A1 (en) Electronic device fabrication method comprising twofold cutting of conductor member
CN117133750A (zh) 带有可湿润侧翼的晶圆级半导体装置
KR20080026221A (ko) 반도체 디바이스 제조 방법, 디바이스 칩 패키징 방법,반도체 디바이스 및 어레이
KR20160079652A (ko) 반도체 장치의 제조 방법
JP2010232471A (ja) 半導体装置の製造方法および半導体装置
CN208507651U (zh) 晶圆级封装装置
CN103779303A (zh) 凸点式封装及其形成方法
US20160307831A1 (en) Method of making a qfn package
US10930604B2 (en) Ultra-thin multichip power devices
CN107968082B (zh) 芯片焊盘、半导体装置及半导体装置的制造方法
US6624007B2 (en) Method of making leadframe by mechanical processing
US11710684B2 (en) Package with separate substrate sections
CN100361317C (zh) 具有支撑体的感光半导体封装件及其制法
CN105633027B (zh) 扇出晶圆级芯片封装结构及其制造方法
CN101740406B (zh) 四方扁平无引脚封装的制造方法
KR102050130B1 (ko) 반도체 패키지 및 그 제조 방법
CN109979902A (zh) 半导体器件以及制造方法
CN115881681B (zh) 一种电子器件、封装结构及其制备方法
CN101385134B (zh) 具有导电油墨的倒装芯片模制无引线封装
KR102365004B1 (ko) 반도체 패키지 및 그 제조 방법

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant