CN101385134B - 具有导电油墨的倒装芯片模制无引线封装 - Google Patents

具有导电油墨的倒装芯片模制无引线封装 Download PDF

Info

Publication number
CN101385134B
CN101385134B CN2006800459980A CN200680045998A CN101385134B CN 101385134 B CN101385134 B CN 101385134B CN 2006800459980 A CN2006800459980 A CN 2006800459980A CN 200680045998 A CN200680045998 A CN 200680045998A CN 101385134 B CN101385134 B CN 101385134B
Authority
CN
China
Prior art keywords
conductive
lead
lead frame
wafer
semiconductor devices
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2006800459980A
Other languages
English (en)
Other versions
CN101385134A (zh
Inventor
崔丞镕
郑卿轩
玛丽亚·克里斯蒂娜·B·埃斯塔西奥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fairchild Semiconductor Corp
Original Assignee
Fairchild Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US11/364,014 external-priority patent/US7638861B2/en
Application filed by Fairchild Semiconductor Corp filed Critical Fairchild Semiconductor Corp
Publication of CN101385134A publication Critical patent/CN101385134A/zh
Application granted granted Critical
Publication of CN101385134B publication Critical patent/CN101385134B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49506—Lead-frames or other flat leads characterised by the die pad an insulative substrate being used as a diepad, e.g. ceramic, plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H01L2924/13034—Silicon Controlled Rectifier [SCR]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明提供一种具有用导电油墨印刷的电路径的倒装芯片模制无引线封装(MLP)。所述MLP包含上面放置有多条引线及一非导电带的带装引线框。所述电路径印刷在所述带上以将所述半导体装置的各特征连接到所述引线且由囊封层保护所述封装。在第二实施例中，所述MLP包含上面直接印刷有电路径的预模制引线框。本发明还提供一种制作根据每一实施例的半导体封装的方法。

Description

具有导电油墨的倒装芯片模制无引线封装
相关申请交叉参考案
本申请案主张在2006年2月28日提出申请的序列号为11/364,014的美国专利申请案、在2005年12月8日提出申请的序列号为60/748,435的美国临时专利申请案、在2006年1月5日提出申请的序列号为60/756,452的美国临时专利申请案的优先权。
技术领域
本发明涉及一种半导体装置，且更特定来说涉及一种用于保护半导体芯片并将所述半导体芯片与外部装置连接的半导体封装。
背景技术
在电子行业中通常将一个或一个以上半导体装置(例如集成晶片或芯片)囊封在半导体封装中。这些塑料封装保护芯片免遭环境危害，并提供一种用于以电及机械方式将芯片附装到指定装置的设备。这种半导体封装已包含金属引线框来支撑集成电路芯片，所述集成电路芯片接合到形成在其中央的芯片叶片区域。因而包含用于将集成电路芯片上的焊垫电连接到所述引线框的各单独引线的接合线。覆盖接合线、集成电路芯片及其它组件的硬塑料囊封材料形成所述封装的外部。
随着半导体芯片的集成密度增大，每一半导体芯片的焊垫的数目也增大。然而，随着对便携式半导体产品要求的提高，人们持续地要求半导体封装更小且更轻。此外，要求在封装制造中降低成本及提高可靠性。
根据这种小型化趋势，从半导体芯片向母板传输电信号并将半导体芯片支撑在所述母板上的半导体封装已被设计成具有很小的尺寸。这种半导体封装的实例称作MLP(模制无引线封装)型半导体封装。在制造半导体封装期间，需要进行电测试以确保半导体封装正确地起作用。此测试在已通过单片化将半导体封装从半导体封装矩阵分离之后进行。
常规地，在模制无引线封装(MLP)中，由接合线将半导体芯片的特征连接到引线框的引线，例如，参见颁予Lee等人的第6,475,827号美国专利。这种接合线通常由直径约为25μm的金或铝制成且非常脆。通常，接合线在导线的弯曲处具有较大的最小曲率半径以防止受损。因此，接合线决定MLP的尺寸，而MLP在没有接合线时可能具有更小的轮廓。此外，由于所述导线在来自模制树脂的应力作用下可能会折断，因此在对囊封层进行包覆模制时必须小心谨慎。模制应力也可能使接合线变形，从而潜在地导致短路。
一种用于避免打线接合的问题的方法是在半导体芯片顶部的特征上附加柱形凸点。然后将芯片倒装到包含将凸块与引线连接在一起的导体的引线框上。这种“倒装芯片”MLP的缺点是，必须根据应用在引线框上的半导体芯片对所述引线框进行特殊设计。特定来说，所述导体及引线必须考虑到芯片凸块的数目及图案。芯片设计的改动(例如特征密度变高)可要求使用新的引线框设计。此外，如果在同一条线上封装不同的半导体芯片，则必须仔细地使每一芯片的特定引线框与所述芯片相协调。
因此，需要一种用于制造一种可靠且成本更低的MLP、同时提供一种可用于多种半导体芯片设计的引线框的方法。
发明内容
本发明在其一个形式中包括一种具有以导电油墨印刷而成的电路径的倒装芯片模制无引线封装(MLP)。所述MLP包含其上设置有多条引线及一非导电带的带装引线框。所述电路径印刷在所述带上以将半导体装置的各特征连接到引线且由囊封层来保护所述封装。在第二实施例中，所述MLP包含其上直接印刷有电路径的预模制引线框。本发明还提供一种根据每一实施例制作半导体封装的方法。
更特定来说，本发明包含一种经封装半导体装置，其包括：具有多条导电引线的引线框；定位于所述引线框上的晶片，所述晶片具有多个柱形凸点；位于所述多个柱形凸点与所述多条引线之间的多条电路径，其中所述电路径包括导电油墨；及包覆模制的非导电聚合物。所述非导电聚合物是(例如)囊封模制化合物。在一种形式中，所述引线框包括预模制框架，其中引线嵌入在非导电聚合物中且电路径直接印刷在所述预模制引线框上。所述预模制引线框在组装期间可与多个额外引线框成一整体。在另一形式中，所述经封装半导体装置包括位于引线框上的非导电带，所述带包含靠近所述引线中的每一者的边缘。然后可将电路径印刷在所述非导电带上。在此实施例中，所述引线框提供在具有多个引线框的引线框带上。电路径中的每一者均将一个凸块连接到一条引线且电路径遵循不同的路线。
本发明进一步包含一种用于封装半导体装置的方法。所述方法包括如下步骤：提供具有多个导电引线之引线框及集成晶片，所述集成晶片在所述晶片的一侧上具有多个呈图案形式的导电柱形凸点；使用导电油墨在所述引线与多个终点之间印刷多条电路径，其中所述终点根据柱形凸点图案来布置；将晶片放置在引线框上以使所述柱形凸点中的每一者均与终点排成直线，以此经由电路径将柱形凸点连接到引线；及将晶片及引线框模制在非导电聚合物中。所述非导电聚合物是(例如)囊封模制化合物或环氧树脂。
在所述方法的一个形式中，将非导电带定位于引线框上并随后在所述带上印刷电路径。所述非导电带定位步骤可包括带冲压工艺，其中冲切模将非导电带从薄片移除并将所述非导电带粘附到引线框。或者，非导电带定位步骤包括激光切割工艺，其中将非导电薄片置于引线框上方，激光切割工具将非导电带从薄片中切割出，并移除所述薄片的其余部分。
在所述方法的另一形式中，以非导电聚合物预模制引线框并在所述预模制的引线框上印刷电路径。可使用一种模版印刷技术来印刷电路径。可以具有多个装置及引线框的阵列形式提供所述半导体装置及引线框；所述引线框连接成一整体。在此情形中，所述方法进一步包括将封装从阵列分离的步骤。可以一种堆叠配置形式提供所述柱形凸点以增大柱形凸点的高度。所述方法可包含如下进一步步骤：在晶片放置步骤之前对柱形凸点涂施粘合剂。
本发明的一个优点是，MLP不包含接合线。此外，可仅通过改变导电路径的印刷而将MLP用于新的晶片—不需要重新设计MLP且除了通过对模版编程或改变来重新配置印刷机之外，不需要改变制造设备。
附图说明
结合附图参照下文对本发明几个实施例的说明，将易于得知且更好地了解本发明的上述及其它特征和优点以及其达成方式，且会更好地了解本发明，附图中：
图1是根据本发明第一实施例的半导体封装的剖视图；
图2是图1的半导体封装的分解图；
图3A是图1的半导体封装的引线框及非导电带部分的平面图；
图3B是图1的半导体封装的引线框及非导电带部分的剖视图；
图4A是图3A的具有附加电路径的引线框及带的平面图；
图4B是图3B的具有附加电路径的引线框及带的剖视图；
图5A是图4A的具有附加晶片的引线框及带的平面图；
图5B是图4B的具有附加晶片的引线框及带的剖视图；
图6A-6C显示在用于对引线框应用非导电带的带冲压工艺中的各步骤；
图7A-7C显示在用于对引线框应用非导电带和带激光切割工艺中的各步骤；
图8是根据本发明第二实施例的半导体封装的剖视图；
图9是图8的半导体封装的分解图；
图10A是图8的半导体封装的引线框的平面图；
图10B是图8的半导体封装的引线框的剖视图；
图11A是图10A的具有附加电路径的引线框的平面图；
图11B是图10B的具有附加电路径的引线框的剖视图；
图12A是图11A的具有附加晶片的引线框的平面图；
图12B是图11B的具有附加晶片的引线框的剖视图。
在所述几个图式中，对应的参考符号均指示对应的部件。本文所述实例图解说明本发明的几个实施例但不应视为以任何方式限定本发明的范围。
具体实施方式
参照图1及2，其显示本发明的经封装半导体装置。模制无引线封装(MLP)100包含晶片102、具有非导电带106的引线框104及囊封材料108。晶片102为半导体装置，其具有多个为半导体装置上的特征提供电触点的导电柱形凸点110。柱形凸点110排列成半导体装置的设计的唯一图案，所述图案取决于集成电路特征的数目及位置。例如，柱形凸点110可通过一种类似于打线接合的方法形成于半导体芯片102的金属焊垫(未图示)上。所述金属焊垫电连接到形成于其下方的单元元件(未图示)。所述凸块及金属焊垫提供用于将芯片102连接到其它芯片的输入及输出端子。半导体芯片102的内部结构可有所变化，且相应地并不限定本发明的范围。例如，半导体芯片102可包含离散功率半导体装置(二极管、晶体管、闸流晶体管、IGBT)、线性装置、集成电路及存储器装置或各种类型的逻辑电路。
柱形凸点110的数目可取决于金属焊垫的数目，金属焊垫的数目可根据半导体芯片102的集成密度而不同。例如，当半导体芯片102的集成密度增大时，金属焊垫的数目会增大，且相应地，凸块110的数目可增大。凸块110可包含导电材料，例如铜或金。凸块110可具有任何形状，只要其从半导体芯片102的底面突出。在本实施例中，柱形凸点至少为5μm大小且可小于几百μm以实现稳定的倒装芯片接合。例如，凸块110中的每一者的直径可从10μm到200μm不等。
可如图中所示以单个配置形式或以堆叠配置形式提供柱形凸点110。使柱形凸点110相堆叠，其中两个或两个以上栓柱形成于单个金属焊垫上会增大倒装芯片102下面的空间，此可减轻芯片上的应力。
引线框104是以阵列形式提供的带装引线框，尽管图中仅显示用于单个MLP的引线框。本实施例的引线框104具有矩形形状，如图3A的平面图所示；然而，具有任何形状的引线框均被视为在本发明范围内。引线框104包含非导电背衬112、晶片支撑件114、引线支撑件116及多条引线118(显示于图3A中)。引线118为导电构件，其可用作连接到外部装置的端子。包含在引线框104上的引线118的数目可取决于晶片102的设计所需的数目，或者提供标准数目的引线118并仅利用晶片102所需数目的引线。以囊封材料108填充晶片支撑件114与引线支撑件116之间的沟渠，以使这些支撑件电隔离。
非导电带106覆盖晶片支撑件114及引线支撑件116的一部分。多个包括导电油墨的导电路径120将柱形凸点110中的每一者连接到引线118中的一者。路径120中的每一者均印刷在非导电带106上，并在柱形凸点110与路径120之间的界面处包含一扩大部分或终点122(最佳地显示于图4A中)，以此将半导体装置特征中的每一者与引线118相连接。
囊封材料108是模制于晶片102及引线框104上以保护MLP 100免受外界环境影响的非导电聚合物层。囊封材料108为(例如)环氧树脂或囊封模制化合物(EMC)。
通过如图3A及3B中所示将非导电带106定位于晶片支撑件114及引线支撑件116上以使带106边缘靠近或覆盖引线118中的每一者的一部分来组装MLP100。在一特定实施例中，带106粘附到引线框104。如图4A及4B所示，使用任何适当的印刷技术(例如模版印刷)将导电路径120及端点122印刷到带106及引线118上。将导电路径120及终点122印刷成使终点122中的每一者均与柱形凸点110中的每一者排成直线并使各导电路径120不相互交叉。
将晶片102放置在非导电带106上，以使柱形凸点110中的每一者均接触终点122，如图5A及5B所示。可在将晶片102放置在非导电带106上之前对柱形凸点110涂施粘合剂，以使晶片102保持在合适位置直到囊封层108包覆模制并固化为止。在一特定实施例中，通过将柱形凸点110浸蘸在粘合剂中来涂施所述粘合剂；然而必须小心谨慎以防止粘合剂接触晶片102的表面。具有堆叠式配置的柱形凸点110可通过增大晶片102的表面与柱形凸点110的尖端之间的空间来简化此工艺。
将非导电聚合物包覆模制到晶片102及引线框104上并使其固化以形成囊封层108，从而形成图1中所示的MLP 100。在模制囊封材料108之后，通过锯割或另一种适当的切割方法将MLP 100从阵列中移出，以此暴露出引线118。然后MLP 100继续进行典型的流水线末端处理，例如最终测试。
可通过例如冲压工艺等若干种方法对引线框104应用非导电带106。在带冲压工艺中，将一片非导电带106延伸在引线框阵列上方。使引线框104与多个冲切模124对准，所述多个冲模124在向下的运动中冲出带106的某些部分并使其接触引线框104，如图5A-5C中所示。带106下侧上的粘合剂将带106粘附到引线框104，从而形成图3A及3B中所示的引线框及带组合件。在又一实例中，使用激光切割工艺来应用带106。在此工艺中，对引线框阵列应用非导电带106的薄片并使用激光或其它工具来切割带106的某些部分，如在图7A及7B中针对单个引线框104所示。移除不想要的带，从而在引线框104上留下非导电带106，如在图7C中所示。
在图8及图9所示的第二实施例中，MLP包含预模制引线框。MLP 200包括晶片202、预模制引线框204及囊封材料208。类似于晶片102，晶片202是具有多个导电柱形凸点210的半导体装置，所述多个导电柱形凸点210为半导体装置上的特征提供电触点。
预模制引线框204的非导电背衬212及引线218(显示于图10A中)以例如环氧树脂或EMC等非导电聚合物模制而成，以形成可在上面印刷导电路径220的均匀表面。因此，此实施例不需要非导电带。类似于引线框104，以阵列形式提供预模制引线框204，尽管在图中仅显示用于单个MLP的引线框。本实施例的预模制引线框204具有矩形形状，如平面图图3A所示；然而，具有任何形状的引线框均被视为在本发明范围内。引线218为导电构件，其可用作连接到外部装置的端子。包含在预模制引线框204上的引线218的数目可取决于晶片202的设计所需的数目，或者提供标准数目的引线218并仅利用晶片202所需数目的引线。
多个包括导电油墨的导电路径220将柱形凸点210中的每一者连接到引线218中的一者。路径220中的每一者均印刷在预模制引线框204上并在柱形凸点210与路径220之间的界面处包含扩大部分或终点222(最佳地显示于图11A中)，以此将半导体装置特征中的每一者与引线218相连接。
囊封材料208是模制在晶片202及预模制引线框204上方以保护MLP 200免受外界环境影响的非导电聚合物层。囊封材料208为(例如)环氧树脂或EMC。
如图10A及10B中所示，通过模制预模制引线框204以暴露出引线218的顶面来组装MLP 200。如图11A及11B所示，使用任何适当的印刷技术(例如模版印刷)将导电路径220及终点222印刷到预模制引线框204及引线218上。将导电路径220与终点222印刷成使终点222中的每一者均与柱形凸点210中的一者排成直线并使各导电路径220不相互交叉。
将晶片202放置在预模制引线框204上，以使柱形凸点210中的每一者均接触终点222，如图12A及12B所示。可在将晶片202放置在预模制引线框204上之前对柱形凸点210涂施粘合剂，以使晶片202保持在合适位置直到囊封层208包覆模制并固化为止。将非导电聚合物包覆模制到晶片202及预模制引线框204上并使其固化以形成囊封层208，从而形成图8中所示的MLP 200。在模制囊封材料208之后，通过锯割或另一种适当的切割方法将MLP 200从阵列中移出，以此暴露出引线218。然后MLP 200继续进行典型的流水线末端处理，例如最终测试。
应注意，为清晰起见，在图式中夸大了层及区域的厚度。
虽然上文参照较佳实施例描述了本发明，但所属技术领域的技术人员应了解，可对其做出各种改动且可用等效物来替代其要素以适合于特定情况，此并不背离本发明的范围。因此，本文并不打算将本发明限定于所揭示的作为为实施本发明所设想的最佳模式的特定实施例，而是打算使本发明包含权利要求书的范围及精神内的所有实施例。
参考编号列表
100    模制无引线封装(MLP)
102    晶片
104    引线框
106    非导电带
108    囊封材料
110    柱形凸点
112    背衬
114    晶片支撑件
116    引线支撑件
118    多条引线
120    导电路径
122    终点
124    冲切模
200    第二实施例的模制引线封装(MLP)
202    晶片
204    引线框
208    囊封材料
210    柱形凸点
212    背衬
218    多条引线
220    导电路径
222    终点

Claims (21)

1.一种封装半导体装置的方法，其包括如下步骤：
a)提供具有晶片支撑件和多条导电引线的引线框及集成晶片，所述集成晶片在所述晶片的一侧上具有多个呈一图案的导电柱形凸点；
b)将非导电带定位在所述引线框的所述晶片支撑件上，所述非导电带具有与所述引线中的每一者的一部分相交迭的边缘，其中所述非导电带的下表面与所述晶片支撑件的上表面以及所述多条引线的至少一个引线的上表面相接触；
c)使用导电油墨在所述引线与多个终点之间印刷多条电路径，其中根据所述柱形凸点的图案布置所述终点；及
d)将所述晶片放置在所述引线框上以使所述柱形凸点中的每一者均与终点排成直线，借此经由所述电路径将所述柱形凸点连接到所述引线。
2.如权利要求1所述的封装方法，其进一步包括如下步骤：将所述晶片及所述引线框模制在非导电聚合物中。
3.如权利要求2所述的封装方法，其中所述非导电聚合物为囊封模制化合物。
4.如权利要求1所述的封装方法，所述非导电带定位步骤包括带冲压工艺，其中冲切模将所述非导电带从薄片上移除并将所述非导电带粘附到所述引线框。
5.如权利要求1所述的封装方法，所述非导电带定位步骤包括激光切割工艺，其中将非导电薄片放置于所述引线框上方，激光切割工具从所述薄片上切割所述非导电带，并移除所述薄片的其余部分。
6.如权利要求1所述的封装方法，用非导电聚合物预模制所述引线框。
7.如权利要求1所述的封装方法，所述印刷所述电路径的步骤包括模版印刷技术。
8.如权利要求1所述的封装方法，其中以阵列形式提供多个半导体装置及多个引线框，在所述阵列中所述引线框连接成一体。
9.如权利要求8所述的封装方法，其进一步包括将所述封装与所述阵列分离的步骤。
10.如权利要求1所述的封装方法，所述柱形凸点呈堆叠式配置。
11.如权利要求1所述的封装方法，其进一步包括在所述晶片设置步骤之前对所述柱形凸点涂施粘合剂的步骤。
12.一种经封装半导体装置，其包括：
引线框，其具有晶片支撑件和多个导电引线；
其中所述晶片支撑件的上表面与所述多个导电引线的上表面处于同一平面中；
非导电带，其定位于所述引线框的所述晶片支撑件上，且具有与所述引线中的每一者的一部分相交迭的边缘；
其中所述非导电带的下表面与所述晶片支撑件的上表面以及所述多个引线的至少一个引线的上表面相接触；
定位在所述非导电带上的晶片，所述晶片具有多个柱形凸点；及
位于所述多个柱形凸点与所述多条引线之间的多条电路径，其中所述电路径包括导电油墨。
13.如权利要求12所述的经封装半导体装置，其进一步包括包覆模制的非导电聚合物。
14.如权利要求13所述的经封装半导体装置，其中所述非导电聚合物为囊封模制化合物。
15.如权利要求12所述的经封装半导体装置，其中所述电路径印刷在所述非导电带上。
16.如权利要求15所述的经封装半导体装置，其中所述引线框提供在具有多个引线框的引线框带上。
17.如权利要求12所述的经封装半导体装置，其中每一电路径均将一个柱形凸点连接到一条引线，且其中所述电路径遵循不同的路线。
18.如权利要求12所述的经封装半导体装置，其中所述引线框是平面的。
19.如权利要求12所述的经封装半导体装置，其中所述多条电路径并不相对于垂直于所述晶片支撑件的上表面的任何平面对称。
20.一种经封装半导体装置，其包括：
平面引线框，其嵌入在非导电聚合物中，所述平面引线框具有多条导电引线但没有晶片支撑件；
其中所述非导电聚合物的上表面与所述多个引线的上表面处于同一平面中；
定位在所述非导电聚合物上的晶片，所述晶片具有多个柱形凸点；
位于所述多个柱形凸点与所述多条引线之间的多条电路径，其中所述电路径包括导电油墨；及
封装所述晶片的包覆模制的非导电聚合物。
21.如权利要求20所述的经封装半导体装置，其中所述多条电路径并不相对于垂直于所述引线框的上表面的任何平面对称。
CN2006800459980A 2005-12-08 2006-12-08 具有导电油墨的倒装芯片模制无引线封装 Expired - Fee Related CN101385134B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US74843505P 2005-12-08 2005-12-08
US60/748,435 2005-12-08
US11/364,014 US7638861B2 (en) 2005-12-08 2006-02-28 Flip chip MLP with conductive ink
US11/364,014 2006-02-28
PCT/US2006/061799 WO2007067982A2 (en) 2005-12-08 2006-12-08 Flip chip mlp with conductive ink

Publications (2)

Publication Number Publication Date
CN101385134A CN101385134A (zh) 2009-03-11
CN101385134B true CN101385134B (zh) 2011-04-06

Family

ID=38123652

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006800459980A Expired - Fee Related CN101385134B (zh) 2005-12-08 2006-12-08 具有导电油墨的倒装芯片模制无引线封装

Country Status (3)

Country Link
KR (2) KR101363463B1 (zh)
CN (1) CN101385134B (zh)
WO (1) WO2007067982A2 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT201700055987A1 (it) * 2017-05-23 2018-11-23 St Microelectronics Srl Procedimento per fabbricare dispositivi a semiconduttore e corrispondente prodotto

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5644164A (en) * 1995-07-07 1997-07-01 Samsung Aerospace Industries, Ltd. Semiconductor device which dissipates heat
US6169329B1 (en) * 1996-04-02 2001-01-02 Micron Technology, Inc. Semiconductor devices having interconnections using standardized bonding locations and methods of designing
US6229200B1 (en) * 1998-06-10 2001-05-08 Asat Limited Saw-singulated leadless plastic chip carrier
US6424024B1 (en) * 2001-01-23 2002-07-23 Siliconware Precision Industries Co., Ltd. Leadframe of quad flat non-leaded package
US6492737B1 (en) * 2000-08-31 2002-12-10 Hitachi, Ltd. Electronic device and a method of manufacturing the same
US6630372B2 (en) * 1997-02-14 2003-10-07 Micron Technology, Inc. Method for routing die interconnections using intermediate connection elements secured to the die face
US6661084B1 (en) * 2000-05-16 2003-12-09 Sandia Corporation Single level microelectronic device package with an integral window

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5172213A (en) * 1991-05-23 1992-12-15 At&T Bell Laboratories Molded circuit package having heat dissipating post
US5747874A (en) * 1994-09-20 1998-05-05 Fujitsu Limited Semiconductor device, base member for semiconductor device and semiconductor device unit
KR0181615B1 (ko) 1995-01-30 1999-04-15 모리시다 요이치 반도체 장치의 실장체, 그 실장방법 및 실장용 밀봉재
US6387732B1 (en) * 1999-06-18 2002-05-14 Micron Technology, Inc. Methods of attaching a semiconductor chip to a leadframe with a footprint of about the same size as the chip and packages formed thereby
US6453547B1 (en) * 1999-11-10 2002-09-24 Micron Technology, Inc. Coupling spaced bond pads to a contact
TWI317991B (en) 2003-12-19 2009-12-01 Advanced Semiconductor Eng Semiconductor package with flip chip on leadframe

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5644164A (en) * 1995-07-07 1997-07-01 Samsung Aerospace Industries, Ltd. Semiconductor device which dissipates heat
US6169329B1 (en) * 1996-04-02 2001-01-02 Micron Technology, Inc. Semiconductor devices having interconnections using standardized bonding locations and methods of designing
US6630372B2 (en) * 1997-02-14 2003-10-07 Micron Technology, Inc. Method for routing die interconnections using intermediate connection elements secured to the die face
US6229200B1 (en) * 1998-06-10 2001-05-08 Asat Limited Saw-singulated leadless plastic chip carrier
US6661084B1 (en) * 2000-05-16 2003-12-09 Sandia Corporation Single level microelectronic device package with an integral window
US6492737B1 (en) * 2000-08-31 2002-12-10 Hitachi, Ltd. Electronic device and a method of manufacturing the same
US6424024B1 (en) * 2001-01-23 2002-07-23 Siliconware Precision Industries Co., Ltd. Leadframe of quad flat non-leaded package

Also Published As

Publication number Publication date
KR101363463B1 (ko) 2014-02-14
KR20080075142A (ko) 2008-08-14
KR101135828B1 (ko) 2012-04-16
KR20110137405A (ko) 2011-12-22
WO2007067982A2 (en) 2007-06-14
WO2007067982A3 (en) 2008-07-24
CN101385134A (zh) 2009-03-11

Similar Documents

Publication Publication Date Title
US9147627B2 (en) Flip chip MLP with conductive ink
CN101512762B (zh) 用于半导体电路小片的三维封装的可堆叠封装
JP3155741B2 (ja) Ｃｓｐのｂｇａ構造を備えた半導体パッケージ
US20090127682A1 (en) Chip package structure and method of fabricating the same
EP3664127A2 (en) Semiconductor package having a laser-activatable mold compound
US4012766A (en) Semiconductor package and method of manufacture thereof
EP1096566A2 (en) Electronic part and method of assembling the same
US20090278243A1 (en) Stacked type chip package structure and method for fabricating the same
CN1937194A (zh) 制作叠层小片封装的方法
US10861828B2 (en) Molded semiconductor package having a package-in-package structure and methods of manufacturing thereof
KR100391094B1 (ko) 듀얼 다이 패키지와 그 제조 방법
US10373930B2 (en) Package structure and the method to fabricate thereof
US20150084171A1 (en) No-lead semiconductor package and method of manufacturing the same
CN101385134B (zh) 具有导电油墨的倒装芯片模制无引线封装
KR100831481B1 (ko) 반도체 장치와 그것을 이용한 반도체 패키지 및 회로 장치
US11444012B2 (en) Packaged electronic device with split die pad in robust package substrate
JP4165952B2 (ja) 半導体装置
US20240203801A1 (en) Test pad on device lead for test contactor
US8211748B2 (en) Systems and methods for low profile die package
JP4207671B2 (ja) 半導体パッケージの製造方法
KR100705248B1 (ko) 반도체 패키지 및 그 제조방법
KR20220126603A (ko) 스택 패키지 및 제조 방법
US20160225702A1 (en) Semiconductor device and manufacturing method thereof
JP2004071900A (ja) 回路装置
JP2010283158A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP02 Change in the address of a patent holder
CP02 Change in the address of a patent holder

Address after: Arizona, USA

Patentee after: FAIRCHILD SEMICONDUCTOR Corp.

Address before: Maine

Patentee before: FAIRCHILD SEMICONDUCTOR Corp.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110406

Termination date: 20211208