CN208477512U - 一种应用于可逆逻辑电路4位串行加法器的电路 - Google Patents
一种应用于可逆逻辑电路4位串行加法器的电路 Download PDFInfo
- Publication number
- CN208477512U CN208477512U CN201821198893.5U CN201821198893U CN208477512U CN 208477512 U CN208477512 U CN 208477512U CN 201821198893 U CN201821198893 U CN 201821198893U CN 208477512 U CN208477512 U CN 208477512U
- Authority
- CN
- China
- Prior art keywords
- port
- hng
- gate
- gate circuit
- door
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Logic Circuits (AREA)
Abstract
本实用新型涉及一种应用于可逆逻辑电路4位串行加法器的电路，包括4个HNG门电路；每个HNG门电路包括4个输入端口和4个输出端口，4个输入端口为：A端口、B端口、C端口、D端口，4个输出端口为：S端口、R端口、Q端口以及P端口；第一HNG门电路的S端口与第二HNG门电路的C端口相连，第二HNG门电路的S端口与第三HNG门电路的C端口相连，第三HNG门电路的S端口与第四HNG门电路的C端口相连。本实用新型与采用互补CMOS电路实现的HNG门电路相比，存在使用MOS数量少，面积小，传播延时少，性能好。
Description
技术领域
本实用新型涉及逻辑电路领域，特别是涉及一种应用于可逆逻辑电路4位串行加法器的电路。
背景技术
有科学家提出：经典电路存在不可逆操作时，信息丢失将会导致能量损耗。另外，科学家还发现当计算过程采用可逆操作时，会存在不损耗能量。为避免经典电路不可逆性操作造成电路能耗损耗，很多学者开展将不可逆操作改成可逆操作研究。可逆逻辑设计需遵守：(1)可逆逻辑电路输入端与输出端个数一致。(3)可逆逻辑电路输入与输出是一一映射关系。当给定一个输入后，得到唯一输出与之对应；反之，给定一个输出，也能得到唯一输入与之相对应。国外期刊已刊载了用二进制以及BCD冗余码表示的十进制加法器的可逆逻辑实现，在电路实现上，2002年VosAD和Desoete利用晶体管构造实现了可逆电路，首次将它们运用于工业实现；2014年K.Prudhvi Raj提出了数字电路晶体管级的实现，采用互补CMOS电路来实现HNG门电路实现，HNG门可用式(1)描述其功能：
HNG门的输入端与输出端个数一致，且输入与输出是一一映射关系，当给定一个输入后，得到唯一输出与之对应，其映射关系如式(2)所示：
F(0,1,2,3,4,5,6,7,8,9,a,b,c,d,e,f,)＝(0,1,2,3,6,7,5,4,a,b,9,8,d,c,f,e)
对于HNG门，输出R实现一位全加器的和，如果输入端D为0，则输出S实现一位全加器的进位。然后由HNG门串联组成4位串行加法器，实现可逆逻辑门数量少，因此可设计仅4个常量输入，有8个垃圾位输出。
现有技术中，采用互补CMOS电路来实现HNG门电路，存在使用MOS数量多，面积大，HNG门电路的传播延时大，性能差。
发明内容
有鉴于此，本实用新型的目的是提供一种应用于可逆逻辑电路4位串行加法器的电路，用传输门实现HNG门电路,并用HNG门电路实现4位串行加法器，实现减少面积、降低功耗和提高性能。
本实用新型采用以下方案实现：一种应用于可逆逻辑电路4位串行加法器的电路，包括4个HNG门电路；每个HNG门电路均包括A端口、B端口、C端口、D端口、S端口、R端口、Q端口以及P端口；第一HNG门电路的S端口与第二HNG门电路的C端口相连，第二HNG门电路的S端口与第三HNG门电路的C端口相连，第三HNG门电路的S端口与第四HNG门电路的C端口相连。
进一步地，所述每个HNG门电路包括1个PMOS管和1个NMOS管组成的常开传输门、2个三端口的两输入与门、2个三端口的两输入异或门、2个二输入端的异或门以及3个反相器；第一与门的A端与第一三输入端的异或门的A端相连，作为HNG门电路的A端口；第一与门的B端与第一三输入端的异或门的B端相连，作为HNG门电路的B端口；所述第一与门的A端与第一三输入端的异或门的A端均与第一反相器的输入端相连，所述第一与门的端与第一三输入端的异或门的端均与第一反相器的输出端相连；所述第一反相器的输出端还与第二反相器的输入端相连，所述第二反相器的输出端作为HNG门电路的P端口；所述第一与门的B端与第一三输入端的异或门的B端还分别接传输门的一端，传输门的另一端作为HNG门电路的Q端口；第一与门的F端与第一二输入端的异或门的A端相连；第一三输入端的异或门的F端与第二与门的A端、第二三输入端的异或门的A端、第三反相器的输入端相连；第二与门的B端与第二三输入端的异或门的B端相连，作为HNG门电路的C端口；所述第二与门的端与第二三输入端的异或门的端均与第三反相器的输出端相连；第一与门的F端与第一二输入端的异或门的B端相连；第一三输入端的异或门的F端作为HNG门电路的R端口；第一二输入端的异或门的F端与第二二输入端的异或门的A端相连，第二二输入端的异或门的B端作为HNG门电路的D端口，第二二输入端的异或门的F端作为HNG门电路的S端口。
相较于现有技术，本本实用新型采用互补CMOS电路来实现HNG门电路相比，存在使用MOS数量少，面积小，传播延时少，性能好；电路由其组成的4位串行加法器，可逆逻辑门数量少，仅有4个常量输入(其中两个为低4位加法器进位假设分别为0或1)，有8个垃圾位输出。
附图说明
图1为本实用新型中应用于可逆逻辑电路4位串行加法器的电路示意图。
图2为本实用新型中HNG门电路原理图。
图3为本实用新型中与门的原理图和符号。
图4为本实用新型中三输入端的异或门的原理图和符号。
图5为本实用新型中二输入端的异或门的原理图和符号。
具体实施方式
下面结合附图及实施例对本实用新型做进一步说明。
如图1所示，本实施例提供一种应用于可逆逻辑电路4位串行加法器的电路，包括4个HNG门电路；每个HNG门电路均包括A端口、B端口、C端口、D端口、S端口、R端口、Q端口以及P端口；第一HNG门电路的S端口与第二HNG门电路的C端口相连，第二HNG门电路的S端口与第三HNG门电路的C端口相连，第三HNG门电路的S端口与第四HNG门电路的C端口相连。图1中，当HNG作为1位全加器时，R为A、B、C三位的和，当D＝0时，S为A、B、C三位的进位输出。当需要4位串行加法器的可逆电路时，可由4个HNG门进行连接，其中最左边的HNG的C端接最高位的进位输出Co3，最右端的HNG的C端接最低位进位输入Cin。求出的和S1～S3和Co3分别为4位串行加法器的和与进位输出。
在本实施例中，如图2所示，所述每个HNG门电路包括1个PMOS管和1个NMOS管组成的常开传输门、2个三端口的两输入与门、2个三端口的两输入异或门、2个二输入端的异或门以及3个反相器；第一与门的A端与第一三输入端的异或门的A端相连，作为HNG门电路的A端口；第一与门的B端与第一三输入端的异或门的B端相连，作为HNG门电路的B端口；所述第一与门的A端与第一三输入端的异或门的A端均与第一反相器的输入端相连，所述第一与门的端与第一三输入端的异或门的端均与第一反相器的输出端相连；所述第一反相器的输出端还与第二反相器的输入端相连，所述第二反相器的输出端作为HNG门电路的P端口；所述第一与门的B端与第一三输入端的异或门的B端还分别接传输门的一端，传输门的另一端作为HNG门电路的Q端口；第一与门的F端与第一二输入端的异或门的A端相连；第一三输入端的异或门的F端与第二与门的A端、第二三输入端的异或门的A端、第三反相器的输入端相连；第二与门的B端与第二三输入端的异或门的B端相连，作为HNG门电路的C端口；所述第二与门的端与第二三输入端的异或门的端均与第三反相器的输出端相连；第一与门的F端与第一二输入端的异或门的B端相连；第一三输入端的异或门的F端作为HNG门电路的R端口；第一二输入端的异或门的F端与第二二输入端的异或门的A端相连，第二二输入端的异或门的B端作为HNG门电路的D端口，第二二输入端的异或门的F端作为HNG门电路的S端口。
在本实施例中，在实现HNG门可逆电路实现中，需要用到与门和异或门电路，从减少面积、降低功耗和提高性能考虑，采用传输门和传输管实现带原变量和反变量输入的与门电路仅需3个管子，减少管子数目，降低电容和提高充放电速度，与门的原理图和逻辑符号如图3所示，当A＝1时，传输门导通，传输管截止，输出F等于B；当A＝0时，传输门截止，传输管导通，输出F等于0，实现与逻辑功能为F＝AB。
在本实施例中，同样从减少面积、降低功耗和提高性能考虑，用传输门和反相电路实现带原变量和反变量输入的异或门电路仅需4个管子，三输入端的异或门的原理图和逻辑符号如图4所示，当A＝0时，传输门导通，反相电路截止，输出F等于B；当A＝1时，反相器工作,传输门截止，输出等于B’,实现异或逻辑功能为
在本实施例中，用与门、异或门和反相器等逻辑实现,在电路设计方面，AB与门和异或门可共用输入A反相输出可节省管子。由于输出端不能连接其它， 输出经两个反相器连接到Q端，同时利用第一个反相器输出作为与门和异或门可节省管子。
在本实施例中，在实现HNG门可逆电路实现中，需要用到异或门电路，从减少面积、降低功耗和提高性能考虑，实现异或门电路仅需4个管子，减少管子数目，降低电容和提高充放电速度，二输入端的异或门的原理图和逻辑符号如图5所示，当A＝0，B＝0时，M1与M2导通，M3与M4截止，输出F＝0；当A＝0，B＝1时，M1与M4导通，M2与M3截止，输出F＝1；当A＝1，B＝0时，M2与M3导通，M1与M4截止，输出F＝1，当A＝1，B＝1时，M3与M4导通，M1与M2截止，输出F＝0，实现异或逻辑功能为
以上所述仅为本实用新型的较佳实施例，凡依本实用新型申请专利范围所做的均等变化与修饰，皆应属本实用新型的涵盖范围。
Claims (2)
1.一种应用于可逆逻辑电路4位串行加法器的电路，其特征在于：包括4个HNG门电路；每个HNG门电路均包括A端口、B端口、C端口、D端口、S端口、R端口、Q端口以及P端口；第一HNG门电路的S端口与第二HNG门电路的C端口相连，第二HNG门电路的S端口与第三HNG门电路的C端口相连，第三HNG门电路的S端口与第四HNG门电路的C端口相连。
2.根据权利要求1所述的一种应用于可逆逻辑电路4位串行加法器的电路，其特征在于：所述每个HNG门电路包括1个PMOS管和1个NMOS管组成的常开传输门、2个三端口的两输入与门、2个三端口的两输入异或门、2个二输入端的异或门以及3个反相器；第一与门的A端与第一三输入端的异或门的A端相连，作为HNG门电路的A端口；第一与门的B端与第一三输入端的异或门的B端相连，作为HNG门电路的B端口；所述第一与门的A端与第一三输入端的异或门的A端均与第一反相器的输入端相连，所述第一与门的端与第一三输入端的异或门的端均与第一反相器的输出端相连；所述第一反相器的输出端还与第二反相器的输入端相连，所述第二反相器的输出端作为HNG门电路的P端口；所述第一与门的B端与第一三输入端的异或门的B端还分别接传输门的一端，传输门的另一端作为为HNG门电路的Q端口；第一与门的F端与第一二输入端的异或门的A端相连；第一三输入端的异或门的F端与第二与门的A端、第二三输入端的异或门的A端、第三反相器的输入端相连；第二与门的B端与第二三输入端的异或门的B端相连，作为HNG门电路的C端口；所述第二与门的端与第二三输入端的异或门的端均与第三反相器的输出端相连；第一与门的F端与第一二输入端的异或门的B端相连；第一三输入端的异或门的F端作为HNG门电路的R端口；第一二输入端的异或门的F端与第二二输入端的异或门的A端相连，第二二输入端的异或门的B端作为HNG门电路的D端口，第二二输入端的异或门的F端作为HNG门电路的S端口。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201821198893.5U CN208477512U (zh) | 2018-07-27 | 2018-07-27 | 一种应用于可逆逻辑电路4位串行加法器的电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201821198893.5U CN208477512U (zh) | 2018-07-27 | 2018-07-27 | 一种应用于可逆逻辑电路4位串行加法器的电路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN208477512U true CN208477512U (zh) | 2019-02-05 |
Family
ID=65207998
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201821198893.5U Expired - Fee Related CN208477512U (zh) | 2018-07-27 | 2018-07-27 | 一种应用于可逆逻辑电路4位串行加法器的电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN208477512U (zh) |
-
2018
- 2018-07-27 CN CN201821198893.5U patent/CN208477512U/zh not_active Expired - Fee Related
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101997539B (zh) | 一种可编程逻辑电路 | |
| Shahangian et al. | Design of a multi-digit binary-to-ternary converter based on CNTFETs | |
| CN204615806U (zh) | 一种基于反相逻辑的三模冗余表决电路 | |
| CN101834595A (zh) | 一种单功率时钟钟控传输门三值绝热电路及t运算电路 | |
| CN103905032A (zh) | 一种碳纳米场效应晶体管编码器 | |
| CN102262604A (zh) | 一种并发访问方法、系统及接口装置 | |
| CN103078645A (zh) | 一种宏单元、二进制码到温度计码的译码方法及译码电路 | |
| Wang et al. | A review on the design of ternary logic circuits | |
| CN104102470A (zh) | 可配置可扩展的流水线乘累加器 | |
| CN208477512U (zh) | 一种应用于可逆逻辑电路4位串行加法器的电路 | |
| CN102291120A (zh) | 一种三值绝热d触发器及四位三值绝热同步可逆计数器 | |
| Wairya et al. | Ultra low voltage high speed 1-bit CMOS adder | |
| Balasubramanian et al. | High speed gate level synchronous full adder designs | |
| CN104579352B (zh) | 基于fpga的温度计码到二进制码的编码转换装置和方法 | |
| CN103176766B (zh) | 基于增强型lut5结构的二进制加减法器 | |
| CN103559161B (zh) | 一种用于fpga配置的总线多宽度转换电路 | |
| CN103346780A (zh) | Mos管与单电子晶体管混合结构的可复用逻辑门 | |
| CN205883718U (zh) | 一种mipi应用高速电路板 | |
| CN209497452U (zh) | 一种应用于可逆逻辑电路的sayem可逆逻辑门电路 | |
| CN101783670A (zh) | 一种可重构动态逻辑门电路 | |
| CN208479595U (zh) | 一种应用于可逆逻辑电路的dpg门电路 | |
| CN208190631U (zh) | 一种应用于可逆逻辑电路的Fediken门电路 | |
| CN208299779U (zh) | 一种应用于可逆逻辑电路的tr门电路 | |
| CN208298160U (zh) | 一种应用于可逆逻辑电路的4位进位旁路加法器电路 | |
| CN209497451U (zh) | 一种应用于可逆逻辑电路的zcg可逆逻辑门电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20190205 Termination date: 20210727 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |