CN208401825U - 一种数字模拟转换电路、存储装置 - Google Patents
一种数字模拟转换电路、存储装置 Download PDFInfo
- Publication number
- CN208401825U CN208401825U CN201821242495.9U CN201821242495U CN208401825U CN 208401825 U CN208401825 U CN 208401825U CN 201821242495 U CN201821242495 U CN 201821242495U CN 208401825 U CN208401825 U CN 208401825U
- Authority
- CN
- China
- Prior art keywords
- voltage
- semiconductor device
- programmable semiconductor
- circuit
- programmed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000006243 chemical reaction Methods 0.000 title claims abstract description 73
- 239000004065 semiconductor Substances 0.000 claims abstract description 104
- 238000007667 floating Methods 0.000 claims abstract description 52
- 239000000758 substrate Substances 0.000 claims description 16
- 230000001276 controlling effect Effects 0.000 claims description 8
- 239000004020 conductor Substances 0.000 claims description 4
- 230000001105 regulatory effect Effects 0.000 claims description 3
- 238000005265 energy consumption Methods 0.000 abstract description 5
- 230000004044 response Effects 0.000 abstract description 2
- 238000000034 method Methods 0.000 description 9
- 230000006870 function Effects 0.000 description 7
- 230000005611 electricity Effects 0.000 description 6
- 230000009471 action Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000004088 simulation Methods 0.000 description 4
- 230000033228 biological regulation Effects 0.000 description 3
- 238000001914 filtration Methods 0.000 description 3
- 239000008186 active pharmaceutical agent Substances 0.000 description 2
- 229910002056 binary alloy Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 230000005641 tunneling Effects 0.000 description 2
- 230000002776 aggregation Effects 0.000 description 1
- 238000004220 aggregation Methods 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Landscapes
- Non-Volatile Memory (AREA)
Abstract
本实用新型提供了一种数字模拟转换电路、存储装置，主要用于信号处理系统，包括：多个数字信号输入端、多个阈值电压可调的可编程半导体器件、偏置电压输入端以及模拟信号输出端；多个可编程半导体器件的栅极与多个数字信号输入端一一对应连接，漏极均连接至偏置电压输入端，源极均连接至模拟信号输出端，可编程半导体器件可采用浮栅晶体管实现。其中，通过控制浮栅晶体管中的浮栅电子数量，调节浮栅晶体管的阈值电压，实现数字模拟转换功能。本实用新型电路结构简单、元器件数量少、电路面积小，并且因为可编程半导体器件的响应速度快、功耗低，所以整个数字模拟转换电路的时延较小、功耗较低。
Description
技术领域
本实用新型涉及集成电路领域，尤其涉及一种数字模拟转换电路、存储装置。
背景技术
数模转换(Digital-to-AnalogConverter,DAC)电路是信号处理系统中非常重要的组成部分，用于将离散数字信号转换为连续模拟信号，是模拟电子电路中不可缺少的一个电路模块。数模转换电路的实现方式多种多样，比如权电阻网络DAC、倒T形电阻网络DAC和单值电流型网络DAC等，传统的数模转换电路主要由数字寄存器、模拟开关、位权网络、求和运算放大器和基准源等组成，结构较复杂、元器件数量多、电路面积大、时延较长、功耗较高。随着科技的不断发展，对集成电路的性能也提出了更高的要求，如何设计出结构简单、面积小、速度快、功耗低的数模转换电路成为人们不断追求的目标。
现有技术提供一种将数字输入信号转换为模拟输出电压的DAC，其包括二进制开关、加权网路以及输出放大器，加权网络和二进制开关根据基准电压产生一个与码字成比例的电压，加权机制可以是电压、电流或电荷加权，输出放大器把产生的电压放大到需要的电平，向负载提供一个源电流或漏电流。该DAC采用加权网络和二进制开关配合产生一个与码字成比例的电压，所需的电路元件数量多。
实用新型内容
有鉴于此，本实用新型提供一种数字模拟转换电路，解决现有技术中存在的元器件数量多的问题。
为达到上述目的，本实用新型采用如下技术方案：
一种数字模拟转换电路，包括：多个数字信号输入端、多个阈值电压可调的可编程半导体器件、偏置电压输入端以及模拟信号输出端；
多个可编程半导体器件的栅极与多个数字信号输入端一一对应连接，漏极均连接至偏置电压输入端，源极均连接至模拟信号输出端。
一实施例中，数字模拟转换电路还包括：
编程电路，连接多个可编程半导体器件的源极、栅极和/或衬底，用于调控浮栅晶体管的阈值电压。
一实施例中，编程电路包括：电压产生电路和电压控制电路，电压产生电路用于产生编程电压或者擦除电压，电压控制电路用于将编程电压加载至待编程的可编程半导体器件的源极，或者，将擦除电压加载至待编程的可编程半导体器件的栅极或衬底，以调控待编程的可编程半导体器件的阈值电压。
一实施例中，数字模拟转换电路还包括：
控制器，连接编程电路，用于控制编程电路工作，以控制投入工作的可编程半导体器件的数量以及各可编程半导体器件的阈值电压。
一实施例中，控制器包括：行列译码器，用于选通待编程的可编程半导体器件。
一实施例中，可编程半导体器件采用浮栅晶体管，通过调节浮栅晶体管的浮栅中的电子数量，实现阈值电压调节。
本实用新型还提供一种存储装置，包括上述数字模拟转换电路。
本实用新型提供了一种数字模拟转换电路，通过调节多个可编程半导体器件的阈值电压，然后输入数字信号，实现数字模拟转换。
工作原理：按照一定规则调节各可编程半导体器件的阈值电压VTH；电路工作时，数字信号的各数字位分别经数字信号输入端施加至对应可编程半导体器件的栅极，使可编程半导体器件的栅极得到一电压信号，当电压信号施加在可编程半导体器件的栅极上时，源极和漏极之间在固定偏置电压的作用下可以流过电流，该电流受到可编程半导体器件的阈值电压影响。当电压信号施加在可编程半导体器件的栅极上时，源极和漏极之间在固定偏置电压的作用下可以流过电流。该电流的受到可编程半导体器件的阈值电压影响。当可编程半导体器件工作在亚阈值区间，电流可以表示为：其中Is0是亚阈值二极管饱和电流，VGS为栅源电压，VTH为阈值电压，VDS为漏源电压，q/kT(q是电子电荷，k是玻尔兹曼常数，T开氏温度)是电荷基本单位，n是亚阈值斜率系数。当可编程半导体器件工作在反型(饱和)状态下，其电流可以表示为：K为工艺参数，W为可编程半导体器件的宽度，L为可编程半导体器件的长度，VGS为栅源电压，VTH为阈值电压。可知，通过控制各个可编程半导体器件的阈值电压VTH不同，可使不同数字位对应的可编程半导体器件的输出电流不同，多个可编程半导体器件对应的源极电流总和通过模拟信号输出端输出，实现数字模拟转换功能，本实用新型利用可编程半导体器件阈值电压可调的特性，进而按一定规则调整源极输出电流，实现数字模拟转换功能，减少了元器件数量。
另外，因为多个可编程半导体器件可以集成在存储装置(如快闪存储器或电可擦可编程只读存储器)中，有效增加了集成度，减少了电路面积。而且，可编程半导体器件的响应速度快、功耗低，所以利用可编程半导体器件实现的数字模拟转换电路的时延较小、功耗较低。
数字模拟转换电路中，通过控制器和编程电路配合，调节投入工作的可编程半导体器件的数量以及各可编程半导体器件的阈值电压，可以动态调节数字模拟转换电路分辨率。
另外，数字模拟转换电路处于空闲状态时，多个可编程半导体器件可以用作快闪存储器或电可擦可编程只读存储器，实现电器元件的复用，提高元件利用效率，节省集成电路的硬件成本。
本实用新型提供的存储装置，通过设置上述数字模拟转换电路，有效实现电器元件的复用，并且再存储功能基础上，增加了数字模拟转换的功能，应用更加广泛。
为让本实用新型的上述和其他目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附图式，作详细说明如下。
附图说明
为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本实用新型一实施例中一种数字模拟转换电路的电路图；
图2为本实用新型实施例中数字模拟转换电路中可编程半导体器件的结构示意图；
图3为本实用新型另一实施例中一种数字模拟转换电路的电路图。
图4为本实用新型实施例中一种数字模拟转换电路的控制方法的流程图。
具体实施方式
下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
数字模拟转换电路是数字信号和模拟信号之间的接口，用于将数字信号转换为模拟信号，现有技术中的数字模拟转换电路主要由数字寄存器、模拟开关、位权网络、求和运算放大器和基准源等组成，元器件数量较多。本实用新型实施例提供一种数字模拟转换电路，解决现有技术中存在的上述问题。
图1为本实用新型实施例中一种数字模拟转换电路的电路图。如图1所示，数字模拟转换电路，包括：多个数字信号输入端D1～DM、多个阈值电压可调的可编程半导体器件F1～FM、偏置电压输入端Vb以及模拟信号输出端A0；多个可编程半导体器件F1～FM的栅极与多个数字信号输入端D1～DM一一对应连接，漏极均连接至偏置电压输入端Vb，源极均连接至模拟信号输出端A0。
该数字模拟转换电路工作时，首先按照一定规则调节各可编程半导体器件的阈值电压VTH；多个数字信号输入端D1～DM分别接收数字输入信号的各个数字位，并将各个数字位对应加载至各个可编程半导体器件F1～FM的栅极，使得可编程半导体器件的栅极得到一电压信号，当电压信号施加在可编程半导体器件的栅极上时，源极和漏极之间在固定偏置电压的作用下可以流过电流。该电流的受到可编程半导体器件的阈值电压影响。当可编程半导体器件工作在亚阈值区间，电流可以表示为：其中Is0是亚阈值二极管饱和电流，VGS为栅源电压，VTH为阈值电压，VDS为漏源电压，q/kT(q是电子电荷，k是玻尔兹曼常数，T开氏温度)是电荷基本单位，n是亚阈值斜率系数。当可编程半导体器件工作在反型(饱和)状态下，其电流可以表示为：K为工艺参数，W为可编程半导体器件的宽度，L为可编程半导体器件的长度，VGS为栅源电压，VTH为阈值电压，通过上式可知，通过控制各个可编程半导体器件的阈值电压不同，使不同数字位对应的可编程半导体器件的输出电流不同，多个可编程半导体器件对应的源极电流总和通过模拟信号输出端输出，实现数字模拟转换功能。
其中，数字输入信号包括但不限于二进制码、格雷码、BCD码、温度计码，
接下来，以二进制为例具体说明转换电路的工作方式，首先将M位的二进制数字输入信号的各个数字位b1～bM输入至M个数字信号输入端D1～DM，进而加载至M个可编程半导体器件中各个可编程半导体器件的栅极，将一个预设偏置电压输入至偏置电压输入端Vb，进而加载至各个可编程半导体器件的漏极，使漏极与源极之间形成一电压差；模拟信号输出端A0的预设源极输出电流为Ib。通过调控各个可编程半导体器件的阈值电压，使得在相同栅压下，各个可编程半导体器件的源极输出电流分别为1/2Ib,1/4Ib,…,1/2MIb，则对应某个可编程半导体器件Fx，当其栅极连接的数字位bx为二进制数字信号“1”时，该可编程半导体器件导通，在源极输出一个1/2xIb的电流，反之当其栅极连接的数字位bx为二进制数字信号“0”时，该可编程半导体器件断开，不提供漏极电流。根据基尔霍夫定律，模拟输出信号端A0的模拟输出信号为所有二进制数字信号为“1”的数字位对应的可编程半导体器件的源极模拟输出信号的总和，从而实现数字输入信号到模拟输出信号的转换。
本实用新型利用集成的多个可编程半导体器件实现了数字模拟转换功能，减少了元器件数量，另外，因为多个可编程半导体器件可以集成在快闪存储器中实现，有效增加了集成度，减少了电路面积。另外，可编程半导体器件的响应速度快、功耗低，所以利用可编程半导体器件实现的数字模拟转换电路的时延较小、功耗较低。
在一个可选的实施例中，上述可编程半导体器件可以采用浮栅晶体管，浮栅晶体管的结构如图2所示，浮栅晶体管包括衬底B、绝缘层O、栅极G、源极S、漏极D以及浮栅F，浮栅F设置于栅极G与绝缘层O之间，绝缘层O设置于浮栅F与衬底B之间。
以N型浮栅晶体管为例说明浮栅晶体管的工作原理，当浮栅晶体管的栅极施加一正电压时，栅极和衬底之间的电场会吸引衬底中的电子聚集在漏极与源极之间靠近栅极的衬底表面，当聚集的电子达到一定浓度时，形成电流沟道，在漏-源电压差的作用下，电子从源极流到漏极，而浮栅中的电子会削弱栅极和衬底之间的电场，阻碍电流沟道的形成，只有增加施加至栅极的电压，才能抵消掉浮栅电子的产生的阻碍作用，栅极中的电子越多，阻碍电流沟道形成的能力越强，浮栅晶体管的阈值电压越高，栅极中的电子越少，阻碍电流沟道形成的能力越弱，浮栅晶体管的阈值电压越低，以此实现阈值电压的调节。
当然，浮栅晶体管仅是本实用新型实施例中可编程半导体器件的一种举例，可以理解的是，本实用新型实施例中可编程半导体器件还可以采用其它阈值电压可调的晶体管实现，比如电可擦可编程只读存储器、磁存储器等。
图3为本实用新型另一实施例中一种数字模拟转换电路的电路图，该数字模拟转换电路在包括图1所示实施例中全部内容的基础上，还可以包括：编程电路10，连接多个可编程半导体器件的源极、栅极和/或衬底，用于调节可编程半导体器件的阈值电压。
在一个优选的实施例中，编程电路可以包括：电压产生电路和电压控制电路，电压产生电路用于产生编程电压或者擦除电压，电压控制电路用于将编程电压加载至待编程的可编程半导体器件的源极，或者，将擦除电压加载至待编程的可编程半导体器件的栅极或衬底，以调控可编程半导体器件的阈值电压。
其中，以可编程半导体器件采用浮栅晶体管为例，说明编程电路的实现原理：编程电路可以实现为，将编程电压加载至待编程的浮栅晶体管的源极，以增加该浮栅晶体管的浮栅中的电子数量，或利用热电子注入效应，向浮栅晶体管的源极施加高电压，将沟道电子加速到高速，从而使一定数量电子越过势垒注入到浮栅中，进而增加浮栅中电子数量，增加浮栅晶体管的阈值电压；或者，将擦除电压加载至待编程的浮栅晶体管的栅极或衬底，以减少该浮栅晶体管的浮栅中的电子数量，或利用隧穿效应，向浮栅晶体管的栅极或衬底施加高电压，将浮栅中的电子从浮栅中吸引出来，从而减少浮栅中电子数量，减少浮栅晶体管的阈值电压。
在一个可选的实施例中，该数字模拟转换电路还可以包括：偏置电压产生电路，用于产生预设的偏置电压，输入至偏置电压输入端，可以理解的是，该数字模拟转换装置还可以不设置偏置电压产生电路，通过复用编程电路中的电压产生电路，控制该电压产生电路产生预设的偏置电压，输入至偏置电压输入端。
在一个可选的实施例中，该数字模拟转换电路还可以包括：控制器20，通过控制器控制编程电路工作，调节投入工作的可编程半导体器件的数量以及各可编程半导体器件的阈值电压，动态调节数字模拟转换电路分辨率。
当数字模拟转换电路处于空闲状态时，多个可编程半导体器件可以用作快闪存储器或电可擦可编程只读存储器，实现电器元件的复用，提高元件利用效率，节省集成电路的硬件成本。
在一个优选的实施例中，控制器包括：行列译码器，用于选通待编程的可编程半导体器件。
可选地，本实用新型各实施例中的数字模拟转换电路还可以包括：编码模块，连接在数字信号输入端之前，用于将待转换的数字信号编码至预设数字码格式，用于后续转换。
可选地，本实用新型各实施例中的数字模拟转换电路还可以包括：时钟模块，连接编程电路以及编码模块，用于为与其连接的各模块提供时钟信号。
可选地，本实用新型各实施例中的数字模拟转换电路还可以包括：电荷泵，连接编程电路，用于提供加载至可编程半导体器件的高电压，以调可编程半导体器件的阈值电压。
可选地，本实用新型各实施例中的数字模拟转换电路还可以包括：模拟低通滤波器，连接在模拟信号输出端之后，用于对模拟输出信号进行低通滤波，用于滤除模拟输出信号中的高频噪声，提高信号质量。
以上仅是举例说明本实用新型实施例提供的数字模拟转换电路中各模块的具体结构，在具体实施时，上述各模块的具体结构不限于本实用新型实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，在此不作限定。
本申请实施例还提供了一种数字模拟转换电路的控制方法，可以用于控制上述实施例所描述的数字模拟转换电路，如下面的实施例所述。由于控制方法解决问题的原理与上述电路相似，因此控制方法的实施可以参见上述电路的实施，重复之处不再赘述。
数字模拟转换电路的控制方法如图4所示，该控制方法用于上述数字模拟转换电路中，包括：
步骤S310：基于数字输入信号的位数和数字模拟转换精度要求，利用控制器控制投入工作的可编程半导体器件的数量。
步骤S320：利用控制器控制编程电路工作，以控制各可编程半导体器件的阈值电压。
步骤S330：将数字输入信号的各个数字位分别对应加载至多个数字信号输入端，将预设偏置电压加载至偏置电压输入端。
步骤S340：通过模拟信号输出端输出转换得到的模拟信号。
其中，编程电路可以包括：电压产生电路和电压控制电路。编程电路的工作原理为：将编程电压加载至待编程的可编程半导体器件的源极，以增加该可编程半导体器件，或利用热电子注入效应，向可编程半导体器件的源极施加高电压，将沟道电子加速到高速，进而增加可编程半导体器件的阈值电压；或者，将擦除电压加载至待编程的可编程半导体器件的栅极或衬底，或利用隧穿效应，向可编程半导体器件的栅极或衬底施加高电压，从而减少可编程半导体器件的阈值电压。
在一个可选的实施例中，所述利用控制器控制投入工作的可编程半导体器件的数量，包括：
利用控制器的行列译码器选通待编程的可编程半导体器件，控制投入工作的可编程半导体器件的数量。
其中，通过行列译码器选通待编程的可编程半导体器件，利用编程模块对待编程的可编程半导体器件进行编程，然后再选通下一个待编程的可编程半导体器件，利用编程模块进行编程，如此反复，使得需要投入工作的可编程半导体器件的阈值电压调节至目标值。
其中，基于数字输入信号的位数和数字模拟转换精度要求，控制工作的可编程半导体器件的数量以及各可编程半导体器件的阈值电压，实现数字模拟转换电路分辨率的动态调节。
本实用新型实施例还提供一种存储装置，包括上述实施例中的数字模拟转换电路。其中，数字模拟转换电路包括多个数字信号输入端、多个可编程半导体器件(如浮栅晶体管)、偏置电压输入端以及模拟信号输出端；其中，当多个浮栅晶体管处于运算模式中时，通过调节浮栅中电子数量，调节浮栅晶体管的阈值电压，用于实现数字模拟转换，处于编程模式时，多个浮栅晶体管用于存储数据。
可选地，存储装置还可以包括模式控制器，用于控制数字模拟转换电路的工作模式，包括运算模式和存储模式。
可选地，存储装置为快闪存储器或电可擦可编程只读存储器，包括但不限于此。
本实用新型实施例还提供一种芯片，包括上述数字模拟转换电路。
上述各实施例中，浮栅晶体管可为SONOS型浮栅晶体管(floating-gatetransistor)、分裂式浮栅晶体管(Split-gate floating-gate transistor)或电荷式浮栅晶体管(Charge-trapping floating-gate transistor)，包括但不限于此，所有能够通过调节阈值电压的可编程半导体器件均属于本实用新型实施例的保护范围。
本实用新型实施例提供的数字模拟转换电路可以用于手机、平板电脑、汽车导航等中处理数字信号，对于该数字模拟转换电路的其它必不可少的组成部分均为本领域的普通技术人员应该理解具有的，在此不做赘述，也不应作为对本实用新型的限制。
本实用新型实施例利用可编程半导体器件阈值电压可调的特性，进而按一定规则调整源极输出电流，实现数字模拟转换功能，大大减少了元器件数量。
另外，因为多个可编程半导体器件可以集成在存储装置(如快闪存储器或电可擦可编程只读存储器)中，有效增加了集成度，减少了电路面积。而且，可编程半导体器件的响应速度快、功耗低，所以利用可编程半导体器件实现的数字模拟转换电路的时延较小、功耗较低。
数字模拟转换电路中，通过控制器和编程电路配合，调节投入工作的可编程半导体器件的数量以及各可编程半导体器件中的浮栅电子数量，可以动态调节数字模拟转换电路分辨率。
另外，数字模拟转换电路处于空闲状态时，多个可编程半导体器件可以用作快闪存储器或电可擦可编程只读存储器，实现电器元件的复用，提高元件利用效率，节省集成电路的硬件成本。
需要注意的是，上述图中所示内容，仅是为了方便说明本实用新型的实施例，但本实用新型并不以此为限，数字模拟转换电路亦可包括其它元件。
本说明书中的各个实施例采用递进的方式描述，各个实施例之间相同相似的部分相互参见即可。
本实用新型中应用了具体实施例对本实用新型的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本实用新型的方法及其核心思想；同时，对于本领域的一般技术人员，依据本实用新型的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本实用新型的限制。
Claims (7)
1.一种数字模拟转换电路，其特征在于，包括：多个数字信号输入端、多个阈值电压可调的可编程半导体器件、偏置电压输入端以及模拟信号输出端；
所述多个可编程半导体器件的栅极与所述多个数字信号输入端一一对应连接，漏极均连接至所述偏置电压输入端，源极均连接至所述模拟信号输出端。
2.根据权利要求1所述数字模拟转换电路，其特征在于，还包括：
编程电路，连接多个可编程半导体器件的源极、栅极和/或衬底，用于调控浮栅晶体管的阈值电压。
3.根据权利要求2所述数字模拟转换电路，其特征在于，所述编程电路包括：电压产生电路和电压控制电路，所述电压产生电路用于产生编程电压或者擦除电压，所述电压控制电路用于将所述编程电压加载至待编程的可编程半导体器件的源极，或者，将擦除电压加载至待编程的可编程半导体器件的栅极或衬底，以调控待编程的可编程半导体器件的阈值电压。
4.根据权利要求3所述数字模拟转换电路，其特征在于，还包括：
控制器，连接所述编程电路，用于控制所述编程电路工作，以控制投入工作的可编程半导体器件的数量以及各可编程半导体器件的阈值电压。
5.根据权利要求4所述数字模拟转换电路，其特征在于，所述控制器包括：行列译码器，用于选通待编程的可编程半导体器件。
6.根据权利要求1至5中任一项所述数字模拟转换电路，其特征在于，所述可编程半导体器件采用浮栅晶体管，通过调节所述浮栅晶体管的浮栅中的电子数量，实现阈值电压调节。
7.一种存储装置，其特征在于，包括如权利要求1至6任一项所述的数字模拟转换电路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201821242495.9U CN208401825U (zh) | 2018-08-02 | 2018-08-02 | 一种数字模拟转换电路、存储装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201821242495.9U CN208401825U (zh) | 2018-08-02 | 2018-08-02 | 一种数字模拟转换电路、存储装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN208401825U true CN208401825U (zh) | 2019-01-18 |
Family
ID=65129559
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201821242495.9U Active CN208401825U (zh) | 2018-08-02 | 2018-08-02 | 一种数字模拟转换电路、存储装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN208401825U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108777581A (zh) * | 2018-08-02 | 2018-11-09 | 北京知存科技有限公司 | 一种数字模拟转换电路、控制方法、存储装置 |
-
2018
- 2018-08-02 CN CN201821242495.9U patent/CN208401825U/zh active Active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108777581A (zh) * | 2018-08-02 | 2018-11-09 | 北京知存科技有限公司 | 一种数字模拟转换电路、控制方法、存储装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108763163A (zh) | 模拟向量-矩阵乘法运算电路 | |
| CN108777155A (zh) | 闪存芯片 | |
| Diorio et al. | A floating-gate MOS learning array with locally computed weight updates | |
| CN104601163B (zh) | 体偏置控制电路 | |
| CN208547942U (zh) | 模拟向量-矩阵乘法运算电路 | |
| CN108008180B (zh) | 一种开关电源的电流采样电路 | |
| Peng et al. | An analog programmable multidimensional radial basis function based classifier | |
| CN103149962A (zh) | 极低静态电流的低压降稳压器 | |
| CN104270152B (zh) | 用于电荷耦合流水线模数转换器的pvt不敏感共模电荷控制装置 | |
| CN108777581A (zh) | 一种数字模拟转换电路、控制方法、存储装置 | |
| CN208401825U (zh) | 一种数字模拟转换电路、存储装置 | |
| CN107066006B (zh) | 一种新型带隙基准电路结构 | |
| CN101510769B (zh) | 体电位调制器和c类反向器 | |
| US20190243440A1 (en) | Reliable digital low dropout voltage regulator | |
| CN208507187U (zh) | 闪存芯片 | |
| CN108055014A (zh) | 差动运算放大器以及带隙参考电压产生电路 | |
| CN203825522U (zh) | 具有温度补偿功能的基准电压产生电路 | |
| JP5599983B2 (ja) | 半導体装置 | |
| CN208188718U (zh) | 基于共源共栅电压翻转跟随器结构的快速响应ldo电路 | |
| CN104852740B (zh) | 基于自适应参考电压的sigma-delta ADC | |
| CN107066024A (zh) | 一种低功耗高精度非带隙基准电压源 | |
| CN207515919U (zh) | 一种温度检测电路 | |
| CN209388306U (zh) | 抗工艺偏差的模拟向量-矩阵乘法运算电路 | |
| JPS6070822A (ja) | 半導体集積回路 | |
| JP5649793B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address |
Address after: Room 213-175, 2nd Floor, Building 1, No. 180 Kecheng Street, Qiaosi Street, Linping District, Hangzhou City, Zhejiang Province, 311100 Patentee after: Hangzhou Zhicun Computing Technology Co.,Ltd. Country or region after: China Address before: 1416, shining building, No. 35, Xueyuan Road, Haidian District, Beijing 100083 Patentee before: BEIJING WITINMEM TECHNOLOGY Co.,Ltd. Country or region before: China |
|
| CP03 | Change of name, title or address |