CN108777155A - 闪存芯片 - Google Patents
闪存芯片 Download PDFInfo
- Publication number
- CN108777155A CN108777155A CN201810872152.9A CN201810872152A CN108777155A CN 108777155 A CN108777155 A CN 108777155A CN 201810872152 A CN201810872152 A CN 201810872152A CN 108777155 A CN108777155 A CN 108777155A
- Authority
- CN
- China
- Prior art keywords
- module
- semiconductor device
- programmable semiconductor
- flash
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 153
- 238000004364 calculation method Methods 0.000 claims abstract description 14
- 230000003828 downregulation Effects 0.000 claims abstract description 4
- 238000004088 simulation Methods 0.000 claims description 30
- 238000007667 floating Methods 0.000 claims description 28
- 238000000034 method Methods 0.000 claims description 26
- 238000006243 chemical reaction Methods 0.000 claims description 25
- 239000011159 matrix material Substances 0.000 claims description 16
- 239000000758 substrate Substances 0.000 claims description 14
- 230000008569 process Effects 0.000 claims description 12
- 238000000151 deposition Methods 0.000 claims description 7
- 230000032258 transport Effects 0.000 claims description 7
- 238000005516 engineering process Methods 0.000 abstract description 8
- 238000010586 diagram Methods 0.000 description 8
- 230000006870 function Effects 0.000 description 8
- 230000001276 controlling effect Effects 0.000 description 6
- 238000013500 data storage Methods 0.000 description 6
- 230000033228 biological regulation Effects 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 238000003860 storage Methods 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- 230000005611 electricity Effects 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000005265 energy consumption Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 235000015429 Mirabilis expansa Nutrition 0.000 description 1
- 244000294411 Mirabilis expansa Species 0.000 description 1
- 230000002776 aggregation Effects 0.000 description 1
- 238000004220 aggregation Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 229910002056 binary alloy Inorganic materials 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 235000013536 miso Nutrition 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Read Only Memory (AREA)
Abstract
本发明提供一种闪存芯片，涉及闪存技术领域，可以在闪存芯片中直接进行计算和数据存储，从而分担了处理器的工作，进而提高了整体计算体系结构的性能。闪存芯片包括：闪存阵列模块，由多个阈值电压可调的可编程半导体器件组成，用于在计算模式下对接收的模拟数据进行计算，在编程模式下进行数据编程；模式控制器，用于根据待处理数据控制闪存阵列模块的工作模式；编程电路模块，用于在模式控制器的控制下调控可编程半导体器件的阈值电压；计算控制模块，用于在模式控制器的控制下控制闪存阵列模块进行计算。
Description
技术领域
本发明涉及闪存技术领域，尤其涉及一种闪存芯片。
背景技术
在经典冯诺依曼计算体系结构中，存储器与处理器是分离的，两者之间通过数据总线进行连接。执行命令时，处理器先从存储器中读取数据，处理完之后，再把更新后的数据写回存储器当中，因为数据集中在处理器中进行处理，导致数据的处理速度受限于处理器的性能，进而降低了计算体系的性能，尤其随着大数据应用的兴起，海量数据的传输与处理使得对处理器性能的要求越来越高。
发明内容
本发明实施例提供一种闪存芯片，在实现数据存储的基础上，可以直接进行数据计算，从而分担了处理器的工作，提高数据的处理速度，进而提高了计算体系的性能。
为了实现上述功能，本发明采用如下技术方案：
一种闪存芯片，包括：
闪存阵列模块，由多个阈值电压可调的可编程半导体器件组成，用于在计算模式下对接收的模拟数据进行计算，在编程模式下进行数据编程；
模式控制器，用于根据待处理数据控制闪存阵列模块的工作模式，工作模式包括：计算模式以及编程模式。
一实施例中，闪存芯片还包括：
编程电路模块，连接模式控制器，并连接闪存阵列模块中每一个可编程半导体器件的源极、栅极和/或衬底，用于在模式控制器的控制下调控可编程半导体器件的阈值电压；
计算控制模块，连接模式控制器以及闪存阵列模块，用于在模式控制器的控制下控制闪存阵列模块进行计算。
一实施例中，闪存芯片还包括：
行列译码模块，连接闪存阵列模块和编程电路模块，用于对闪存阵列模块进行行列译码。
一实施例中，闪存芯片还包括：
输入寄存器模块，连接模式控制器，用于寄存输入接口接收的待处理数据；
数模转换器模块，连接在输入寄存器模块和闪存阵列模块之间，用于将寄存的待处理数据转换为模拟数据，传输至闪存阵列模块；
模拟处理模块，连接闪存阵列模块，用于对闪存阵列模块的计算结果进行预设处理；
模数转换器模块，连接模拟处理模块，用于将模拟处理模块的处理结果转换为数字数据；
输出寄存器模块，连接模数转换器模块，用于寄存数字数据并通过输出接口进行输出。
一实施例中，闪存芯片还包括：
读出放大器模块，连接闪存阵列模块和输出寄存器模块，用于对闪存阵列模块进行数据读取，并输至输出寄存器模块。
一实施例中，闪存阵列模块包括：模拟向量-矩阵乘法运算电路。
一实施例中，模拟向量-矩阵乘法运算电路包括：可编程半导体器件阵列，每一行的所有可编程半导体器件的栅极均连接至同一第一端，多行可编程半导体器件对应连接多个第一端，每一列的所有可编程半导体器件的漏极均连接至同一第二端，多列可编程半导体器件对应连接多个第二端，每一列的所有可编程半导体器件的源极均连接至同一个第三端，多列可编程半导体器件对应连接多个第三端，其中，每个可编程半导体器件的阈值电压均可调节；
第一端为模拟电压输入端，第二端为偏置电压输入端，第三端为模拟电流输出端，
或者，第一端为模拟电压输入端，第二端为模拟电流输出端，第三端为偏置电压输入端，
或者，第一端为偏置电压输入端，第二端为模拟电流输出端，第三端为模拟电压输入端。
一实施例中，模拟向量-矩阵乘法运算电路还包括：转换装置，连接在多个模拟电压输入端之前，用于将多个模拟电流输入信号分别转换为模拟电压输入信号，输至对应的模拟电压输入端。
一实施例中，编程电路模块包括：电压产生电路和电压控制电路，电压产生电路用于产生编程电压或者擦除电压，电压控制电路用于将编程电压加载至选定的可编程半导体器件的源极，或者，将擦除电压加载至选定的可编程半导体器件的栅极或衬底，以调控可编程半导体器件的阈值电压。
一实施例中，可编程半导体器件采用浮栅晶体管。
本发明提供的闪存芯片，通过模式控制器根据需求控制闪存阵列模块的工作模式，当闪存阵列模块工作于计算模式时，对接收的模拟数据进行计算，在工作于编程模式时进行数据编程，即数据存储，进而实现了可以在闪存芯片中直接进行计算和数据存储，不需要在存储器与处理器之间来回传输数据，提高处理性能，分担了处理器的工作，进而提高了整体计算体系结构的性能。
在编程模式下，通过编程电路模块和行列译码模块配合对闪存阵列模块中的各可编程半导体器件进行编程，动态调节各可编程半导体器件的阈值电压，相当于每个可编程半导体器件中存储一个可变的模拟权重数据，闪存阵列模块中的多个可编程半导体器件形成模拟数据阵列，且阵列中的每个数据均可自由调节；在计算模式下，通过数模转换电路将待处理数据转换为模拟数据，配合行列译码模块输入至闪存阵列模块的对应可编程半导体器件中，根据可编程半导体器件特性，每个可编程半导体器件的输出电流等于输入模拟数据乘以模拟权重数据，根据基尔霍夫定律，多个可编程半导体器件的输出电流等于每个可编程半导体器件输出电流的和值，进而直接在闪存阵列模块中实现各种计算，另外，处于空闲状态的可编程半导体器件可以用作闪存进行数据存储，实现存算一体。
并且，当没有计算任务时，闪存芯片可以用作普通的存储器，实现电器元件的复用，提高元件利用效率，节省集成电路的硬件成本。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例一种闪存芯片的结构框图；
图2为本发明实施例中一种数模转换器模块的电路示意图；
图3A为本发明实施例中一种模拟向量-矩阵乘法运算电路的示意图；
图3B为本发明实施例中另一种模拟向量-矩阵乘法运算电路的示意图；
图4为本发明实施例中一种闪存芯片的控制方法的流程图；
图5为采用本发明实施例的闪存芯片的一种终端的结构示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明实施例中使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本发明。在本发明实施例和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。
图1为本发明实施例一种闪存芯片的结构框图。如图1所示，该闪存芯片，包括：
闪存阵列模块3，由多个阈值电压可调的可编程半导体器件组成，用于在计算模式下对接收的模拟数据进行计算(如加法运算、乘法运算、矩阵乘法运算等)，在编程模式下进行数据编程；
模式控制器7，用于根据待处理数据控制闪存阵列模块3的工作模式，工作模式包括：计算模式以及编程模式。
其中，可编程半导体器件的阈值电压可调，即每个可编程半导体器件的跨导可调，相当于每个可编程半导体器件中存储一个可变的模拟权重数据，闪存阵列模块中的多个可编程半导体器件形成模拟数据阵列，且阵列中的每个数据均可自由调节，根据可编程半导体器件特性，每个可编程半导体器件的输出电流等于输入模拟数据乘以模拟权重数据，根据基尔霍夫定律，多个可编程半导体器件的输出电流等于每个可编程半导体器件输出电流的和值，进而直接在闪存阵列模块中实现各种计算。
本实施例提供的闪存芯片，通过模式控制器根据需求控制闪存阵列模块的工作模式，当闪存阵列模块工作于计算模式时，对接收的模拟数据进行计算，在工作于编程模式时进行数据编程，即数据存储，进而实现了可以在闪存芯片中直接进行计算和数据存储，不需要在存储器与处理器之间来回传输数据，提高处理性能，分担了处理器的工作，进而提高了整体计算体系结构的性能。
在一个可选的实施例中，该闪存芯片还可以包括：输入接口IN和输出接口OUT，输入接口IN用于与外部元件连接，例如与外部微处理器连接，接收微处理器发送的数据，输出接口OUT用于与外部元件连接，例如与外部微处理器连接。
在一个可选的实施例中，该闪存芯片还可以包括：编程电路模块9，连接模式控制器7，并连接闪存阵列模块3中每一个可编程半导体器件的源极、栅极和/或衬底，用于在模式控制器7的控制下调控可编程半导体器件的阈值电压。
在一个优选的实施例中，编程电路模块包括：电压产生电路和电压控制电路，所述电压产生电路用于产生编程电压或者擦除电压，所述电压控制电路用于将所述编程电压加载至选定的可编程半导体器件的源极，或者，将擦除电压加载至选定的可编程半导体器件的栅极或衬底，以调控可编程半导体器件的阈值电压。
具体地，编程电路模块利用热电子注入效应，根据可编程半导体器件的阈值电压需求数据，向可编程半导体器件的源极施加高电压，将沟道电子加速到高速，从而增加可编程半导体器件的阈值电压。
并且，编程电路模块利用隧穿效应，根据可编程半导体器件阈值电压需求数据，向可编程半导体器件的栅极或衬底施加高电压，将电子从可编程半导体器件中吸引出来，以减少可编程半导体器件的阈值电压。
在一个可选的实施例中，该闪存芯片还可以包括：计算控制模块8，连接模式控制器7以及闪存阵列模块3，用于在模式控制器7的控制下控制闪存阵列模块3进行计算。
在一个可选的实施例中，该闪存芯片还可以包括：行列译码模块10，连接闪存阵列模块3和编程电路模块9，用于对闪存阵列模块3进行行列译码。
其中，行列译码器模块10用于在计算模式或编程模式下，选通需要的可编程半导体器件，以对可编程半导体器件施加模拟数据或编程/擦除电压。
其中，可通过预先设置闪存阵列模块中的每个可编程半导体器件的阈值电压，相当于各可编程半导体器件分别存储了一个可变的模拟权重数据，通过对各可编程半导体器件的连接关系控制，实现不同计算功能，例如，根据可编程半导体器件特性，每个可编程半导体器件的输出电流等于模拟输入(如输入模拟电压)乘以模拟权重数据(权重可理解为跨导，因为可编程半导体器件的阈值电压可控，所以相当于跨导可控)，实现乘法运算，若将不同可编程半导体器件的源极电流输出端连接形成电流输出端(相当于闪存阵列模块的源线)，根据基尔霍夫定律，则电流输出端输出的电流等于每个可编程半导体器件输出电流之和，实现了加法运算，通过调整电路结构，还可以实现减法运算、除法运算。
通过控制编程电路模块并配合行列译码器模块可以动态设置闪存阵列模块中的每个可编程半导体器件的阈值电压，实现了计算功能的动态可控，当需要某种运算时，对电路进行编程，然后执行计算功能，若不需要该种计算时，则可将用于该种计算的可编程半导体器件转用到其他计算中去，或者用于数据存储，实现功能上的灵活调节，使得可编程半导体器件的复用性更好，有效利用了资源。
在一个可选的实施例中，该闪存芯片还可以包括：
输入寄存器模块1，连接数模转换器模块2，用于寄存待处理数据；
数模转换器模块2，连接闪存阵列模块3，用于将输入寄存器模块1寄存的数据转换为模拟数据，输至闪存阵列模块3；
模拟处理模块4，连接模数转换器模块5，用于对闪存阵列模块3的计算结果进行预设处理；
模数转换器模块5，连接输出寄存器模块6，用于将模拟处理模块4的处理结果转换为数字数据，输至输出寄存器模块6；
输出寄存器模块6，连接输出接口OUT，用于寄存数字数据并进行输出。
可选地，上述数模转换器模块可采用如图2所示的电路结构，该数模转换器模块包括：多个数字信号输入端D1～DM、多个阈值电压可调的可编程半导体器件F1～FM、偏置电压输入端Vb以及模拟信号输出端A0；多个可编程半导体器件F1～FM的栅极与多个数字信号输入端D1～DM一一对应连接，漏极均连接至偏置电压输入端Vb，源极均连接至模拟信号输出端A0。
该数模转换器模块工作时，首先按照一定规则调节各可编程半导体器件的的阈值电压VTH；多个数字信号输入端D1～DM分别接收数字输入信号的各个数字位，并将各个数字位对应加载至各个可编程半导体器件F1～FM的栅极，使得可编程半导体器件的栅极得到一电压信号，当施加在栅极上的电压信号大于阈值电压VTH时，在栅极电压的感应下，漏极与源极之间形成反型层(与衬底带电类型相反的载流子层)，通过对可编程半导体器件的漏极施加一偏置电压使漏极与源极之间形成电压差，在电压差与反型层的作用下，漏极与源极之间导通，在源极输出一电流，电流K为工艺参数，W 为可编程半导体器件的宽度，L为可编程半导体器件的长度，VGS为栅源电压， VTH为阈值电压，通过上式可知，通过控制各个可编程半导体器件的阈值电压不同，使不同数字位对应的可编程半导体器件的输出电流不同，多个可编程半导体器件对应的源极电流总和通过模拟信号输出端输出，实现数字模拟转换功能。
其中，通过利用集成的多个可编程半导体器件实现了数字模拟转换功能，减少了元器件数量。
其中，数字输入信号包括但不限于二进制码、格雷码、BCD码、温度计码，
接下来以二进制为例具体说明转换电路的工作方式，首先将M位的二进制数字输入信号的各个数字位b1～bM输入至M个数字信号输入端D1～DM，进而加载至M个可编程半导体器件中各个可编程半导体器件的栅极，将一个预设偏置电压输入至偏置电压输入端Vb，进而加载至各个可编程半导体器件的漏极，使漏极与源极之间形成一电压差；模拟信号输出端A0的预设源极输出电流为Ib。通过调控各个可编程半导体器件的阈值电压，使得在相同栅压下，各个可编程半导体器件的源极输出电流分别为1/2Ib，1/4Ib，...，1/2M Ib，则对应某个可编程半导体器件Fx，当其栅极连接的数字位bx为二进制数字信号“1”时，该可编程半导体器件导通，在源极输出一个1/2x Ib的电流，反之当其栅极连接的数字位bx为二进制数字信号“0”时，该可编程半导体器件断开，不提供漏极电流。根据基尔霍夫定律，模拟输出信号端A0的模拟输出信号为所有二进制数字信号为“1”的数字位对应的可编程半导体器件的源极模拟输出信号的总和，从而实现数字输入信号到模拟输出信号的转换。
其中，利用集成的多个可编程半导体器件实现了数字模拟转换功能，减少了元器件数量，另外，因为多个可编程半导体器件可以集成在闪存中实现，有效增加了集成度，减少了电路面积。另外，可编程半导体器件的响应速度快、功耗低，所以利用可编程半导体器件实现的数字模拟转换电路的时延较小、功耗较低。
在一个可选的实施例中，上述可编程半导体器件可以采用浮栅晶体管。
值得说明的是，图2所示电路仅是本发明实施例中数模转换器模块的一种举例，并非对本发明实施例的限制，可以理解的是，本发明实施例中的数模转换器模块也可采用现有技术中常用的数模转换器的电路结构实现。
在一个可选的实施例中，该闪存芯片还可以包括：
读出放大器模块11，连接闪存阵列模块3和输出寄存器模块6，用于对闪存阵列模块进行数据读取，并输至输出寄存器模块。
其中，在设置了闪存阵列模块中各可编程半导体器件的阈值电压之后，可以通过读出放大器模块将闪存阵列模块中的数据读出，用于与预设值进行比较，若未达到预设值，则重复进行编程步骤，直至编程准确为止。
在一个可选的实施例中，闪存阵列模块可以包括：模拟向量-矩阵乘法运算电路，如图3A所示，该模拟向量-矩阵乘法运算电路包括：多个模拟电压输入端(相当于闪存中的字线)、可编程半导体器件阵列、多个偏置电压输入端(相当于闪存中的位线)以及多个模拟电流输出端(相当于闪存中的源线)；
可编程半导体器件阵列中，每一行的所有可编程半导体器件的栅极均连接至同一模拟电压输入端，多行可编程半导体器件对应连接多个模拟电压输入端，每一列的所有可编程半导体器件的漏极(或源极)均连接至同一偏置电压输入端，多列可编程半导体器件对应连接多个偏置电压输入端，每一列的所有可编程半导体器件的源极(或漏极)均连接至同一个模拟电流输出端，多列可编程半导体器件对应连接多个模拟电流输出端，其中，每个可编程半导体器件的阈值电压均可调节。
在一个优选的实施例中，模拟向量-矩阵乘法运算电路还包括：转换装置，连接在多个模拟电压输入端之前，用于将多个模拟电流输入信号分别转换为模拟电压输入信号，输至对应的模拟电压输入端；
其中，转换装置包括多个可编程半导体器件；每个可编程半导体器件的栅极与漏极相连，并连接至对应的所述模拟电压输入端；每个可编程半导体器件的源极接地。
该实施例中，将可编程半导体器件的栅极与漏极相连，用于接收模拟电流输入信号。
可选地，转换装置中的可编程半导体器件可采用浮栅晶体管，也可采用金属半导体场效应晶体管或者电阻实现。
值得说明的是，上述的转换装置的实现方式只是一种示例，凡是能实现将电流输入信号转换为电压输入信号的电路结构或电路元件均可用于实施该转换装置。
图3B为本发明实施例中另一种模拟向量-矩阵乘法运算电路的示意图，如图3B所示，该模拟向量-矩阵乘法运算电路包括：N个模拟电压输入端、一个M行×N列的可编程半导体器件阵列、M个偏置电压输入端以及 N个模拟电流输出端。
该可编程半导体器件阵列中，每一列的所有可编程半导体器件的源极均连接至同一模拟电压输入端，N列可编程半导体器件对应连接N个模拟电压输入端，每一行的所有可编程半导体器件的栅极均连接至同一偏置电压输入端，M行可编程半导体器件对应连接M个偏置电压输入端，每一列的所有可编程半导体器件的漏极均连接至同一个模拟电流输出端，N列可编程半导体器件对应连接N个模拟电流输出端，其中，每个可编程半导体器件的阈值电压均可调节。N为大于等于零的正整数，M为大于等于零的正整数，M 和N可以相等，也可以不等。
通过上述电路连接方式，形成源极耦合、漏极求和的拓扑结构。
其中，通过预先按照一定规则动态调节各可编程半导体器件的阈值电压 VTH，可将各可编程半导体器件看作一个可变的等效模拟权重(记为Wk，j，其中0＜k＜M和0＜j＜N分别代表行号和列号)，相当于存储一个模拟数据，而可编程半导体器件阵列则存储一个模拟数据阵列。
电路工作时，将一行模拟电压信号V1～VN分别施加至N列可编程半导体器件，其中第K列所有可编程半导体器件的源极均得到一模拟电压信号Vk，栅极输入一偏置电压Vb，漏极分别输出电流信号Ik，1～Ik，N，其中，根据可编程半导体器件特性，I＝V×W，每个可编程半导体器件的漏极输出电流等于源极电压乘以该可编程半导体器件的权重，即Ik，1＝VkWk，1，Ik，N＝VkWk，N，因为每一列的所有可编程半导体器件的漏极均连接至同一个模拟电流输出端，根据基尔霍夫定律，所以在该模拟电流输出端的电流Ij为该列所有可编程半导体器件的漏极电流之和，即为多个模拟电流输出端输出多个电流和实现矩阵乘法运算功能。
本发明利用可编程半导体器件阵列实现模拟向量-矩阵乘法运算，因为可编程半导体器件集成度高、响应速度快、功耗低，所以采用可编程半导体器件实现的模拟向量-矩阵乘法运算电路有效减少了模数转换、数模转换、数据传输等带来的开销，其处理性能大大提高。
另外，由于可编程半导体器件的栅源电压VGS决定可编程半导体器件的输出电流，可编程半导体器件的输出电流对源极电压非常敏感，可能引起计算误差，而本实施例采用栅极耦合、漏极求和的拓扑结构，即使源极电压发生波动，也不会引起计算误差，能够提高计算的精度。
在一个可选的实施例中，可编程半导体器件可以采用浮栅晶体管实现。
在一个可选的实施例中，该模拟向量-矩阵乘法运算电路还可以包括：转换装置，转换装置连接在多个模拟电压输入端之前，用于将多个模拟电流输入信号分别转换为模拟电压输入信号，输至对应的模拟电压输入端。
在一个可选的实施例中，转换装置包括：多个运算放大器以及与多个运算放大器一一对应连接的多个可编程半导体器件。
每个运算放大器的反相输入端均连接至对应可编程半导体器件的漏极，正相输入端连接第一固定偏压Vd，
运算放大器的输出端与可编程半导体器件的源极相连，并连接至对应的模拟电压输入端，
可编程半导体器件的栅极连接第一固定偏压Vd。该实施例中，运算放大器的反相输入端用于接收模拟电流输入信号Iin～IinN。
可选地，转换装置中可编程半导体器件可采用浮栅晶体管。
通过设置转换装置，使得本发明实施例中的模拟向量-矩阵乘法运算电路不仅适于模拟电压输入信号，还适于模拟电流输入信号，能够增加模拟向量-矩阵乘法运算电路的适用性。
值得说明的是，上述的转换装置的实现方式只是一种示例，凡是能实现将电流输入信号转换为电压输入信号的电路结构或电路元件均可用于实施该转换装置，可以理解的是，上述转换装置中的可编程半导体器件也可以采用电阻器、金属半导体场效应晶体管等器件实现。
在一个优选的实施例中，该模拟向量-矩阵乘法运算电路还可以包括：电流检测输出电路，连接在模拟电流输出端之后，用于对模拟电流输出端输出的模拟电流输出信号进行处理和输出。
其中，通过该电流检测输出电路对运算完的电流进行精确处理并输出，或者接到下一个可编程半导体阵列的输入，能够有效实现电流精准输出。
在一个可选的实施例中，电流检测输出电路可以包括：多个运算放大器，每个运算放大器的正相输入端连接第二固定偏置Vs，反相输入端连接至对应的模拟电流输出端，并且，反相输入端与输出端之间连接一电阻器或晶体管等。
其中，该正相输入端一般为接地，该运算放大器将模拟电流输出端的电压控制在与正相输入端的电压相等，用来保证可编程半导体器件的栅源电压 VGS仅由该可编程半导体器件对应的输入电压控制，进而使得运算放大器的输出端电压代表对应列可编程半导体器件的输出电流的幅度。
在一个优选的实施例中，上述闪存阵列模块中的可编程半导体器件可采用浮栅晶体管实现。其中，浮栅晶体管包括衬底、绝缘层、栅极、源极、漏极以及浮栅，浮栅设置于栅极与绝缘层之间，绝缘层设置于浮栅与衬底之间，用于保护浮栅中的电子不会泄漏，浮栅中可以存储电子；通过调节浮栅中的电子数量，动态调节该浮栅晶体管的阈值电压，由于浮栅晶体管的这种结构特性，可以将其看作一个可变的等效模拟跨导，存储一个模拟数据。
以N型浮栅晶体管为例说明浮栅晶体管的工作原理，当浮栅晶体管的栅极施加一正电压时，栅极和衬底之间的电场会吸引衬底中的电子聚集在漏极与源极之间靠近栅极的衬底表面，当聚集的电子达到一定浓度时，形成电流沟道，在漏-源电压差的作用下，电子从源极流到漏极，而浮栅中的电子会削弱栅极和衬底之间的电场，阻碍电流沟道的形成，只有增加施加至栅极的电压，才能抵消掉浮栅电子的产生的阻碍作用，栅极中的电子越多，阻碍电流沟道形成的能力越强，浮栅晶体管的阈值电压越高，栅极中的电子越少，阻碍电流沟道形成的能力越弱，浮栅晶体管的阈值电压越低，以此实现阈值电压的调节。
可选地，闪存阵列模块3可采用NOR型闪存阵列或NAND型闪存阵列。
上述各实施例中，浮栅晶体管可为SONOS型浮栅晶体管(floating-gatetransistor)、分裂式浮栅晶体管(Split-gate floating-gate transistor)或电荷式浮栅晶体管(Charge-trapping floating-gate transistor)，包括但不限于此，所有能够通过调节浮栅中电子数量而调节晶体管本身阈值电压的晶体管均属于本发明实施例的保护范围。
在一个可选的实施例中，该闪存芯片还可以包括：偏置电压产生电路，用于产生预设的偏置电压，输入至偏置电压输入端，可以理解的是，该闪存芯片还可以不设置偏置电压产生电路，通过复用编程电路模块中的电压产生电路，控制该电压产生电路产生预设的偏置电压，输入至偏置电压输入端。
以上仅是举例说明本发明实施例提供的闪存芯片中各模块的具体结构，在具体实施时，上述各模块的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，在此不作限定。
本申请实施例还提供了一种闪存芯片的控制方法，可以用于控制上述实施例所描述的闪存芯片，如下面的实施例所述。由于控制方法解决问题的原理与上述电路相似，因此控制方法的实施可以参见上述电路的实施，重复之处不再赘述。
本发明实施例提供的闪存芯片的控制方法用于上述的闪存芯片，如图4 所示，图4为本发明实施例中一种闪存芯片的控制方法的流程图，该方法包括：
步骤101：模式控制器获取待处理数据，并根据待处理数据判断工作模式；
步骤102：当工作模式为编程模式时，模式控制器控制编程电路模块对闪存阵列模块进行数据编程，并控制行列译码器模块对闪存阵列模块进行行列译码，然后由读出放大器模块读出闪存阵列模块中的数据，以判断编程是否正确，若正确则进行后续步骤，若不正确，控制编程电路模块和行列译码模块进行编程，直至编程正确；
步骤103：当工作模式为计算模式时，模式控制器控制计算控制模块工作，使得闪存阵列模块进入计算模式。
本发明实施例还可以提供一种存储装置，包括上述存内计算芯片。
优选地，该存储装置为快闪存储器或电可擦可编程只读存储器。
优选地，该快闪存储器是NOR型快闪存储器。
图5为采用本发明实施例的闪存芯片的一种终端的结构示意图，如图5 所示，该终端包括：微处理器200以及通过接口数据线300连接微处理器的闪存芯片100，微处理器200作为主设备，闪存芯片100作为从设备，闪存芯片100包括由多个可编程半导体器件组成的闪存阵列模块3。
在一个优选的实施例中，接口数据线300包括：
串行时钟数据线(Serial CLocK，SCLK)，用于微处理器向闪存芯片传输时钟信号，该时钟信号的频率可变；
主设备输入/从设备输出数据线(Master Input Slave Output，MISO)，可以为8位单向数据线，用于微处理器向闪存芯片传输控制命令、待处理数据及地址信号，控制命令包括：计算指令、闪存编程指令、读取指令中的任一个；
主设备输出/从设备输入数据线(Master Output Slave Input，MOSI)，可以为8位单向数据线，用于闪存芯片向微处理器传输信号；
使能信号数据线(Negative Slave Select，NSS)，用于微处理器向闪存芯片传输使能信号，进而控制闪存芯片100是否被选中。
综上所述，本发明实施例提供的闪存芯片及其控制方法，通过模式控制器根据需求控制闪存阵列模块的工作模式，当闪存阵列模块工作于计算模式时，对接收的模拟数据进行计算，在工作于编程模式时进行数据编程，即数据存储，进而实现了可以在闪存芯片中直接进行计算和数据存储，不需要在存储器与处理器之间来回传输数据，提高处理性能，分担了处理器的工作，进而提高了整体计算体系结构的性能。
在编程模式下，通过编程电路模块和行列译码模块配合对闪存阵列模块中的各可编程半导体器件进行编程，动态调节各可编程半导体器件的阈值电压，相当于每个可编程半导体器件中存储一个可变的模拟权重数据，闪存阵列模块中的多个可编程半导体器件形成模拟数据阵列，且阵列中的每个数据均可自由调节；在计算模式下，通过数模转换电路将待处理数据转换为模拟数据，配合行列译码模块输入至闪存阵列模块的对应可编程半导体器件中，根据可编程半导体器件特性，每个可编程半导体器件的输出电流等于输入模拟数据乘以模拟权重数据，根据基尔霍夫定律，多个可编程半导体器件的输出电流等于每个可编程半导体器件输出电流的和值，进而直接在闪存阵列模块中实现各种计算，另外，处于空闲状态的可编程半导体器件可以用作闪存进行数据存储，实现存算一体。
并且，当没有计算任务时，闪存芯片可以用作普通的存储器，实现电器元件的复用，提高元件利用效率，节省集成电路的硬件成本。
本发明实施例闪存芯片及其控制方法，可用于计算机、手机、平板电脑等终端中执行相关运算，对于该闪存芯片的其它必不可少的组成部分均为本领域的普通技术人员应该理解具有的，在此不做赘述，也不应作为对本发明的限制。
需要注意的是，上述图中所示内容，仅是为了方便说明本发明的实施例，但本发明并不以此为限，数字模拟转换电路亦可包括其它元件。
本说明书中的各个实施例采用递进的方式描述，各个实施例之间相同相似的部分相互参见即可。
本领域普通技术人员可以理解：实现上述各方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成。前述的程序可以存储于一计算机可读取存储介质中。该程序在执行时，执行包括上述各方法实施例的步骤；而前述的存储介质包括：ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质。
以上所描述的装置实施例仅仅是示意性的，其中作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到至少两个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。本领域普通技术人员在不付出创造性的劳动的情况下，即可以理解并实施。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (10)
1.一种闪存芯片，其特征在于，包括：
闪存阵列模块，由多个阈值电压可调的可编程半导体器件组成，用于在计算模式下对接收的模拟数据进行计算，在编程模式下进行数据编程；
模式控制器，用于根据待处理数据控制闪存阵列模块的工作模式，所述工作模式包括：计算模式以及编程模式。
2.根据权利要求1所述闪存芯片，其特征在于，还包括：
编程电路模块，连接所述模式控制器，并连接所述闪存阵列模块中每一个可编程半导体器件的源极、栅极和/或衬底，用于在所述模式控制器的控制下调控可编程半导体器件的阈值电压；
计算控制模块，连接所述模式控制器以及所述闪存阵列模块，用于在所述模式控制器的控制下控制所述闪存阵列模块进行计算。
3.根据权利要求2所述闪存芯片，其特征在于，还包括：
行列译码模块，连接所述闪存阵列模块和所述编程电路模块，用于对所述闪存阵列模块进行行列译码。
4.根据权利要求3所述闪存芯片，其特征在于，还包括：
输入寄存器模块，连接所述模式控制器，用于寄存输入接口接收的待处理数据；
数模转换器模块，连接在所述输入寄存器模块和所述闪存阵列模块之间，用于将寄存的待处理数据转换为模拟数据，传输至所述闪存阵列模块；
模拟处理模块，连接所述闪存阵列模块，用于对所述闪存阵列模块的计算结果进行预设处理；
模数转换器模块，连接所述模拟处理模块，用于将所述模拟处理模块的处理结果转换为数字数据；
输出寄存器模块，连接所述模数转换器模块，用于寄存所述数字数据并通过输出接口进行输出。
5.根据权利要求4所述闪存芯片，其特征在于，还包括：
读出放大器模块，连接所述闪存阵列模块和所述输出寄存器模块，用于对所述闪存阵列模块进行数据读取，并输至所述输出寄存器模块。
6.根据权利要求1所述闪存芯片，其特征在于，
所述闪存阵列模块包括：模拟向量-矩阵乘法运算电路。
7.根据权利要求6所述闪存芯片，其特征在于，所述模拟向量-矩阵乘法运算电路包括：可编程半导体器件阵列，每一行的所有可编程半导体器件的栅极均连接至同一第一端，多行可编程半导体器件对应连接多个第一端，每一列的所有可编程半导体器件的漏极均连接至同一第二端，多列可编程半导体器件对应连接多个第二端，每一列的所有可编程半导体器件的源极均连接至同一第三端，多列可编程半导体器件对应连接多个第三端，其中，每个所述可编程半导体器件的阈值电压均可调节；
第一端为模拟电压输入端，第二端为偏置电压输入端，第三端为模拟电流输出端，
或者，第一端为模拟电压输入端，第二端为模拟电流输出端，第三端为偏置电压输入端，
或者，第一端为偏置电压输入端，第二端为模拟电流输出端，第三端为模拟电压输入端。
8.根据权利要求7所述闪存芯片，其特征在于，所述模拟向量-矩阵乘法运算电路还包括：转换装置，连接在多个所述模拟电压输入端之前，用于将多个模拟电流输入信号分别转换为模拟电压输入信号，输至对应的所述模拟电压输入端。
9.根据权利要求8所述闪存芯片，其特征在于，所述编程电路模块包括：电压产生电路和电压控制电路，所述电压产生电路用于产生编程电压或者擦除电压，所述电压控制电路用于将所述编程电压加载至选定的可编程半导体器件的源极，或者，将擦除电压加载至选定的可编程半导体器件的栅极或衬底，以调控可编程半导体器件的阈值电压。
10.根据权利要求1-9任一项所述闪存芯片，其特征在于，所述可编程半导体器件采用浮栅晶体管。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810872152.9A CN108777155B (zh) | 2018-08-02 | 2018-08-02 | 闪存芯片 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810872152.9A CN108777155B (zh) | 2018-08-02 | 2018-08-02 | 闪存芯片 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108777155A true CN108777155A (zh) | 2018-11-09 |
| CN108777155B CN108777155B (zh) | 2024-07-05 |
Family
ID=64029151
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810872152.9A Active CN108777155B (zh) | 2018-08-02 | 2018-08-02 | 闪存芯片 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108777155B (zh) |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109544440A (zh) * | 2018-12-29 | 2019-03-29 | 北京知存科技有限公司 | 一种图像处理芯片、系统与方法 |
| CN109616115A (zh) * | 2018-12-29 | 2019-04-12 | 北京知存科技有限公司 | 一种语音处理芯片、系统与方法 |
| CN110137173A (zh) * | 2019-04-15 | 2019-08-16 | 上海华虹宏力半导体制造有限公司 | 存储器及其操作方法 |
| WO2020024608A1 (zh) * | 2018-08-02 | 2020-02-06 | 北京知存科技有限公司 | 模拟向量-矩阵乘法运算电路 |
| CN111128279A (zh) * | 2020-02-25 | 2020-05-08 | 杭州知存智能科技有限公司 | 基于NAND Flash的存内计算芯片及其控制方法 |
| CN111611197A (zh) * | 2019-02-26 | 2020-09-01 | 北京知存科技有限公司 | 可软件定义的存算一体芯片的运算控制方法和装置 |
| CN111611196A (zh) * | 2019-02-26 | 2020-09-01 | 北京知存科技有限公司 | 一种存算一体芯片及其dac复用控制方法 |
| CN111611112A (zh) * | 2019-02-26 | 2020-09-01 | 北京知存科技有限公司 | 一种存算一体芯片以及提高存算一体芯片良率的方法 |
| WO2020172951A1 (zh) * | 2019-02-26 | 2020-09-03 | 北京知存科技有限公司 | 可软件定义存算一体芯片及其软件定义方法 |
| WO2020172952A1 (zh) * | 2019-02-26 | 2020-09-03 | 北京知存科技有限公司 | 一种存算一体芯片中数模转换电路与模数转换电路复用装置 |
| CN112151095A (zh) * | 2019-06-26 | 2020-12-29 | 北京知存科技有限公司 | 存算一体芯片、存储单元阵列结构 |
| CN112558919A (zh) * | 2021-02-22 | 2021-03-26 | 中科院微电子研究所南京智能技术研究院 | 一种存内计算位单元及存内计算装置 |
| CN112732202A (zh) * | 2021-03-30 | 2021-04-30 | 浙江力德仪器有限公司 | 一种数据存储系统 |
Citations (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1055436A (zh) * | 1990-04-03 | 1991-10-16 | 皮尔金顿微电子有限公司 | 用于模拟系统的集成电路 |
| US5155802A (en) * | 1987-12-03 | 1992-10-13 | Trustees Of The Univ. Of Penna. | General purpose neural computer |
| CN1317799A (zh) * | 2000-04-10 | 2001-10-17 | 黄松柏 | 可在线编程自动控制用全方位计算机类集成电路 |
| JP2002117389A (ja) * | 1990-01-24 | 2002-04-19 | Hitachi Ltd | 情報処理装置 |
| CN101983378A (zh) * | 2008-04-07 | 2011-03-02 | 美光科技公司 | 固态存储器装置中的模拟读取与写入路径 |
| CN102360344A (zh) * | 2011-10-10 | 2012-02-22 | 西安交通大学 | 矩阵处理器及其指令集和嵌入式系统 |
| WO2016117739A1 (ko) * | 2015-01-23 | 2016-07-28 | ㈜리얼타임테크 | 인-메모리 데이터베이스 기반의 데이터 관리 시스템 및 그 방법 |
| CN106201931A (zh) * | 2016-08-10 | 2016-12-07 | 长沙中部芯空微电子研究所有限公司 | 一种超速矩阵运算协处理器系统 |
| CN106485317A (zh) * | 2016-09-26 | 2017-03-08 | 上海新储集成电路有限公司 | 一种神经网络加速器以及神经网络模型的实现方法 |
| CN106531217A (zh) * | 2016-09-20 | 2017-03-22 | 深圳市紫光同创电子有限公司 | 用于可编程逻辑器件中的flash器件编程方法及系统 |
| US9761300B1 (en) * | 2016-11-22 | 2017-09-12 | Micron Technology, Inc. | Data shift apparatuses and methods |
| US20180107406A1 (en) * | 2016-10-14 | 2018-04-19 | Snu R&Db Foundation | Memory module, memory device, and processing device having a processor mode, and memory system |
| CN108038542A (zh) * | 2017-12-27 | 2018-05-15 | 宁波山丘电子科技有限公司 | 一种基于神经网络的存储模块、模组及数据处理方法 |
| CN108268424A (zh) * | 2016-12-31 | 2018-07-10 | 英特尔公司 | 用于处理具有偏斜非零分布的稀疏矩阵数据的异构硬件加速器架构 |
| CN108351863A (zh) * | 2015-11-30 | 2018-07-31 | 英特尔公司 | 用于可编程结构层级结构和高速缓存的指令和逻辑 |
-
2018
- 2018-08-02 CN CN201810872152.9A patent/CN108777155B/zh active Active
Patent Citations (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5155802A (en) * | 1987-12-03 | 1992-10-13 | Trustees Of The Univ. Of Penna. | General purpose neural computer |
| JP2002117389A (ja) * | 1990-01-24 | 2002-04-19 | Hitachi Ltd | 情報処理装置 |
| CN1055436A (zh) * | 1990-04-03 | 1991-10-16 | 皮尔金顿微电子有限公司 | 用于模拟系统的集成电路 |
| CN1317799A (zh) * | 2000-04-10 | 2001-10-17 | 黄松柏 | 可在线编程自动控制用全方位计算机类集成电路 |
| CN101983378A (zh) * | 2008-04-07 | 2011-03-02 | 美光科技公司 | 固态存储器装置中的模拟读取与写入路径 |
| CN102360344A (zh) * | 2011-10-10 | 2012-02-22 | 西安交通大学 | 矩阵处理器及其指令集和嵌入式系统 |
| WO2016117739A1 (ko) * | 2015-01-23 | 2016-07-28 | ㈜리얼타임테크 | 인-메모리 데이터베이스 기반의 데이터 관리 시스템 및 그 방법 |
| CN108351863A (zh) * | 2015-11-30 | 2018-07-31 | 英特尔公司 | 用于可编程结构层级结构和高速缓存的指令和逻辑 |
| CN106201931A (zh) * | 2016-08-10 | 2016-12-07 | 长沙中部芯空微电子研究所有限公司 | 一种超速矩阵运算协处理器系统 |
| CN106531217A (zh) * | 2016-09-20 | 2017-03-22 | 深圳市紫光同创电子有限公司 | 用于可编程逻辑器件中的flash器件编程方法及系统 |
| CN106485317A (zh) * | 2016-09-26 | 2017-03-08 | 上海新储集成电路有限公司 | 一种神经网络加速器以及神经网络模型的实现方法 |
| US20180107406A1 (en) * | 2016-10-14 | 2018-04-19 | Snu R&Db Foundation | Memory module, memory device, and processing device having a processor mode, and memory system |
| US9761300B1 (en) * | 2016-11-22 | 2017-09-12 | Micron Technology, Inc. | Data shift apparatuses and methods |
| CN108268424A (zh) * | 2016-12-31 | 2018-07-10 | 英特尔公司 | 用于处理具有偏斜非零分布的稀疏矩阵数据的异构硬件加速器架构 |
| CN108038542A (zh) * | 2017-12-27 | 2018-05-15 | 宁波山丘电子科技有限公司 | 一种基于神经网络的存储模块、模组及数据处理方法 |
Non-Patent Citations (2)
| Title |
|---|
| 廖怀平: "《检测与控制》", 30 April 2004, 北京：中国劳动社会保障出版社, pages: 73 - 78 * |
| 王建民，田晓华，江晓林: "《VERILOG HDL数字系统设计》", 30 June 2017, 哈尔滨市：哈尔滨工业大学出版社, pages: 304 * |
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11379673B2 (en) | 2018-08-02 | 2022-07-05 | Beijing Zhicun Witin Technology Corporation Limited | Analog vector-matrix multiplication circuit |
| WO2020024608A1 (zh) * | 2018-08-02 | 2020-02-06 | 北京知存科技有限公司 | 模拟向量-矩阵乘法运算电路 |
| CN109544440A (zh) * | 2018-12-29 | 2019-03-29 | 北京知存科技有限公司 | 一种图像处理芯片、系统与方法 |
| CN109616115A (zh) * | 2018-12-29 | 2019-04-12 | 北京知存科技有限公司 | 一种语音处理芯片、系统与方法 |
| CN111611196A (zh) * | 2019-02-26 | 2020-09-01 | 北京知存科技有限公司 | 一种存算一体芯片及其dac复用控制方法 |
| CN111611197A (zh) * | 2019-02-26 | 2020-09-01 | 北京知存科技有限公司 | 可软件定义的存算一体芯片的运算控制方法和装置 |
| CN111611197B (zh) * | 2019-02-26 | 2021-10-08 | 北京知存科技有限公司 | 可软件定义的存算一体芯片的运算控制方法和装置 |
| CN111611112A (zh) * | 2019-02-26 | 2020-09-01 | 北京知存科技有限公司 | 一种存算一体芯片以及提高存算一体芯片良率的方法 |
| WO2020172951A1 (zh) * | 2019-02-26 | 2020-09-03 | 北京知存科技有限公司 | 可软件定义存算一体芯片及其软件定义方法 |
| WO2020172952A1 (zh) * | 2019-02-26 | 2020-09-03 | 北京知存科技有限公司 | 一种存算一体芯片中数模转换电路与模数转换电路复用装置 |
| CN111611112B (zh) * | 2019-02-26 | 2024-08-30 | 杭州知存算力科技有限公司 | 一种存算一体芯片以及提高存算一体芯片良率的方法 |
| CN110137173A (zh) * | 2019-04-15 | 2019-08-16 | 上海华虹宏力半导体制造有限公司 | 存储器及其操作方法 |
| CN112151095A (zh) * | 2019-06-26 | 2020-12-29 | 北京知存科技有限公司 | 存算一体芯片、存储单元阵列结构 |
| WO2020258360A1 (zh) * | 2019-06-26 | 2020-12-30 | 北京知存科技有限公司 | 存算一体芯片、存储单元阵列结构 |
| US11335400B2 (en) | 2019-06-26 | 2022-05-17 | Beijing Zhicun (Witin) Technology Corporation Ltd. | Computing-in-memory chip and memory cell array structure |
| CN111128279A (zh) * | 2020-02-25 | 2020-05-08 | 杭州知存智能科技有限公司 | 基于NAND Flash的存内计算芯片及其控制方法 |
| CN112558919A (zh) * | 2021-02-22 | 2021-03-26 | 中科院微电子研究所南京智能技术研究院 | 一种存内计算位单元及存内计算装置 |
| CN112732202B (zh) * | 2021-03-30 | 2021-06-29 | 浙江力德仪器有限公司 | 一种数据存储系统 |
| CN112732202A (zh) * | 2021-03-30 | 2021-04-30 | 浙江力德仪器有限公司 | 一种数据存储系统 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108777155B (zh) | 2024-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108777155A (zh) | 闪存芯片 | |
| CN108763163A (zh) | 模拟向量-矩阵乘法运算电路 | |
| CN109086249A (zh) | 模拟向量-矩阵乘法运算电路 | |
| CN208507187U (zh) | 闪存芯片 | |
| US11568200B2 (en) | Accelerating sparse matrix multiplication in storage class memory-based convolutional neural network inference | |
| CN109800876B (zh) | 一种基于NOR Flash模块的神经网络的数据运算方法 | |
| CN111128279A (zh) | 基于NAND Flash的存内计算芯片及其控制方法 | |
| CN113593622B (zh) | 存内计算装置及运算装置 | |
| CN111611195A (zh) | 可软件定义存算一体芯片及其软件定义方法 | |
| WO2021038228A1 (en) | Refactoring mac operations | |
| CN112558917A (zh) | 存算一体电路和基于存算一体电路的数据运算方法 | |
| CN208569628U (zh) | 模拟向量-矩阵乘法运算电路 | |
| TW202008222A (zh) | 類神經網絡系統及其控制方法 | |
| CN209388707U (zh) | 一种存算一体芯片 | |
| CN113672855A (zh) | 一种存内运算方法、装置及其应用 | |
| US20220309328A1 (en) | Compute-in-memory devices, systems and methods of operation thereof | |
| CN209103825U (zh) | 闪存单元、闪存模块以及闪存芯片 | |
| TWI486956B (zh) | 多階儲存單元非揮發性記憶體之高效率位元轉換結構以及其方法 | |
| CN109273035B (zh) | 闪存芯片的控制方法、终端 | |
| CN108777581A (zh) | 一种数字模拟转换电路、控制方法、存储装置 | |
| CN116384246A (zh) | 用于矩阵运算的存算一体装置及其操作方法 | |
| CN208401825U (zh) | 一种数字模拟转换电路、存储装置 | |
| CN111243648A (zh) | 闪存单元、闪存模块以及闪存芯片 | |
| CN111625760A (zh) | 基于闪存电学特性的存算一体方法 | |
| Yamada et al. | LIORAT: NN Layer I/O Range Training for Area/Energy-Efficient Low-Bit A/D Conversion System Design in Error-Tolerant Computation-in-Memory |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information | ||
| CB02 | Change of applicant information |
Country or region after: China Address after: Room 213-175, 2nd Floor, Building 1, No. 180 Kecheng Street, Qiaosi Street, Linping District, Hangzhou City, Zhejiang Province, 311100 Applicant after: Hangzhou Zhicun Computing Technology Co.,Ltd. Address before: 1416, shining building, No. 35, Xueyuan Road, Haidian District, Beijing 100083 Applicant before: BEIJING WITINMEM TECHNOLOGY Co.,Ltd. Country or region before: China |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant |