CN112732202A - 一种数据存储系统 - Google Patents

一种数据存储系统 Download PDF

Info

Publication number
CN112732202A
CN112732202A CN202110336869.3A CN202110336869A CN112732202A CN 112732202 A CN112732202 A CN 112732202A CN 202110336869 A CN202110336869 A CN 202110336869A CN 112732202 A CN112732202 A CN 112732202A
Authority
CN
China
Prior art keywords
storage
processed
data
computing
cpu
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110336869.3A
Other languages
English (en)
Other versions
CN112732202B (zh
Inventor
赵先成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang Lide Instrument Co Ltd
Original Assignee
Zhejiang Lide Instrument Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhejiang Lide Instrument Co Ltd filed Critical Zhejiang Lide Instrument Co Ltd
Priority to CN202110336869.3A priority Critical patent/CN112732202B/zh
Publication of CN112732202A publication Critical patent/CN112732202A/zh
Application granted granted Critical
Publication of CN112732202B publication Critical patent/CN112732202B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0689—Disk arrays, e.g. RAID, JBOD

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本发明提供的数据存储系统，包括CPU和存算一体设备，所述存算一体设备包括：多个计算模块，多个存储阵列以及监控模块；该系统中，将多个计算模块分为第一计算模块组和第二计算模块组，将第一计算模块组中的计算模块根据存储阵列的状态和待处理任务的状态划分至对应的存储阵列，其中，第一计算模块组中的计算模块的个数大于存储阵列的个数；所述第二计算模块组中的计算模块为空闲计算模块，根据待处理任务和CPU的状态进行分配；该系统能够实现算力的合理分配，并根据CPU和计算模块的状态进行任务的调整，同时根据不同的数据具有不同的存储策略，不仅实现了算力的优化，还实现了数据存储的有效性、可靠性、安全性。

Description

一种数据存储系统
技术领域
本发明涉及一种数据存储系统。
背景技术
近年来，为了解决传统计算体系结构瓶颈，存算一体架构得到人们的广泛关注，其基本思想是直接利用存储器进行逻辑计算，从而减少存储器与处理器之间的数据传输量以及传输距离，降低功耗的同时提高性能。
现有技术中，存算一体芯片中的计算和存储模块通常是固定的，不能根据实际的需求进行算力的动态分配；数据的存储是按照统一的策略进行分配，无法进行动态的设置；另外现有的系统中，CPU和计算模块通常各自执行任务，而且数据处理方式固定，缺少有效的任务分配及协调处理机制，不利于资源的动态调度。
发明内容
为解决现有技术中存在的问题，本发明解决其技术问题所采用的技术方案是：
一种数据存储系统，包括CPU和存算一体设备，所述存算一体设备包括：多个计算模块，多个存储阵列以及监控模块；
所述监控模块用于实现对CPU、计算模块、存储阵列以及待处理任务的状态监控；
所述监控模块还用于根据计算模块和存储阵列的状态进行动态的匹配，其中，所述动态的匹配包括：将多个计算模块分为第一计算模块组和第二计算模块组，将第一计算模块组中的计算模块根据存储阵列的状态和待处理任务的状态划分至对应的存储阵列，其中，第一计算模块组中的计算模块的个数大于存储阵列的个数；
所述第二计算模块组中的计算模块为空闲计算模块，根据待处理任务和CPU的状态进行分配；
其中，当所述待处理任务为新数据时，所述监控模块获取新数据的状态，所述新数据的状态至少包括新数据的大小、新数据的权重，根据新数据的状态确定新数据的存储策略，然后将新数据发送至CPU和、或计算模块进行处理后，根据存储策略存储至对应的存储阵列。
其中，所述将第一计算模块组中的计算模块根据存储阵列的状态和待处理任务的状态划分至对应的存储阵列包括：
获取每个待处理任务的存储地址，根据所述存储地址确定与该存储地址对应的存储阵列；其中，每个存储阵列中包括至少一个数据；
确定所述存储地址对应的待处理任务量的个数R，所述存储地址对应的数据的大小M，以及确定所述存储地址对应的存储阵列的剩余空间的大小N，根据所述M、N确定需要的计算模块的个数P；
其中，
Figure 749162DEST_PATH_IMAGE001
，其中，数学符号⌊ ⌋为向下取整，
Figure 428536DEST_PATH_IMAGE002
为待处理任务的总个数；
Figure 157458DEST_PATH_IMAGE003
为所有待处理任务中数据的总大小；
Figure 705114DEST_PATH_IMAGE004
为每个存储阵列的最大存储空间，a为常系数。
其中，所述根据待处理任务和CPU的状态进行空闲计算模块分配包括：
确定CPU所需处理的待处理任务的个数X，以及CPU的温度T；
当温度T超过指定阈值
Figure 203091DEST_PATH_IMAGE005
时，选取Y个空闲模块参与任务的处理；
其中，
Figure 568213DEST_PATH_IMAGE006
，其中，b为常系数。
其中，数学符号⌈ ⌉为向上取整，在空闲模块分配之前还包括CPU的分配，所述CPU的分配包括：确定CPU所需处理的待处理任务的个数X；
Figure 518852DEST_PATH_IMAGE007
，其中，数学符号⌈ ⌉为向上取整，c为常系数，K为空闲计算模块的个数，L为计算模块的总个数，
Figure 401357DEST_PATH_IMAGE008
为待处理任务的总个数。
其中，所述根据新数据的状态确定新数据的存储策略包括：
当所述新数据的大小不小于指定阈值，且新数据的权重大于设定的安全性阈值时，将所述新数据划分为不同的数据块，分别存储至不同的存储阵列中；
当所述新数据的大小小于指定阈值，且新数据的权重大于设定的安全性阈值时，将所述新数据划分为不同的数据块，分别存储至同一存储阵列中的不同位置；
当所述新数据的大小小于指定阈值，且新数据的权重不大于设定的安全性阈值时，将所述新数据存储至至少两个存储阵列中。
其中，当所述待处理任务为数据子块时，从所述数据子块中获取上一数据子块对应的存储地址，然后根据所述数据子块的权重确定所述数据子块的存储策略；
根据所述存储策略确定对应的存储阵列，并获取分配给所述存储策略对应的存储阵列的计算模块；
然后使用所述计算模块执行数据子块的存储。
其中，在确定待处理任务之前，还包括对数据进行分流处理。
本发明还提供了一种基于所述系统的数据存储方法，所述方法包括：
当所述系统接收到待处理任务后，对所述待处理任务进行分流处理；
使用CPU和计算模块分别对分流后的待处理任务进行处理；
当CPU对分流后的待处理任务处理完成后，确定对应的存储阵列，然后经过与存储阵列对应的计算模块执行存储操作；
当计算模块对分流后的待处理任务处理完成后，进行存储操作；
其中，当CPU和、或计算模块负载变大时，使用空闲计算模块进行算力补充。
本发明的有益效果是，本发明提供的数据存储系统，包括CPU和存算一体设备，所述存算一体设备包括：多个计算模块，多个存储阵列以及监控模块；该系统中，将多个计算模块分为第一计算模块组和第二计算模块组，将第一计算模块组中的计算模块根据存储阵列的状态和待处理任务的状态划分至对应的存储阵列，其中，第一计算模块组中的计算模块的个数大于存储阵列的个数；所述第二计算模块组中的计算模块为空闲计算模块，根据待处理任务和CPU的状态进行分配；该系统能够实现算力的合理分配，并根据CPU和计算模块的状态进行任务的调整，同时根据不同的数据具有不同的存储策略，不仅实现了算力的优化，还实现了数据存储的有效性、可靠性、安全性。
附图说明
下面结合附图和实施例对本发明进一步说明。
图1是本发明的结构框图。
具体实施方式
现在结合附图对本发明作进一步详细的说明。这些附图均为简化的示意图，仅以示意方式说明本发明的基本结构，因此其仅显示与本发明有关的构成。
如图1所示，本发明提供了一种数据存储系统，包括CPU和存算一体设备，所述存算一体设备包括：多个计算模块，多个存储阵列以及监控模块；其中，所述存储系统还可以包括与CPU配合使用的cache。
所述监控模块用于实现对CPU、计算模块、存储阵列以及待处理任务的状态监控；通过对CPU、计算模块、存储阵列以及待处理任务的状态监控，便于后续算力的动态调整，存储阵列的优化使用，以及待处理任务的调整。
所述监控模块还用于根据计算模块和存储阵列的状态进行动态的匹配，其中，所述动态的匹配包括：将多个计算模块分为第一计算模块组和第二计算模块组，将第一计算模块组中的计算模块根据存储阵列的状态和待处理任务的状态划分至对应的存储阵列，其中，第一计算模块组中的计算模块的个数大于存储阵列的个数；在本发明中，创造性的将算力划分为多个计算模块，且计算模块的个数大于存储阵列的个数，具体计算模块的个数可以但不限于为存储阵列个数的2-5倍；通过计算模块的颗粒度划分，能够便于根据实际的情况进行动态的调度，实现算力的合理分配。
所述第二计算模块组中的计算模块为空闲计算模块，根据待处理任务和CPU的状态进行分配；空闲计算模块的设置可以根据待处理任务的变化，如任务中数据的增加、减小，和或任务的增加或减小等，进行算力的动态补充，保证算力的优化利用。
其中，当所述待处理任务为新数据时，所述监控模块获取新数据的状态，所述新数据的状态至少包括新数据的大小、新数据的权重，根据新数据的状态确定新数据的存储策略，然后将新数据发送至CPU和、或计算模块进行处理后，根据存储策略存储至对应的存储阵列。在本发明中，不同的数据具有不同的处理方式，具体的可以根据数据的大小确定数据是整体存储还是分块存储，根据数据的权重确定数据是通过CPU和计算模块并行处理，还是单独处理，根据数据的权重还需要确定是否加密分块存储，还是加密整体存储，亦或是加密冗余处理，或是采用上述的任一组合进行处理等。
其中，所述将第一计算模块组中的计算模块根据存储阵列的状态和待处理任务的状态划分至对应的存储阵列包括：
获取每个待处理任务的存储地址，根据所述存储地址确定与该存储地址对应的存储阵列；其中，每个待处理任务中包至少一个数据，每个存储阵列中存储有至少一个数据；
确定所述存储地址对应的待处理任务量的个数R，所述存储地址对应的待存储的数据大小M，以及确定所述存储地址对应的存储阵列的剩余空间的大小N，根据所述M、N确定需要的计算模块的个数P；
其中，
Figure 222683DEST_PATH_IMAGE009
，其中，数学符号⌊ ⌋为向下取整，
Figure 165231DEST_PATH_IMAGE010
为待处理任务的总个数；
Figure 603165DEST_PATH_IMAGE011
为所有待处理任务中数据的总大小；
Figure 866525DEST_PATH_IMAGE012
为每个存储阵列的最大存储空间，a为常系数，具体的可以根据实际的需求进行设置。
在每个存储阵列中存储有相同或不同的数据，每个待处理任务中可能包括存储在一个或多个存储阵列中的相同或不同的数据，而且，不同的数据可能存储在不同的阵列和或位置上，为了便于实现任务的处理，需要确定待处理任务中数据的大小，以及相关存储阵列的存储空间，由此确定所需要的计算模块的个数，实现算力的合理分配；其中，每个存储阵列对应的计算模块的个数可以是相同，也可以是不同的，优选的，当按照上述公式计算进行计算模块的分配时，当分配的总数量超过现有计算模块的个数时，可以根据
Figure 339095DEST_PATH_IMAGE013
的取值进行调整，如当其取值小于一特定值，如30%时，可以将其值设置为1，或是当P大于一门限值时，如大于4，可以对其进行减一处理。由此实现算力的合理分配。
其中，所述根据待处理任务和CPU的状态进行空闲计算模块分配包括：
确定CPU所需处理的待处理任务的个数X，以及CPU的温度T；
当温度T超过指定阈值
Figure 921386DEST_PATH_IMAGE014
时，选取Y个空闲模块参与任务的处理；
其中，
Figure 846617DEST_PATH_IMAGE015
，其中，数学符号⌈ ⌉为向上取整，b为常系数，具体的可以根据实际的需求进行设置，Y小于总空闲个数；当通过上述公式计算所需的大于总空闲个数时，将所有的空闲计算模块全部用于算力补充。
其中，在空闲模块分配之前还包括CPU的分配，所述CPU的分配包括：确定CPU所需处理的待处理任务的个数X；
Figure 70925DEST_PATH_IMAGE016
，其中，数学符号⌈ ⌉为向上取整，c为常系数，具体的可以根据实际的需求进行设置，K为空闲计算模块的个数，L为计算模块的总个数，
Figure 725897DEST_PATH_IMAGE017
为待处理任务的总个数。
其中，所述根据新数据的状态确定新数据的存储策略包括：
当所述新数据的大小不小于指定阈值，且新数据的权重大于设定的安全性阈值时，将所述新数据划分为不同的数据块，分别存储至不同的存储阵列中；其中，在存储时，可以选用具有高安全性的加密算法；
当所述新数据的大小小于指定阈值，且新数据的权重大于设定的安全性阈值时，将所述新数据划分为不同的数据块，分别存储至同一存储阵列中的不同位置；其中，在存储时，可以选用具有高安全性的加密算法；
当所述新数据的大小小于指定阈值，且新数据的权重不大于设定的安全性阈值时，将所述新数据存储至至少两个存储阵列中。
对于不同的数据采用不同的存储策略，由此实现了数据的动态处理，在具体的实现过程中，还可以通过对数据状态的监控，根据实际的安全和可靠性需求，设置数据的存储策略，利用现有的加密、分块、冗余处理等方式实现存储策略的构架，由此提高数据的安全性和可靠性。
其中，当所述待处理任务为数据子块时，从所述数据子块中获取上一数据子块对应的存储地址，然后根据所述数据子块的权重确定所述数据子块的存储策略；
根据所述存储策略确定对应的存储阵列，并获取分配给所述存储策略对应的存储阵列的计算模块；
然后使用所述计算模块执行数据子块的存储。
对于已经处理过的分块处理，可以通过获取上一数据子块，识别其对应的存储策略的识别，然后根据确定的存储策略进行所述数据子块的处理，由此提高数据的处理效率，然而为了进一步提高数据的安全性，可以通过对该数据子块的识别，再次确定其对应的存储策略，然后与识别出的上一数据子块对应的存储策略进行比较，当两者一致时执行存储策略，否则进行异常报警。
其中，在确定待处理任务之前，还包括对数据进行分流处理。在本发明的系统中，同时存在CPU和计算模块，为了提高算力的合理利用，保证传统系统和存算一体芯片的有效结合，可以在接收到待处理任务之后，首先对其中的数据进行分流处理，其中，上述分流处理可以根据数据的安全性和可靠性指标确定数据的权重，并据此进行分流处理，优选的，数据可以分为三类，分别是高权重，中权重和低权重，其中，高权重需要同时通过CPU和计算模块处理后，当监控模块确定处理结果一致时，执行存储处理；对于中权重和低权重，则分别通过CPU、计算模块进行处理后执行存储处理；其中，高权重，中权重和低权重中的数据的比重依据CPU和计算模块的处理能力进行确定，其中，高权重和中权重相关的待处理任务的量不大于X。
本发明还提供了一种基于所述系统的数据存储方法，所述方法包括：
当所述系统接收到待处理任务后，对所述待处理任务进行分流处理；
使用CPU和计算模块分别对分流后的待处理任务进行处理；
当CPU对分流后的待处理任务处理完成后，确定对应的存储阵列，然后经过与存储阵列对应的计算模块执行存储操作；
当计算模块对分流后的待处理任务处理完成后，进行存储操作；
其中，当CPU和、或计算模块负载变大时，使用空闲计算模块进行算力补充。
本发明的有益效果是，本发明提供的数据存储系统，包括CPU和存算一体设备，所述存算一体设备包括：多个计算模块，多个存储阵列以及监控模块；该系统中，将多个计算模块分为第一计算模块组和第二计算模块组，将第一计算模块组中的计算模块根据存储阵列的状态和待处理任务的状态划分至对应的存储阵列，其中，第一计算模块组中的计算模块的个数大于存储阵列的个数；所述第二计算模块组中的计算模块为空闲计算模块，根据待处理任务和CPU的状态进行分配；该系统能够实现算力的合理分配，并根据CPU和计算模块的状态进行任务的调整，同时根据不同的数据具有不同的存储策略，不仅实现了算力的优化，还实现了数据存储的有效性、可靠性、安全性。
以上述依据本发明的理想实施例为启示，通过上述的说明内容，相关工作人员完全可以在不偏离本项发明技术思想的范围内，进行多样的变更以及修改。本项发明的技术性范围并不局限于说明书上的内容，必须要根据权利要求范围来确定其技术性范围。

Claims (8)

1.一种数据存储系统，其特征在于，所述系统包括CPU和存算一体设备，所述存算一体设备包括：多个计算模块，多个存储阵列以及监控模块；
所述监控模块用于实现对CPU、计算模块、存储阵列以及待处理任务的状态监控；
所述监控模块还用于根据计算模块和存储阵列的状态进行动态的匹配，其中，所述动态的匹配包括：将多个计算模块分为第一计算模块组和第二计算模块组，将第一计算模块组中的计算模块根据存储阵列的状态和待处理任务的状态划分至对应的存储阵列，其中，第一计算模块组中的计算模块的个数大于存储阵列的个数；
所述第二计算模块组中的计算模块为空闲计算模块，根据待处理任务和CPU的状态进行分配；
其中，当所述待处理任务为新数据时，所述监控模块获取新数据的状态，所述新数据的状态至少包括新数据的大小、新数据的权重，根据新数据的状态确定新数据的存储策略，然后将新数据发送至CPU和、或计算模块进行处理后，根据存储策略存储至对应的存储阵列。
2.如权利要求1所述的系统，其特征在于，所述将第一计算模块组中的计算模块根据存储阵列的状态和待处理任务的状态划分至对应的存储阵列包括：
获取每个待处理任务的存储地址，根据所述存储地址确定与该存储地址对应的存储阵列；其中，每个待处理任务中包括至少一个数据；
确定所述存储地址对应的待处理任务量的个数R，所述存储地址对应的数据的大小M，以及确定所述存储地址对应的存储阵列的剩余空间的大小N，根据所述M、N确定需要的计算模块的个数P；
其中，
Figure 57883DEST_PATH_IMAGE001
，其中，数学符号⌊ ⌋为向下取整，
Figure 644722DEST_PATH_IMAGE002
为待处理任务的总个数；
Figure 867893DEST_PATH_IMAGE003
为所有待处理任务中数据的总大小；
Figure 604905DEST_PATH_IMAGE004
为每个存储阵列的最大存储空间，a为常系数。
3.如权利要求1所述的系统，其特征在于，所述根据待处理任务和CPU的状态进行空闲计算模块分配包括：
确定CPU所需处理的待处理任务的个数X，以及CPU的温度T；
当温度T超过指定阈值
Figure 128290DEST_PATH_IMAGE005
时，选取Y个空闲计算模块参与任务的处理；
其中，
Figure 902342DEST_PATH_IMAGE006
，其中，数学符号⌈ ⌉为向上取整，b为常系数。
4.如权利要求3所述的系统，其特征在于，在空闲模块分配之前还包括CPU的分配，所述CPU的分配包括：确定CPU所需处理的待处理任务的个数X；
Figure 143968DEST_PATH_IMAGE007
，其中，数学符号⌈ ⌉为向上取整，c为常系数，K为空闲计算模块的个数，L为计算模块的总个数，
Figure 887933DEST_PATH_IMAGE002
为待处理任务的总个数。
5.如权利要求1所述的系统，其特征在于，所述根据新数据的状态确定新数据的存储策略包括：
当所述新数据的大小不小于指定阈值，且新数据的权重大于设定的安全性阈值时，将所述新数据划分为不同的数据块，分别存储至不同的存储阵列中；
当所述新数据的大小小于指定阈值，且新数据的权重大于设定的安全性阈值时，将所述新数据划分为不同的数据块，分别存储至同一存储阵列中的不同位置；
当所述新数据的大小小于指定阈值，且新数据的权重不大于设定的安全性阈值时，将所述新数据存储至至少两个存储阵列中。
6.如权利要求1所述的系统，其特征在于，当所述待处理任务为数据子块时，从所述数据子块中获取上一数据子块对应的存储地址，然后根据所述数据子块的权重确定所述数据子块的存储策略；
根据所述存储策略确定对应的存储阵列，并获取分配给所述存储策略对应的存储阵列的计算模块；
然后使用所述计算模块执行数据子块的存储。
7.如权利要求1所述的系统，其特征在于，在确定待处理任务之前，还包括对数据进行分流处理。
8.一种基于权利要求1-7任一项所述系统的数据存储方法，其特征在于，所述方法包括：
当所述系统接收到待处理任务后，对所述待处理任务进行分流处理；
使用CPU和计算模块分别对分流后的待处理任务进行处理；
当CPU对分流后的待处理任务处理完成后，确定对应的存储阵列，然后经过与存储阵列对应的计算模块执行存储操作；
当计算模块对分流后的待处理任务处理完成后，进行存储操作；
其中，当CPU和、或计算模块负载变大时，使用空闲计算模块进行算力补充。
CN202110336869.3A 2021-03-30 2021-03-30 一种数据存储系统 Active CN112732202B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110336869.3A CN112732202B (zh) 2021-03-30 2021-03-30 一种数据存储系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110336869.3A CN112732202B (zh) 2021-03-30 2021-03-30 一种数据存储系统

Publications (2)

Publication Number Publication Date
CN112732202A true CN112732202A (zh) 2021-04-30
CN112732202B CN112732202B (zh) 2021-06-29

Family

ID=75596003

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110336869.3A Active CN112732202B (zh) 2021-03-30 2021-03-30 一种数据存储系统

Country Status (1)

Country Link
CN (1) CN112732202B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113377293A (zh) * 2021-07-08 2021-09-10 支付宝(杭州)信息技术有限公司 用于在存储设备中进行计算的方法及装置、存储设备
CN115098023A (zh) * 2022-06-22 2022-09-23 浙江威固信息技术有限责任公司 一种阵列式存储器及存储器单元控制方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108777155A (zh) * 2018-08-02 2018-11-09 北京知存科技有限公司 闪存芯片
CN109766309A (zh) * 2018-12-29 2019-05-17 北京航空航天大学 自旋存算一体芯片
CN110650609A (zh) * 2019-10-10 2020-01-03 珠海与非科技有限公司 一种分布式储存的云服务器
CN111488114A (zh) * 2019-01-28 2020-08-04 北京灵汐科技有限公司 一种可重构的处理器架构及计算设备

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108777155A (zh) * 2018-08-02 2018-11-09 北京知存科技有限公司 闪存芯片
CN109766309A (zh) * 2018-12-29 2019-05-17 北京航空航天大学 自旋存算一体芯片
CN111488114A (zh) * 2019-01-28 2020-08-04 北京灵汐科技有限公司 一种可重构的处理器架构及计算设备
CN110650609A (zh) * 2019-10-10 2020-01-03 珠海与非科技有限公司 一种分布式储存的云服务器

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113377293A (zh) * 2021-07-08 2021-09-10 支付宝(杭州)信息技术有限公司 用于在存储设备中进行计算的方法及装置、存储设备
CN113377293B (zh) * 2021-07-08 2022-07-05 支付宝(杭州)信息技术有限公司 用于在存储设备中进行计算的方法及装置、存储设备
CN115098023A (zh) * 2022-06-22 2022-09-23 浙江威固信息技术有限责任公司 一种阵列式存储器及存储器单元控制方法
CN115098023B (zh) * 2022-06-22 2023-08-15 浙江威固信息技术有限责任公司 一种阵列式存储器及存储器单元控制方法

Also Published As

Publication number Publication date
CN112732202B (zh) 2021-06-29

Similar Documents

Publication Publication Date Title
CN112732202B (zh) 一种数据存储系统
CN108805266B (zh) 一种可重构cnn高并发卷积加速器
CN102004670B (zh) 一种基于MapReduce的自适应作业调度方法
CN110751280A (zh) 一种应用于卷积神经网络的可配置卷积加速器
KR101553649B1 (ko) 멀티 코어 장치 및 멀티 코어 장치의 작업 스케줄링 방법
CN107360206A (zh) 一种区块链共识方法、设备及系统
CN105718317A (zh) 一种任务调度方法及装置
CN110222818B (zh) 一种用于卷积神经网络数据存储的多bank行列交织读写方法
CN107229598A (zh) 一种面向卷积神经网络的低功耗电压可调卷积运算模块
CN102298561A (zh) 一种对存储设备进行多通道数据处理的方法、系统和装置
CN101030182A (zh) 执行dma数据传输的设备和方法
CN111930498B (zh) 一种高效的gpu资源分配优化方法和系统
US11789865B2 (en) Semiconductor device
CN111104211A (zh) 基于任务依赖的计算卸载方法、系统、设备及介质
EP3885911B1 (en) Method and system for tuning graphics processing unit (gpu) parameters of a gpu kernel
WO2020133463A1 (zh) 神经网络系统及数据处理技术
US20230069339A1 (en) Storage device, electronic device including storage device, and operating method of electronic device
CN112654081A (zh) 用户分簇及资源分配优化方法、系统、介质、设备及应用
TWI696961B (zh) 深度神經網路硬體加速器與其操作方法
CN112306951B (zh) 一种基于fpga的cnn-svm资源高效型加速架构
CN110209350B (zh) 一种混合存储架构hpc系统中应用i/o请求的动态调度方法
JP2007172322A (ja) 分散処理型マルチプロセッサシステム、制御方法、マルチプロセッサ割り込み制御装置及びプログラム
KR20210077348A (ko) 데이터 처리 시스템 및 그 동작 방법
EP2829028B1 (en) Memory architecture determining the number of replicas stored in memory banks or devices according to a packet size
CN115204364A (zh) 一种缓存空间动态分配的卷积神经网络硬件加速装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant