CN209388306U - 抗工艺偏差的模拟向量-矩阵乘法运算电路 - Google Patents
抗工艺偏差的模拟向量-矩阵乘法运算电路 Download PDFInfo
- Publication number
- CN209388306U CN209388306U CN201920246762.8U CN201920246762U CN209388306U CN 209388306 U CN209388306 U CN 209388306U CN 201920246762 U CN201920246762 U CN 201920246762U CN 209388306 U CN209388306 U CN 209388306U
- Authority
- CN
- China
- Prior art keywords
- semiconductor device
- programmable semiconductor
- matrix multiplication
- multiplication operation
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000011159 matrix material Substances 0.000 title claims abstract description 96
- 238000004088 simulation Methods 0.000 title claims abstract description 84
- 238000000034 method Methods 0.000 title claims abstract description 58
- 239000004065 semiconductor Substances 0.000 claims abstract description 180
- 238000007667 floating Methods 0.000 claims description 11
- 239000000758 substrate Substances 0.000 claims description 10
- 230000001276 controlling effect Effects 0.000 claims description 6
- 230000001105 regulatory effect Effects 0.000 claims description 6
- 230000005611 electricity Effects 0.000 claims description 5
- 230000032258 transport Effects 0.000 claims description 3
- 238000006243 chemical reaction Methods 0.000 abstract description 17
- 230000008878 coupling Effects 0.000 abstract description 16
- 238000010168 coupling process Methods 0.000 abstract description 16
- 238000005859 coupling reaction Methods 0.000 abstract description 16
- 238000010586 diagram Methods 0.000 description 6
- 230000008569 process Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 238000004364 calculation method Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 230000005641 tunneling Effects 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000003750 conditioning effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007418 data mining Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Landscapes
- Logic Circuits (AREA)
Abstract
本实用新型实施例提供的抗工艺偏差的栅极耦合或源极耦合的模拟向量‑矩阵乘法运算电路，包括：用于执行模拟向量‑矩阵乘法运算的可编程半导体器件阵列以及具有多个转换支路的转换装置；对于栅极耦合的模拟向量‑矩阵乘法运算电路，每个该转换支路均包括：多个并联的可编程半导体器件，对于源极耦合的模拟向量‑矩阵乘法运算电路，每个所述转换支路包括：运算放大器以及多个并联的可编程半导体器件，其中，通过在转换支路设置多个可编程半导体器件，能够抑制器件参数偏差的影响，解决矩阵中不同行或者不同列的工作基准不一致的问题，有效提高了模拟向量‑矩阵乘法运算精度。
Description
技术领域
本实用新型涉及半导体集成电路领域，尤其涉及一种抗工艺偏差的模拟向量-矩阵乘法运算电路。
背景技术
矩阵乘法运算广泛应用于图像处理、推荐系统、数据降维等数据挖掘领域，向量-矩阵乘法是一种常用的算术运算函数。随着对高性能与低功耗的极致追求，越来越多的系统采用硬件电路直接实现向量-矩阵乘法运算，尤其地，基于可编程半导体器件的模拟向量-矩阵乘法运算电路得到芯片设计者的青睐。
现有的模拟向量-矩阵乘法电路通常需要设置转换电路用于形成比例镜像电路，同时将模拟电流信号转换为模拟电压信号，进而对模拟电压信号进行模拟向量-矩阵乘法运算，因此，转换电路的稳健性非常重要，其直接影响了后续电路的工作点。
但是，由于制造工艺偏差的影响，现有模拟向量-矩阵乘法电路中的转换电路中的不同器件之间存在参数偏差，比如器件尺寸、门限电压等，从而导致进行矩阵中不同行或者不同列的工作基准不一致，直接影响模拟向量-矩阵乘法运算精度。
实用新型内容
有鉴于此，本实用新型提供了一种抗工艺偏差的模拟向量-矩阵乘法运算电路，通过在每个转换支路中均设置多个可编程半导体器件，能够抑制工艺参数偏差的影响，解决可编程半导体器件阵列中不同行或者不同列的工作基准不一致的问题，有效提高了模拟向量-矩阵乘法运算的精度。
为了实现上述目的，本实用新型采用如下技术方案：
第一方面，提供一种抗工艺偏差的栅极耦合模拟向量-矩阵乘法运算电路，包括：用于执行模拟向量-矩阵乘法运算的可编程半导体器件阵列以及具有多个转换支路的转换装置；
该可编程半导体器件阵列中，每一行的所有可编程半导体器件的栅极均连接至同一模拟电压输入端，多行可编程半导体器件对应连接多个模拟电压输入端；
每个该转换支路均包括：用于接收模拟电流输入信号的模拟电流输入端以及用于输出模拟电压输出信号的模拟电压输出端，该模拟电压输出端对应连接一个模拟电压输入端，
该转换支路还包括：多个并联的可编程半导体器件，每个该可编程半导体器件的栅极与漏极相连，并连接至模拟电流输入端，对应产生模拟电压输出信号，输出至该模拟电压输出端；每个该可编程半导体器件的源极接入第一偏置电压。
进一步地，该可编程半导体器件阵列中，每一列的所有可编程半导体器件的漏极均连接至同一第一端，多列可编程半导体器件对应连接多个第一端，每一列的所有可编程半导体器件的源极均连接至同一第二端，多列可编程半导体器件对应连接多个第二端，每个该可编程半导体器件的阈值电压均可调节；
其中，该第一端为偏置电压输入端，该第二端为模拟电流输出端，
或者，该第一端为模拟电流输出端，该第二端为偏置电压输入端。
进一步地，抗工艺偏差的栅极耦合模拟向量-矩阵乘法运算电路还包括：
编程电路，连接可编程半导体器件阵列中每一个可编程半导体器件的源极、栅极和/或衬底，用于调控可编程半导体器件的阈值电压。
进一步地，抗工艺偏差的栅极耦合模拟向量-矩阵乘法运算电路还包括：电流检测输出电路，连接在该模拟电流输出端之后，用于对该模拟电流输出端输出的模拟电流输出信号进行处理和输出。
进一步地，该可编程半导体器件采用浮栅晶体管。
第二方面，提供一种抗工艺偏差的源极耦合模拟向量-矩阵乘法运算电路，包括：用于执行模拟向量-矩阵乘法运算的可编程半导体器件阵列以及具有多个转换支路的转换装置；
该可编程半导体器件阵列中，每一列的所有可编程半导体器件的源极均连接至同一模拟电压输入端，多列可编程半导体器件对应连接多个模拟电压输入端；
每个该转换支路对应连接一个模拟电压输入端，用于将一模拟电流输入信号转换为模拟电压输入信号并输至对应的模拟电压输入端，
该转换支路包括：运算放大器以及多个并联的可编程半导体器件；
多个可编程半导体器件的漏极均连接至该运算放大器的反相输入端，源极均连接至该运算放大器的输出端，栅极均连接固定偏压；
该运算放大器的正相输入端连接该固定偏压，输出端连接至对应的该模拟电压输入端。
进一步地，该可编程半导体器件阵列中，每一行的所有可编程半导体器件的栅极均连接至同一偏置电压输入端，多行可编程半导体器件对应连接多个偏置电压输入端，每一列的所有可编程半导体器件的漏极均连接至同一个模拟电流输出端，多列可编程半导体器件对应连接多个模拟电流输出端，其中，每个该可编程半导体器件的阈值电压均可调节。
进一步地，抗工艺偏差的源极耦合模拟向量-矩阵乘法运算电路还包括：
编程电路，连接可编程半导体器件阵列中每一个可编程半导体器件的源极、栅极和/或衬底，用于调控可编程半导体器件的阈值电压。
进一步地，抗工艺偏差的源极耦合模拟向量-矩阵乘法运算电路，还包括：电流检测输出电路，连接在该模拟电流输出端之后，用于对该模拟电流输出端输出的模拟电流输出信号进行处理和输出。
进一步地，该可编程半导体器件采用浮栅晶体管。
本实用新型实施例提供的抗工艺偏差的栅极耦合模拟向量-矩阵乘法运算电路，包括：用于执行模拟向量-矩阵乘法运算的可编程半导体器件阵列以及具有多个转换支路的转换装置；每个该转换支路均包括：用于接收模拟电流输入信号的模拟电流输入端以及用于输出模拟电压输出信号的模拟电压输出端，该模拟电压输出端对应连接一个模拟电压输入端，该转换支路包括：多个并联的可编程半导体器件，每个该可编程半导体器件的栅极与漏极相连，并连接至模拟电流输入端，对应产生模拟电压输出信号，输出至该模拟电压输出端；每个该可编程半导体器件的源极接入第一偏置电压，其中，通过每个转换支路中均设置多个可编程半导体器件，能够抑制器件参数偏差的影响，解决矩阵中不同行或者不同列的工作基准不一致的问题，有效提高了模拟向量-矩阵乘法运算精度。
另一方面，本实用新型实施例还提供一种抗工艺偏差的源极耦合模拟向量-矩阵乘法运算电路，包括：用于执行模拟向量-矩阵乘法运算的可编程半导体器件阵列以及具有多个转换支路的转换装置；每个该转换支路对应连接一个模拟电压输入端，用于将一模拟电流输入信号转换为模拟电压输入信号并输至对应的模拟电压输入端，该转换支路包括：运算放大器以及多个并联的可编程半导体器件；多个可编程半导体器件的漏极均连接至该运算放大器的反相输入端，源极均连接至该运算放大器的输出端，栅极均连接固定偏压；该运算放大器的正相输入端连接该固定偏压，输出端连接至对应的该模拟电压输入端，其中，通过每个转换支路中均设置多个可编程半导体器件，能够抑制器件参数偏差的影响，解决矩阵中不同行或者不同列的工作基准不一致的问题，有效提高了模拟向量-矩阵乘法运算精度。
为让本实用新型的上述和其他目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附图式，作详细说明如下。
附图说明
为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1A为一种栅极耦合、源极求和的模拟向量-矩阵乘法运算电路的示意图一；
图1B为一种栅极耦合、漏极求和的模拟向量-矩阵乘法运算电路的示意图二；
图2示出了本实用新型实施例抗工艺偏差的栅极耦合模拟向量-矩阵乘法运算电路；
图3为一种源极耦合、漏极求和的模拟向量-矩阵乘法运算电路的示意图；
图4示出了本实用新型另一实施例抗工艺偏差的源极耦合模拟向量-矩阵乘法运算电路。
具体实施方式
下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
本实用新型中应用了具体实施例对本实用新型的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本实用新型的方法及其核心思想；同时，对于本领域的一般技术人员，依据本实用新型的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本实用新型的限制。
图1A为一种栅极耦合、源极求和的模拟向量-矩阵乘法运算电路的示意图。如图1所示，该栅极耦合、源极求和的模拟向量-矩阵乘法运算电路包括：M个模拟电压输入端、一个M行×N列的可编程半导体器件阵列、N个第一端以及N个第二端，其中，第一端为偏置电压输入端，第二端为模拟电流输出端。
该可编程半导体器件阵列中，每一行的所有可编程半导体器件的栅极均连接至同一模拟电压输入端，M行可编程半导体器件对应连接M个模拟电压输入端，每一列的所有可编程半导体器件的漏极均连接至同一偏置电压输入端，N列可编程半导体器件对应连接N个偏置电压输入端，每一列的所有可编程半导体器件的源极均连接至同一个模拟电流输出端，N列可编程半导体器件对应连接N个模拟电流输出端，其中，每个可编程半导体器件的阈值电压均可调节。N为大于等于零的正整数，M为大于等于零的正整数，M和N可以相等，也可以不等。
通过上述电路连接方式，形成栅极耦合、源极求和的拓扑结构。
其中，通过预先按照一定规则动态调节各可编程半导体器件的阈值电压VTH，可将各可编程半导体器件看作一个可变的等效模拟权重(记为Wk,j，其中0＜k＜M和0＜j＜N分别代表行号和列号)，相当于存储一个模拟数据，而可编程半导体器件阵列则存储一个模拟数据阵列电路工作时，将一列模拟电压信号V1～VM分别施加至M行可编程半导体器件，每个可编程半导体器件的源极输出电流等于栅压乘以该可编程半导体器件的权重，即Ik,1＝VkWk,1，Ik,N＝VkWk,N，因为每一列的所有可编程半导体器件的源极均连接至同一个模拟电流输出端，所以在该模拟电流输出端的电流Ij为该列所有可编程半导体器件的源极电流之和，即为 多个模拟电流输出端输出多个电流和实现矩阵乘法运算功能。
图1B为一种栅极耦合、漏极求和的模拟向量-矩阵乘法运算电路的示意图。该模拟向量-矩阵乘法运算电路包括：M个模拟电压输入端、一个M行×N列的的可编程半导体器件阵列、N个第一端以及N个第二端，其中，第一端为模拟电流输出端，第二端为偏置电压输入端。
该可编程半导体器件阵列中，每一行的所有可编程半导体器件的栅极均连接至同一模拟电压输入端，M行可编程半导体器件对应连接M个模拟电压输入端，每一列的所有可编程半导体器件的源极均连接至同一偏置电压输入端，N列可编程半导体器件对应连接N个偏置电压输入端，每一列的所有可编程半导体器件的漏极均连接至同一个模拟电流输出端，N列可编程半导体器件对应连接N个模拟电流输出端，其中，每个可编程半导体器件的阈值电压均可调节。N为大于等于零的正整数，M为大于等于零的正整数，M和N可以相等，也可以不等。
通过上述电路连接方式，形成栅极耦合、漏极求和的拓扑结构，其实现矩阵乘法运算的过程与图1A所示栅极耦合、源极求和的模拟向量-矩阵乘法运算电路相同，在此不再赘述。
图2示出了本实用新型实施例抗工艺偏差的栅极耦合模拟向量-矩阵乘法运算电路。如图2所示，该抗工艺偏差的栅极耦合模拟向量-矩阵乘法运算电路包括：用于执行模拟向量-矩阵乘法运算的可编程半导体器件阵列1以及具有多个转换支路21～2M的转换装置2；
该可编程半导体器件阵列中，每一行的所有可编程半导体器件的栅极均连接至同一模拟电压输入端，多行可编程半导体器件对应连接多个模拟电压输入端。其中，该可编程半导体器件阵列可采用如图1A所示栅极耦合、源极求和的拓扑结构，也可采用如图1B所示栅极耦合、漏极求和的拓扑结构，具体描述参见上述，在此不再赘述。
其中，多个转换支路21～2M中，每个转换支路均包括：用于接收模拟电流输入信号的模拟电流输入端以及用于输出模拟电压输出信号的模拟电压输出端，该模拟电压输出端对应连接一个模拟电压输入端，
以转换支路21为例，该转换支路包括：模拟电流输入端I1、模拟电压输出端O1、多个并联的可编程半导体器件，每个该可编程半导体器件的栅极与漏极相连，并连接至模拟电流输入端，对应产生模拟电压输出信号，输出至该模拟电压输出端；每个该可编程半导体器件的源极接入第一偏置电压。
其中，可以理解的是，该源极接入的第一偏置电压可以为地电压，即该源极接地。
在上述实施例中，该可编程半导体器件可采用浮栅晶体管实现。
电路工作时，将一列模拟电流输入信号Iin1～IinM通过转换装置2中的多个转换支路21～2M对应转换为一列模拟电压输入信号V1～VM后分别施加至M行可编程半导体器件。
其中，通过采用包含多个转换支路的转换装置，每个转换支路中均设置多个可编程半导体器件，使得该转换支路的实际工作点是多个可编程半导体器件工作点的平均值，从而大大减小工艺偏差带来的影响，在实际电路实现中，可编程半导体器件的数量可以根据实际需求选取，以折中稳健性和面积开销。
在一个可选的实施例中，该抗工艺偏差的栅极耦合模拟向量-矩阵乘法运算电路还可以包括：编程电路。
编程电路连接可编程半导体器件阵列中每一个可编程半导体器件的源极、栅极和/或衬底，用于调控可编程半导体器件的阈值电压。
优选地，编程电路包括：电压产生电路和电压控制电路，电压产生电路用于产生编程电压或者擦除电压，电压控制电路用于将编程电压加载至选定的可编程半导体器件的源极，或者，将擦除电压加载至选定的可编程半导体器件的栅极或衬底，以调控可编程半导体器件的阈值电压。
具体地，编程电路利用热电子注入效应，根据可编程半导体器件阈值电压需求数据，向可编程半导体器件的源极施加高电压，将沟道电子加速到高速，以增加可编程半导体器件的阈值电压。
并且，编程电路利用隧穿效应，根据可编程半导体器件阈值电压需求数据，向可编程半导体器件的栅极或衬底施加高电压，从而减少可编程半导体器件的阈值电压。
在一个可选的实施例中，该抗工艺偏差的栅极耦合模拟向量-矩阵乘法运算电路还可以包括：控制器。
控制器连接编程电路，通过控制编程电路工作，调节投入工作的可编程半导体器件的数量以及各可编程半导体器件的阈值电压，以适应-矩阵乘法运算需求。
在一个可选的实施例中，该抗工艺偏差的栅极耦合模拟向量-矩阵乘法运算电路还可以包括：行列译码器，用于选通待编程的可编程半导体器件。
在一个可选的实施例中，该抗工艺偏差的栅极耦合模拟向量-矩阵乘法运算电路还可以包括：偏置电压产生电路，用于产生预设的偏置电压，输入至偏置电压输入端或转换支路中可编程半导体器件的源极，可以理解的是，该抗工艺偏差的栅极耦合模拟向量-矩阵乘法运算电路还可以不设置偏置电压产生电路，通过复用编程电路中的电压产生电路，控制该电压产生电路产生预设的偏置电压，输入至偏置电压输入端或转换支路中可编程半导体器件的源极。
在一个可选的实施例中，该抗工艺偏差的栅极耦合模拟向量-矩阵乘法运算电路还可以包括：电流检测输出电路，连接在模拟电流输出端之后，用于对模拟电流输出端输出的模拟电流输出信号进行处理和输出。
其中，通过该电流检测输出电路对运算完的电流进行精确处理并输出，或者接到下一个可编程半导体阵列的输入，能够有效实现电流精准输出。
在一个可选的实施例中，电流检测输出电路可以包括：多个运算放大器，每个所述运算放大器的正相输入端连接第二偏压Vs，反相输入端连接至对应的所述模拟电流输出端，并且，反相输入端与输出端之间连接一电阻器或晶体管等。
其中，该正相输入端一般为接地，该运算放大器将模拟电流输出端的电压控制在与正相输入端的电压相等，用来保证可编程半导体器件的栅源电压VGS仅由该可编程半导体器件对应的输入电压控制，进而使得运算放大器的输出端电压代表对应列可编程半导体器件的输出电流的幅度。
综上所述，本实用新型实施例提供的抗工艺偏差的栅极耦合模拟向量-矩阵乘法运算电路，通过设置多个转换支路，每个转换支路中均设置多个可编程半导体器件，能够抑制器件参数偏差的影响，解决矩阵中不同行或者不同列的工作基准不一致的问题，有效提高了模拟向量-矩阵乘法运算精度。
图3为一种源极耦合、漏极求和的模拟向量-矩阵乘法运算电路的示意图。如图3所示，该模拟向量-矩阵乘法运算电路包括：N个模拟电压输入端、一个M行×N列的可编程半导体器件阵列、M个偏置电压输入端以及N个模拟电流输出端。
该可编程半导体器件阵列中，每一列的所有可编程半导体器件的源极均连接至同一模拟电压输入端，N列可编程半导体器件对应连接N个模拟电压输入端，每一行的所有可编程半导体器件的栅极均连接至同一偏置电压输入端，M行可编程半导体器件对应连接M个偏置电压输入端，每一列的所有可编程半导体器件的漏极均连接至同一个模拟电流输出端，N列可编程半导体器件对应连接N个模拟电流输出端，其中，每个可编程半导体器件的阈值电压均可调节。N为大于等于零的正整数，M为大于等于零的正整数，M和N可以相等，也可以不等。
通过上述电路连接方式，形成源极耦合、漏极求和的拓扑结构。其实现矩阵乘法运算的过程与图1A和图1B所示电路的原理相同，在此不再赘述。
图4示出了本实用新型另一实施例抗工艺偏差的源极耦合模拟向量-矩阵乘法运算电路。如图4所示，该抗工艺偏差的源极耦合模拟向量-矩阵乘法运算电路包括：用于执行模拟向量-矩阵乘法运算的可编程半导体器件阵列10以及具有多个转换支路201～20N的转换装置20；
该可编程半导体器件阵列10中，每一列的所有可编程半导体器件的源极均连接至同一模拟电压输入端，多列可编程半导体器件对应连接多个模拟电压输入端。其中，该可编程半导体器件阵列可采用如图3所示源极耦合、漏极求和的拓扑结构，具体描述参见上述，在此不再赘述。
其中，多个转换支路201～20N中，每个该转换支路对应连接一个模拟电压输入端，用于将一模拟电流输入信号转换为模拟电压输入信号并输至对应的模拟电压输入端，
该转换支路包括：运算放大器以及多个并联的可编程半导体器件；
多个可编程半导体器件的漏极均连接至该运算放大器的反相输入端，源极均连接至该运算放大器的输出端，栅极均连接固定偏压；
该运算放大器的正相输入端连接该固定偏压，输出端连接至对应的该模拟电压输入端。
该实施例中，运算放大器的反相输入端用于接收模拟电流输入信号Iin1～IinN。
可选地，转换装置20中可编程半导体器件可采用浮栅晶体管实现。
电路工作时，将一行模拟电流输入信号Iin1～IinN通过转换装置20的多个转换支路201～20N转换为一行模拟电压输入信号V1～VN后分别施加至N列可编程半导体器件。
其中，通过采用包含多个转换支路的转换装置，每个转换支路中均设置多个可编程半导体器件，使得该转换支路的实际工作点是多个可编程半导体器件的工作点的平均值，从而大大减小工艺偏差带来的影响，在实际电路实现中，可编程半导体器件的数量可以根据实际需求选取，以折中稳健性和面积开销。
在一个可选的实施例中，该抗工艺偏差的源极耦合模拟向量-矩阵乘法运算电路还可以包括：编程电路
编程电路连接可编程半导体器件阵列中每一个可编程半导体器件的源极、栅极和/或衬底，用于调控可编程半导体器件的阈值电压。
在一个优选的实施例中，编程电路包括：电压产生电路和电压控制电路，电压产生电路用于产生编程电压或者擦除电压，电压控制电路用于将编程电压加载至选定的可编程半导体器件的源极，或者，将擦除电压加载至选定的可编程半导体器件的栅极或衬底，以调控可编程半导体器件的阈值电压。
具体地，编程电路利用热电子注入效应，根据可编程半导体器件阈值电压需求数据，向可编程半导体器件的源极施加高电压，将沟道电子加速到高速，以增加可编程半导体器件的阈值电压。
并且，编程电路利用隧穿效应，根据可编程半导体器件阈值电压需求数据，向可编程半导体器件的栅极或衬底施加高电压，从而减少可编程半导体器件的阈值电压。
在一个可选的实施例中，该抗工艺偏差的源极耦合模拟向量-矩阵乘法运算电路还可以包括：控制器
控制器连接编程电路，通过控制编程电路工作，调节投入工作的可编程半导体器件的数量以及各可编程半导体器件的阈值电压，以适应-矩阵乘法运算需求。
在一个可选的实施例中，该抗工艺偏差的源极耦合模拟向量-矩阵乘法运算电路还可以包括：行列译码器，用于选通待编程的可编程半导体器件。
在一个可选的实施例中，该抗工艺偏差的源极耦合模拟向量-矩阵乘法运算电路还可以包括：偏置电压产生电路，用于产生预设的偏置电压，输入至偏置电压输入端或可编程半导体器件的栅极或运算放大器的正相输入端，可以理解的是，该抗工艺偏差的源极耦合模拟向量-矩阵乘法运算电路还可以不设置偏置电压产生电路，通过复用编程电路中的电压产生电路，控制该电压产生电路产生预设的偏置电压，输入至偏置电压输入端或可编程半导体器件的栅极或运算放大器的正相输入端。
在一个可选的实施例中，该抗工艺偏差的源极耦合模拟向量-矩阵乘法运算电路还可以包括：电流检测输出电路，连接在模拟电流输出端之后，用于对模拟电流输出端输出的模拟电流输出信号进行处理和输出。
其中，通过该电流检测输出电路对运算完的电流进行精确处理并输出，或者接到下一个可编程半导体阵列的输入，能够有效实现电流精准输出。
在一个可选的实施例中，电流检测输出电路可以包括：多个运算放大器，每个运算放大器的正相输入端连接第二固定偏置Vs，反相输入端连接至对应的模拟电流输出端，并且，反相输入端与输出端之间连接一电阻器或晶体管等。
其中，该第二固定偏置一般为高电压，该运算放大器将模拟电流输出端的电压控制在与正相输入端的电压相等，用来保证可编程半导体器件的栅源电压VGS仅由该可编程半导体器件对应的输入电压控制，进而使得运算放大器的输出端电压代表对应列可编程半导体器件的输出电流的幅度。
综上所述，本实用新型实施例提供的抗工艺偏差的源极耦合模拟向量-矩阵乘法运算电路，通过设置多个转换支路，每个转换支路中均设置多个可编程半导体器件，能够抑制器件参数偏差的影响，解决矩阵中不同行或者不同列的工作基准不一致的问题，有效提高了模拟向量-矩阵乘法运算精度。
本实用新型实施例还提供一种存储装置，包括上述抗工艺偏差的栅极耦合模拟向量-矩阵乘法运算电路或抗工艺偏差的源极耦合模拟向量-矩阵乘法运算电路。该存储装置上集成上述模拟向量-矩阵乘法运算电路，直接在存储装置中对模拟信号进行向量-矩阵乘法运算，不需要在存储器与处理器之间来回传输数据，提高处理性能，降低功耗与成本开销。
优选地，该存储装置为快闪存储器或电可擦可编程只读存储器。
优选地，该快闪存储器是NOR型快闪存储器。
本实用新型实施例还提供一种芯片，包括上述抗工艺偏差的栅极耦合模拟向量-矩阵乘法运算电路或抗工艺偏差的源极耦合模拟向量-矩阵乘法运算电路。
上述各实施例中，浮栅晶体管可为SONOS型浮栅晶体管(floating-gatetransistor)、分裂式浮栅晶体管(Split-gate floating-gate transistor)或电荷式浮栅晶体管(Charge-trapping floating-gate transistor)，包括但不限于此，所有能够通过调节浮栅中电子数量而调节晶体管本身阈值电压的晶体管均属于本实用新型实施例的保护范围。
本实用新型实施例抗工艺偏差的栅极耦合模拟向量-矩阵乘法运算电路或抗工艺偏差的源极耦合模拟向量-矩阵乘法运算电路、存储装置以及芯片，可用于计算机、手机、平板电脑等终端中执行相关运算，对于该模拟向量-矩阵乘法运算电路的其它必不可少的组成部分均为本领域的普通技术人员应该理解具有的，在此不做赘述，也不应作为对本实用新型的限制。
本实用新型中应用了具体实施例对本实用新型的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本实用新型的方法及其核心思想；同时，对于本领域的一般技术人员，依据本实用新型的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本实用新型的限制。
Claims (10)
1.一种抗工艺偏差的栅极耦合模拟向量-矩阵乘法运算电路，其特征在于，包括：用于执行模拟向量-矩阵乘法运算的可编程半导体器件阵列以及具有多个转换支路的转换装置；
所述可编程半导体器件阵列中，每一行的所有可编程半导体器件的栅极均连接至同一模拟电压输入端，多行可编程半导体器件对应连接多个模拟电压输入端；
每个所述转换支路均包括：用于接收模拟电流输入信号的模拟电流输入端以及用于输出模拟电压输出信号的模拟电压输出端，所述模拟电压输出端对应连接一个模拟电压输入端，
所述转换支路还包括：多个并联的可编程半导体器件，每个所述可编程半导体器件的栅极与漏极相连，并连接至模拟电流输入端，对应产生模拟电压输出信号，输出至所述模拟电压输出端；每个所述可编程半导体器件的源极接入第一偏置电压。
2.根据权利要求1所述的抗工艺偏差的栅极耦合模拟向量-矩阵乘法运算电路，其特征在于，
所述可编程半导体器件阵列中，每一列的所有可编程半导体器件的漏极均连接至同一第一端，多列可编程半导体器件对应连接多个第一端，每一列的所有可编程半导体器件的源极均连接至同一第二端，多列可编程半导体器件对应连接多个第二端，每个所述可编程半导体器件的阈值电压均可调节；
其中，所述第一端为偏置电压输入端，所述第二端为模拟电流输出端，
或者，所述第一端为模拟电流输出端，所述第二端为偏置电压输入端。
3.根据权利要求2所述的抗工艺偏差的栅极耦合模拟向量-矩阵乘法运算电路，其特征在于，还包括：
编程电路，连接可编程半导体器件阵列中每一个可编程半导体器件的源极、栅极和/或衬底，用于调控可编程半导体器件的阈值电压。
4.根据权利要求3所述的抗工艺偏差的栅极耦合模拟向量-矩阵乘法运算电路，其特征在于，还包括：电流检测输出电路，连接在所述模拟电流输出端之后，用于对所述模拟电流输出端输出的模拟电流输出信号进行处理和输出。
5.根据权利要求1至4任一项所述的抗工艺偏差的栅极耦合模拟向量-矩阵乘法运算电路，其特征在于，所述可编程半导体器件采用浮栅晶体管。
6.一种抗工艺偏差的源极耦合模拟向量-矩阵乘法运算电路，其特征在于，包括：用于执行模拟向量-矩阵乘法运算的可编程半导体器件阵列以及具有多个转换支路的转换装置；
所述可编程半导体器件阵列中，每一列的所有可编程半导体器件的源极均连接至同一模拟电压输入端，多列可编程半导体器件对应连接多个模拟电压输入端；
每个所述转换支路对应连接一个模拟电压输入端，用于将一模拟电流输入信号转换为模拟电压输入信号并输至对应的模拟电压输入端，
所述转换支路包括：运算放大器以及多个并联的可编程半导体器件；
多个可编程半导体器件的漏极均连接至所述运算放大器的反相输入端，源极均连接至所述运算放大器的输出端，栅极均连接固定偏压；
所述运算放大器的正相输入端连接所述固定偏压，输出端连接至对应的所述模拟电压输入端。
7.根据权利要求6所述的抗工艺偏差的源极耦合模拟向量-矩阵乘法运算电路，其特征在于，
所述可编程半导体器件阵列中，每一行的所有可编程半导体器件的栅极均连接至同一偏置电压输入端，多行可编程半导体器件对应连接多个偏置电压输入端，每一列的所有可编程半导体器件的漏极均连接至同一个模拟电流输出端，多列可编程半导体器件对应连接多个模拟电流输出端，其中，每个所述可编程半导体器件的阈值电压均可调节。
8.根据权利要求7所述的抗工艺偏差的源极耦合模拟向量-矩阵乘法运算电路，其特征在于，还包括：
编程电路，连接可编程半导体器件阵列中每一个可编程半导体器件的源极、栅极和/或衬底，用于调控可编程半导体器件的阈值电压。
9.根据权利要求8所述的抗工艺偏差的源极耦合模拟向量-矩阵乘法运算电路，其特征在于，还包括：电流检测输出电路，连接在所述模拟电流输出端之后，用于对所述模拟电流输出端输出的模拟电流输出信号进行处理和输出。
10.根据权利要求6至9任一项所述的抗工艺偏差的源极耦合模拟向量-矩阵乘法运算电路，其特征在于，所述可编程半导体器件采用浮栅晶体管。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201920246762.8U CN209388306U (zh) | 2019-02-26 | 2019-02-26 | 抗工艺偏差的模拟向量-矩阵乘法运算电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201920246762.8U CN209388306U (zh) | 2019-02-26 | 2019-02-26 | 抗工艺偏差的模拟向量-矩阵乘法运算电路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN209388306U true CN209388306U (zh) | 2019-09-13 |
Family
ID=67854275
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201920246762.8U Active CN209388306U (zh) | 2019-02-26 | 2019-02-26 | 抗工艺偏差的模拟向量-矩阵乘法运算电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN209388306U (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111611535A (zh) * | 2019-02-26 | 2020-09-01 | 北京知存科技有限公司 | 抗工艺偏差的模拟向量-矩阵乘法运算电路 |
| CN114117986A (zh) * | 2022-01-29 | 2022-03-01 | 深圳市芯茂微电子有限公司 | 一种运算器 |
| WO2024178275A1 (en) * | 2023-02-24 | 2024-08-29 | Ascenium, Inc. | Parallel processing architecture for branch path suppression |
-
2019
- 2019-02-26 CN CN201920246762.8U patent/CN209388306U/zh active Active
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111611535A (zh) * | 2019-02-26 | 2020-09-01 | 北京知存科技有限公司 | 抗工艺偏差的模拟向量-矩阵乘法运算电路 |
| CN114117986A (zh) * | 2022-01-29 | 2022-03-01 | 深圳市芯茂微电子有限公司 | 一种运算器 |
| WO2024178275A1 (en) * | 2023-02-24 | 2024-08-29 | Ascenium, Inc. | Parallel processing architecture for branch path suppression |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108763163A (zh) | 模拟向量-矩阵乘法运算电路 | |
| CN109086249A (zh) | 模拟向量-矩阵乘法运算电路 | |
| CN209388306U (zh) | 抗工艺偏差的模拟向量-矩阵乘法运算电路 | |
| CN208547942U (zh) | 模拟向量-矩阵乘法运算电路 | |
| CN106532711B (zh) | 随迭代和节点类型改变雅可比矩阵的牛顿法潮流计算方法 | |
| CN108446097A (zh) | 一种基于NOR Flash模块的数据运算方法 | |
| CN209182823U (zh) | 一种数模混合存算一体芯片以及用于神经网络的运算装置 | |
| CN106709243B (zh) | 含小阻抗支路电网的补偿法极坐标牛顿法潮流计算方法 | |
| CN106410811B (zh) | 首次迭代小阻抗支路端点改变雅可比矩阵的潮流计算方法 | |
| CN211016545U (zh) | 基于NAND Flash的存内计算芯片、存储装置以及终端 | |
| CN113593622B (zh) | 存内计算装置及运算装置 | |
| CN208569628U (zh) | 模拟向量-矩阵乘法运算电路 | |
| CN105701734B (zh) | 一种直流配电网含变流器的负荷功率电压特性仿真模型及仿真方法 | |
| CN106845025A (zh) | 氮化镓高电子迁移率晶体管大信号统计模型建模方法 | |
| CN208507187U (zh) | 闪存芯片 | |
| CN209103825U (zh) | 闪存单元、闪存模块以及闪存芯片 | |
| CN105631083A (zh) | 一种适用于电路仿真的高压igbt模块开关暂态模型建立方法 | |
| Larcher et al. | A new compact DC model of floating gate memory cells without capacitive coupling coefficients | |
| CN209388707U (zh) | 一种存算一体芯片 | |
| CN109284474A (zh) | 一种加法器辅助实现图像卷积运算的闪存系统及方法 | |
| CN108733126A (zh) | 基于Bezier多项式的光伏阵列最大功率跟踪方法 | |
| Zhang et al. | Fast Fourier transform (FFT) using flash arrays for noise signal processing | |
| CN107276589A (zh) | 冷备份系统高阻态高线性采样保持电路 | |
| JPWO2010041633A1 (ja) | シミュレーション方法及びシミュレーション装置 | |
| CN209514618U (zh) | 动态偏置模拟向量-矩阵乘法运算电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address | ||
| CP03 | Change of name, title or address |
Address after: Room 213-175, 2nd Floor, Building 1, No. 180 Kecheng Street, Qiaosi Street, Linping District, Hangzhou City, Zhejiang Province, 311100 Patentee after: Hangzhou Zhicun Computing Technology Co.,Ltd. Country or region after: China Address before: 1416, shining building, No. 35, Xueyuan Road, Haidian District, Beijing 100083 Patentee before: BEIJING WITINMEM TECHNOLOGY Co.,Ltd. Country or region before: China |