CN208271932U - 一种大功率紫外led垂直芯片封装结构 - Google Patents
一种大功率紫外led垂直芯片封装结构 Download PDFInfo
- Publication number
- CN208271932U CN208271932U CN201821048045.6U CN201821048045U CN208271932U CN 208271932 U CN208271932 U CN 208271932U CN 201821048045 U CN201821048045 U CN 201821048045U CN 208271932 U CN208271932 U CN 208271932U
- Authority
- CN
- China
- Prior art keywords
- layer
- substrate
- type
- light emitting
- epitaxial layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Led Devices (AREA)
Abstract
本实用新型公开了一种大功率紫外LED垂直芯片封装结构,发光外延层包括位于N型外延层背离第一衬底一侧的柱状外延阵列,且每一柱状外延包括依次垂直N型外延层叠加的多量子阱有源层、电子阻挡层和P型外延层,其中,相邻柱状外延之间由于具有间隙而被空气相互贯通,进而能够通过柱状外延阵列和外界空气两种界面之间的全反射及光线散射效应,增强紫外LED芯片的出光效率和散热效果,提高了紫外LED芯片的性能。此外,由于第二衬底的设置,使得更加容易将第二衬底和P型电极结构的剥离去除,而便于剩余发光结构转移连接至其他器件结构中。
Description
技术领域
本实用新型涉及紫外LED(Light Emitting Diode,发光二极管)芯片技术领域,更为具体的说,涉及一种大功率紫外LED垂直芯片封装结构。
背景技术
随着LED芯片技术的发展,发光二极管芯片的输出性能的不断提升、且其生产成本的不断降低,与目前传统的紫外光源相比,紫外LED芯片具有理论使用寿命长、高效率、稳定可靠、亮度均匀以及不含有毒物质等优点,在杀菌消毒、光固化以及通用照明等领域的广泛应用,近年来也越来越受到半导体照明行业的关注。但是,目前在图形化衬底模板、外延材料生长等过程中,由于结构设计不合理、LED外延片中内部接触层材料以及外延层结构之间的光吸收现象,而导致现有紫外LED芯片的光效差、亮度不高等问题。
实用新型内容
有鉴于此,本实用新型提供了一种大功率紫外LED垂直芯片封装结构,发光外延层包括有柱状外延阵列,且每一柱状外延包括依次垂直所述N型外延层叠加的多量子阱有源层、电子阻挡层、P型外延层和P型覆盖层,其中,相邻柱状外延之间由于具有间隙而被空气相互贯通,进而能够通过柱状外延阵列和外界空气两种界面之间的全反射及光线散射效应,增强紫外LED芯片的出光效率和散热效果,提高了紫外LED芯片的性能。此外,由于第二衬底的设置,使得更加容易将第二衬底和P型电极结构的剥离去除,而便于剩余发光结构转移连接至其他器件结构中。
为实现上述目的,本实用新型提供的技术方案如下:
一种大功率紫外LED垂直芯片封装结构,包括:
第一衬底;
位于所述第一衬底一表面的发光外延层,所述发光外延层包括:位于所述第一衬底表面的N型外延层,位于所述N型外延层背离所述第一衬底一侧的柱状外延阵列,且每一柱状外延包括依次垂直所述N型外延层叠加的多量子阱有源层、电子阻挡层和P型外延层;
位于所述发光外延层背离所述第一衬底一侧的反射层;
位于所述反射层背离所述第一衬底一侧的第二衬底,所述第二衬底与所述反射层之间键合连接;
以及,位于所述第一衬底背离所述发光外延层一侧的N型电极结构,及位于所述第二衬底背离所述第一衬底一侧的P型电极结构。
可选的,位于所述第一衬底与所述发光外延层之间还包括过渡结构层,所述过渡结构层包括:
位于所述第一衬底表面的缓冲层;
以及,位于所述缓冲层背离所述第一衬底一侧的超晶格层。
可选的,所述缓冲层为BN缓冲层。
可选的,所述柱状外延还包括位于所述P型外延层背离所述第一衬底一侧的P型覆盖层。
可选的,位于所述反射层与所述发光外延层之间还包括透明导电层。
可选的,位于所述第二衬底与所述P型电极结构之间还包括导电薄膜层。
可选的,所述导电薄膜层为石墨烯导电薄膜层。
可选的,所述N型电极结构包括:
位于所述第一衬底背离所述发光外延层一侧的N型欧姆接触层,其中,所述N型欧姆接触层通过穿透所述第一衬底的至少一个电极栓与所述N型外延层相连通,且所述电极栓的侧壁具有隔离层;
以及,位于所述N型欧姆接触层背离所述第一衬底一侧的N型电极;
及,所述P型电极结构包括:
位于所述第二衬底背离所述第一衬底一侧的P型欧姆接触层;
以及,位于所述P型欧姆接触层背离所述第一衬底一侧的P型电极。
相较于现有技术,本实用新型提供的技术方案至少具有以下优点:
本实用新型提供了一种大功率紫外LED垂直芯片封装结构,包括:第一衬底;位于所述第一衬底一表面的发光外延层,所述发光外延层包括:位于所述第一衬底表面的N型外延层,位于所述N型外延层背离所述第一衬底一侧的柱状外延阵列,且每一柱状外延包括依次垂直所述N型外延层叠加的多量子阱有源层、电子阻挡层和P型外延层;位于所述发光外延层背离所述第一衬底一侧的反射层;位于所述反射层背离所述第一衬底一侧的第二衬底,所述第二衬底与所述反射层之间键合连接;以及,位于所述第一衬底背离所述发光外延层一侧的N型电极结构,及位于所述第二衬底背离所述第一衬底一侧的P型电极结构。
由上述内容可知,本实用新型提供的技术方案,发光外延层包括有柱状外延阵列,且每一柱状外延包括依次垂直所述N型外延层叠加的多量子阱有源层、电子阻挡层和P型外延层,其中,相邻柱状外延之间由于具有间隙而被空气相互贯通,进而能够通过柱状外延阵列和外界空气两种界面之间的全反射及光线散射效应,增强紫外LED芯片的出光效率和散热效果,提高了紫外LED芯片的性能。此外,由于第二衬底的设置,使得更加容易将第二衬底和P型电极结构的剥离去除,而便于剩余发光结构转移连接至其他器件结构中。
附图说明
为了更清楚地说明本实用新型实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本实用新型的实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据提供的附图获得其他的附图。
图1为本申请实施例提供的一种紫外LED芯片的结构示意图;
图2为本申请实施例提供的一种紫外LED芯片的制作方法的流程图;
图3-图6为图2中各步骤对应的结构示意图;
图7-图17为发光外延层制作方法各步骤对应的结构示意图。
具体实施方式
下面将结合本实用新型实施例中的附图,对本实用新型实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本实用新型一部分实施例,而不是全部的实施例。基于本实用新型中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本实用新型保护的范围。
正如背景技术所述,目前在图形化衬底模板、外延材料生长等过程中,由于结构设计不合理、LED外延片中内部接触层材料以及外延层结构之间的光吸收现象,而导致现有紫外LED芯片的光效差、亮度不高等问题。
基于此,本申请实施例提供了一种大功率紫外LED垂直芯片封装结构及其制作方法,发光外延层包括有柱状外延阵列,且每一柱状外延包括依次垂直所述N型外延层叠加的多量子阱有源层、电子阻挡层、P型外延层和P型覆盖层,其中,相邻柱状外延之间由于具有间隙而被空气相互贯通,进而能够通过柱状外延阵列和外界空气两种界面之间的全反射及光线散射效应,增强紫外LED芯片的出光效率和散热效果,提高了紫外LED芯片的性能。此外,由于第二衬底的设置,使得更加容易将第二衬底和P型电极结构的剥离去除,而便于剩余发光结构转移连接至其他器件结构中。为实现上述目的,本申请实施例提供的技术方案如下,具体结合图1至图17对本申请实施例提供的技术方案进行详细的描述。
参考图1所示,为本申请实施例提供的一种大功率紫外LED垂直芯片封装结构的结构示意图,其中,大功率紫外LED垂直芯片封装结构包括:
第一衬底100;
位于所述第一衬底100一表面的发光外延层,所述发光外延层包括:位于所述第一衬底100表面的N型外延层210,位于所述N型外延层210背离所述第一衬底100一侧的柱状外延阵列,且每一柱状外延包括依次垂直所述N型外延层100叠加的多量子阱有源层221、电子阻挡层222和P型外延层223P;
位于所述发光外延层背离所述第一衬底100一侧的反射层300;
位于所述反射层300背离所述第一衬底100一侧的第二衬底600,所述第二衬底600与所述反射层300之间键合连接,其中,反射层300与第二衬底600之间具有键合层700;
以及,位于所述第一衬底100背离所述发光外延层一侧的N型电极结构400,及位于所述第二衬底600背离所述第一衬底100一侧的P型电极结构500。
由上述内容可知,本申请实施例提供的技术方案,发光外延层包括有柱状外延阵列,且每一柱状外延包括依次垂直所述N型外延层叠加的多量子阱有源层、电子阻挡层和P型外延层,其中,相邻柱状外延之间由于具有间隙而被空气相互贯通,进而能够通过柱状外延阵列和外界空气两种界面之间的全反射及光线散射效应,增强紫外LED芯片的出光效率和散热效果,提高了紫外LED芯片的性能。此外,由于第二衬底的设置,使得更加容易将第二衬底和P型电极结构的剥离去除,而便于剩余发光结构转移连接至其他器件结构中。
进一步的,为了优化本申请实施例提供的紫外LED芯片,其还可以包括更多结构层,下面对本申请实施例提供的更加优化的紫外LED芯片进行详细描述。具体结合图1所示,在本申请一实施例中,本申请提供的位于所述第一衬底100与所述发光外延层200之间还包括过渡结构层,所述过渡结构层包括:
位于所述第一衬底100表面的缓冲层110;
以及,位于所述缓冲层110背离所述第一衬底100一侧的超晶格层120。可选的,本申请实施例提供的所述缓冲层110可以为BN(氮化硼)缓冲层。
在本申请一实施例中,本申请提供的所述柱状外延还包括位于所述P型外延层223背离所述第一衬底100一侧的P型覆盖层224。
在本申请一实施例中,本申请提供的位于所述反射层300与所述发光外延层之间还包括透明导电层310。
在本申请一实施例中,本申请提供的位于所述第二衬底600与所述P型电极结构500之间还包括导电薄膜层320。可选的,本申请实施例提供的所述导电薄膜层320可以为石墨烯导电薄膜层。
在本申请一实施例中,本申请提供的所述N型电极结构400包括:
位于所述第一衬底100背离所述发光外延层一侧的N型欧姆接触层410,其中,所述N型欧姆接触层410通过穿透所述第一衬底100的至少一个电极栓430与所述N型外延层210相连通,且所述电极栓430的侧壁具有隔离层440;其中,在第一衬底100与N型外延层210之间还具有其他结构层时,电极栓430同样穿透该结构层而连通至N型外延层210;
以及,位于所述N型欧姆接触层410背离所述第一衬底100一侧的N型电极420;
及,所述P型电极结构500包括:
位于所述第二衬底600背离所述第一衬底100一侧的P型欧姆接触层510;
以及,位于所述P型欧姆接触层510背离所述第一衬底100一侧的P型电极520。
在本申请一实施例中,本申请提供的紫外LED芯片还包括有一钝化层130,钝化层130将紫外LED芯片裸露面包覆,且钝化层130对应P型电极520和N型电极420的区域为镂空区,将P型电极520和N型电极420裸露。
下面结合紫外LED芯片的制作方法及相关附图,对本申请实施例提供的紫外LED芯片相关技术进行更详细的描述。参考图2所示,为本申请实施例提供的一种大功率紫外LED垂直芯片封装结构的制作方法的流程图,其中,大功率紫外LED垂直芯片封装结构的制作方法包括:
S1、提供一第一衬底和第二衬底;
S2、在所述第一衬底一表面形成发光外延层,所述发光外延层包括:位于所述第一衬底表面的N型外延层,位于所述N型外延层背离所述第一衬底一侧的柱状外延阵列,且每一柱状外延包括依次垂直所述N型外延层叠加的多量子阱有源层、电子阻挡层和P型外延层;以及,在第二衬底一表面形成P型电极结构;
S3、在所述发光外延层背离所述第一衬底一侧形成反射层,且在所述第一衬底背离所述发光外延层一侧形成N型电极结构;
S4、将所述反射层背离所述第一衬底一侧及所述第二衬底背离所述P型电极结构一侧键合。
结合图3-图6所示,为图2中各步骤对应的结构示意图,结合各步骤对应结构示意图对本申请实施例提供的紫外LED芯片及其制作方法进行详细的描述。
参考图3所示,对应步骤S1,提供一第一衬底100和第二衬底600。
在本申请一实施例中,本申请提供的第一衬底100可以为蓝宝石衬底,其可以为c面的蓝宝石衬底。在获取第一衬底100后,可以对第一衬底100进行清洗、高温烘烤等预处理,以去除第一衬底100表面的污染物。
以及,在第一衬底100上形成发光外延层之前,还可以在第一衬底100上形成过渡结构层,其中,过渡结构层包括有依次形成的缓冲层110和超晶格层120,具体的,在传统的实验条件下,采用电子回旋共振等离子体溅射设备,选择在第一衬底100上先制备出缓冲层110,其中,缓冲层110选用厚度范围为10nm左右(包括10nm)的异质结构的BN材料得到BN缓冲层110,BN缓冲层110直接取代了传统的低温条件下所制备的AlN缓冲层,以通过选用高熔点、热稳定性好的BN材料做为缓冲层,有效的缓解了紫外LED芯片外延层结构之间的应力,提高了紫外LED芯片外延层结构中材料质量及晶体横向生长的速率,且同时降低了位错密度。
而后,采用MOCVD设备或MOVPE设备,基于BN缓冲层110的表面上继续依次外延0.1微米-1.4微米(包括端点值)厚度的超晶格层120,超晶格层可以为AlN/AlGaN超晶格层。其中,AlN/AlGaN超晶格层为多周期相互间隔分布结构,优选可以设置20个周期,每一周期中AlN/AlGaN超晶格结构包括厚度范围为20纳米-35纳米(包括端点值)的AlN层和厚度范围为20纳米-35纳米(包括端点值)的AlGaN层。
以及,在本申请一实施例中,本申请提供的第二衬底600为导电的硅衬底。其中,获取第二衬底600后,对第二衬底600进行前期的清洗等预处理,以去除第二衬底600表面的污染物。
参考图4所示,对应步骤S2,在所述第一衬底100一表面形成发光外延层,其中,第一衬底100表面形成于过渡结构层,发光外延层形成于过渡结构层表面,所述发光外延层包括:位于所述第一衬底100上的N型外延层210,位于所述N型外延层210背离所述第一衬底100一侧的柱状外延阵列,且每一柱状外延包括依次垂直所述N型外延层210叠加的多量子阱有源层221、电子阻挡层222和P型外延层223。以及,在第二衬底600一表面形成P型电极结构500。
在本申请一实施例中,形成AlN/AlGaN超晶格层120后,将反应设备的温度迅速升高到1050摄氏度-1100摄氏度(包括端点值)并维持稳定后,在AlN/AlGaN超晶格层120的表面上外延N型外延层210,其中,N型外延层210可以为N型AlGaN层,且N型外延层210的厚度范围为2微米(包括2微米)左右。
而后,在N型外延层210上继续进行外延,通过结合光刻、干法刻蚀、湿法刻蚀等工艺技术,在N型外延层210上形成柱状外延阵列,且相邻柱状外延之前具有空气间隙。柱状外延包括有依次形成的:厚度为62.5nm左右(包括62.5nm)的多量子阱有源层221、厚度为60nm左右(包括60nm)的电子阻挡层和厚度为10nm左右(包括10nm)的P型外延层223;此外,本申请实施例提供的柱状外延还可以在P型外延层223上继续外延厚度为100nm左右(包括100nm)的P型覆盖层224,其中,P型外延层223可以为P型AlGaN层,P型覆盖层224可以为P型GaN覆盖层。其中,相邻柱状外延之间由于具有间隙而被空气相互贯通,进而能够通过柱状外延阵列和外界空气两种界面之间的全反射及光线散射效应,增强紫外LED芯片的出光效率和散热效果,提高了紫外LED芯片的性能。
在本申请一实施例中,在第二衬底600的一表面,采用MOCVD设备、镀膜机或磁控溅射设备等,制备P型电极结构500,包括位于第二衬底600背离第一衬底100一侧形成P型欧姆接触层510,而后在P型欧姆接触层510背离第一衬底100一侧形成P型电极520。优选的,对P型电极520的表面进行粗化处理,优化其与外界线路连接的欧姆接触的方式和结合强度,P型电极优选导热导电性能好的Au/Sn合金,对此本申请不做具体限制。
进一步的,位于第二衬底600和P型电极结构500之间还形成有导电薄膜层320。其中,导电薄膜层320选用导电性能好、散热效果优越的石墨烯材料。
结合图7-图17对本申请实施例提供的发光外延层的制作方法进行更为详细的描述,其中图7-图17为发光外延层制作方法各步骤对应的结构示意图。其中,本申请实施例提供的所述发光外延层的制作过程包括:
参考图7所示,在所述第一衬底表面形成N型外延层。
需要说明的是,本申请实施例提的第一衬底100上形成有过渡结构层,故而,N型外延层210形成于超晶格层120上。
在本申请一实施例中,在高温条件小制备N型外延层210的过程中,考虑到芯片材料存在着对光线的反射和吸收,进而还可以结合外延层结构表面减薄处理技术,对N型外延层210的表面进行粗化处理,增强了发光外延层在垂直方向上N型外延层界面处的反光效率,使得紫外LED芯片的出光效率进一步增大,提高紫外LED芯片的光输出强度。
参考图8所示,在所述N型外延层210背离所述第一衬底100一侧形成掩膜层1000。
在N型外延层210上均匀沉积一种具有特定厚度的掩膜层,其中,掩膜层的材料可以选取常用SiO2材料。
参考图9所示,在所述掩膜层1000背离所述第一衬底100一侧沉积单层的球状颗粒层2000。
在本申请一实施例中,本申请提供的球状颗粒可以为聚苯乙烯球状颗粒,优选的,球状颗粒层为多个球状颗粒形成的单层结构,且每一球状颗粒与掩膜层表面形成点接触、且相邻球状颗粒之间接触,以得到均匀且单层的聚苯乙烯球状颗粒层。
参考图10所示,对所述球状颗粒层2000进行预设工艺处理,以使球状颗粒层2000的球状颗粒缩小且塌陷为岛状凸起。
对聚苯乙烯球状颗粒层可以进行加热预处理,同时结合ICP刻蚀技术,使得聚苯乙烯球状颗粒逐渐熔化塌陷且缩小,使得掩膜层1000与聚苯乙烯球状颗粒之间形成面接触且增强粘接效果,亦即,聚苯乙烯球状颗粒逐渐熔化塌陷且缩小呈岛状凸起形状;由于球状颗粒缩小,故而相邻的球状颗粒之间暴露出部分掩膜层1000。
参考图11所示,在所述球状颗粒层2000背离所述第一衬底100一侧沉积金属薄膜层3000。
在球状颗粒层2000上进行金属蒸镀处理,使得聚苯乙烯球状颗粒形成的岛状凸起和岛状凸起之间的间隙所暴露的掩膜层部分表面上均沉积有金属薄膜层3000。
参考图12所示,去除所述金属薄膜层3000覆盖所述岛状凸起的部分,且保留所述金属薄膜层3000位于相邻岛状凸起之间间隙的部分。
采用甲苯超声处理,只除去聚苯乙烯球状颗粒形成的岛状凸起上所蒸镀的金属薄膜,而保留金属薄膜层3000覆盖暴露的掩膜层1000的部分。
参考图13所示,去除所述岛状凸起。
再次进行加热处理,将聚苯乙烯球状颗粒形成的岛状凸起去除,而保留金属薄膜层3000覆盖暴露的掩膜层1000的部分,且将该部分金属薄膜层3000暴露出来。
参考图14所示,刻蚀掉所述掩膜层1000未被所述金属薄膜层3000覆盖的部分,形成多个柱状凹槽。
采用刻蚀工艺对掩膜层进行垂直方向上的刻蚀处理,使得掩膜层1000没有被金属薄膜层3000覆盖的部分完全刻蚀掉、且裸露出N型外延层210(优选刻蚀至N型外延层210表面为止,或者刻蚀至N型外延层210内部),而掩膜层1000被金属薄膜层3000覆盖的部分保留。
本申请实施例提供的任意相邻柱状凹槽之间的间距可以相同。以及,
参考图15所示,去除所述金属薄膜层3000。
在本申请一实施例中,采用酸液腐蚀处理,去除金属薄膜层3000。
参考图16所示,在所述柱状凹槽内依次沉积多量子阱有源层221、电子阻挡层222和P型外延层223,以形成组成所述柱状外延阵列的所述柱状外延。
在本申请一实施例中,本申请提供的柱状外延还包括有在P型外延层223上继续沉积的P型覆盖层224,使得柱状外延的总厚度与掩膜层1000的厚度相同。
在本申请一实施例中,将反应设备中的工艺温度缓慢降低至750摄氏度左右(包括750摄氏度),进而在N型外延层210上外延多量子阱有源层221,其中,多量子阱有源层221可以为外延5个周期的AlGaN/AlGaN多量子阱有源层。其中,每一周期的AlGaN/AlGaN结构中包括厚度约10纳米(包括10纳米)的AlGaN阱层和厚度约2.5纳米(包括2.5纳米)的AlGaN势垒层。
而后,在多量子阱有源层221的表面,继续依次外延电子阻挡层222和P型外延层223。接着,将反应设备的生长温度缓慢降低,在P型外延层223的表面上外延P型覆盖层224。其中,P型AlGaN层223优选为高铝组分的AlGaN材质,由于P型AlGaN层223的晶格常数比电子阻挡层222和P型GaN覆盖层224都要大,但P型AlGaN层223的禁带宽度比电子阻挡层222和P型GaN覆盖层224都要小,有效的调节了P型AlGaN层223区域中空穴的能量,提高了内量子效率。其中,电子阻挡层222和P型GaN覆盖层224还充当了P型区域材料传输层的作用。
参考图17所示,去除所述掩膜层剩余部分得到所述发光外延层。
在本申请一实施例中,可以采用BOE溶液超声处理,去除SiO2材质的掩膜层,得到发光外延层。
本申请实施例提供的发光外延层形成有柱状外延阵列,利用位于柱状外延阵列中柱状外延和外界空气这两种界面之间的全反射及光线散射效应,增强紫外LED芯片的出光效率。此外,由于多量子阱有源层为紫外LED芯片的主要发热源,通过设置这种含有空气间隙的柱状外延阵列,能够使得发热源与外界空气之间热扩散路径缩短,紫外LED芯片的散热加快,避免出现紫外LED芯片因过热失效的情况。
参考图5所示,对应步骤S3,在所述发光外延层背离所述第一衬底100一侧形成反射层300,且在所述第一衬底100背离所述发光外延层一侧形成N型电极结构400。
在本申请一实施例中,本申请还可以在反射层300与发光外延层之间形成透明导电层。具体的,制作完毕发光外延层后,在发光外延层的表面依次均匀沉积透明导电层310和反射层300,其中,透明导电层310选用导电性能良好的氧化铟锡材料,厚度优选设置为50nm。在生长透明导电层310的过程中,采用不同温度梯度下的多次退火工艺处理,增强外延材料和异质结构之间的粘接强度,降低了内部接触电阻;以及,反射层300厚度优化设置为50nm,且进一步进行表面粗化等特殊工艺处理,反射层采用金属铝或Ti/Al合金材质,增强光线的反射效果,以及提高了紫外LED芯片的出光量。同时,位于发光外延层顶部的电极区域由透明导电层和反射层共同组成,较好的充当了将外部电极结构与内部外延层结构相互连接的一种起到桥梁作用的中间接触层媒介。
以及,在制作N型电极结构400时:首先在第一衬底100背离发光外延层一侧预设区域,设置穿透第一衬底100、缓冲层110和超晶格层120的凹槽,而后对凹槽内壁进行钝化绝缘处理得到隔离层440,再向凹槽内填充金属或合金材料形成电极栓430的结构,其中,隔离层440的厚度优选设置为10nm,隔离层440的设置避免电极栓430与侧面接触层之间形成电流回路而造成短路的情况出现;而后,在第一衬底100背离发光外延层一侧表面形成N型欧姆接触层410,N型欧姆接触层410与电极栓430接触,最后在N型欧姆接触层410背离第一衬底100一侧形成N型电极420。优选的,对N型电极420的表面进行粗化处理,优化其与外界线路连接的欧姆接触的方式和结合强度,N型电极优选导热导电性能好的Au/Sn合金,对此本申请不做具体限制。
参考图6所示,对应步骤S4,将所述反射层300背离所述第一衬底100一侧及所述第二衬底600背离所述P型电极结构500一侧键合。
在制备第一衬底100及其上结构和第二衬底600及其上结构制作完毕后,将两部分结构相键合,即将反射层300背离第一衬底100一侧及第二衬底600背离P型电极结构500一侧通过键合层700键合。
进一步的,本申请实施例提供的紫外LED芯片还包括有钝化层130,钝化层130将紫外LED芯片裸露面包覆,且钝化层130对应P型电极520和N型电极420的区域为镂空区,将P型电极520和N型电极420裸露,钝化层130保护紫外LED芯片不被外界环境腐蚀,且在紫外LED芯片具有台阶和台面区域时,能够减小台阶和台面区域处漏电流对紫外LED芯片的影响,改善了紫外LED芯片外延片中有源区电流扩展问题,降低了电流堆积效应,进而提高紫外LED芯片的光输出功率。
本申请实施例提供了一种大功率紫外LED垂直芯片封装结构及其制作方法,包括:第一衬底;位于所述第一衬底一表面的发光外延层,所述发光外延层包括:位于所述第一衬底表面的N型外延层,位于所述N型外延层背离所述第一衬底一侧的柱状外延阵列,且每一柱状外延包括依次垂直所述N型外延层叠加的多量子阱有源层、电子阻挡层和P型外延层;位于所述发光外延层背离所述第一衬底一侧的反射层;位于所述反射层背离所述第一衬底一侧的第二衬底,所述第二衬底与所述反射层之间键合连接;以及,位于所述第一衬底背离所述发光外延层一侧的N型电极结构,及位于所述第二衬底背离所述第一衬底一侧的P型电极结构。
由上述内容可知,本申请实施例提供的技术方案,发光外延层包括有柱状外延阵列,且每一柱状外延包括依次垂直所述N型外延层叠加的多量子阱有源层、电子阻挡层和P型外延层,其中,相邻柱状外延之间由于具有间隙而被空气相互贯通,进而能够通过柱状外延阵列和外界空气两种界面之间的全反射及光线散射效应,增强紫外LED芯片的出光效率和散热效果,提高了紫外LED芯片的性能。此外,由于第二衬底的设置,使得更加容易将第二衬底和P型电极结构的剥离去除,而便于剩余发光结构转移连接至其他器件结构中。
对所公开的实施例的上述说明,使本领域专业技术人员能够实现或使用本实用新型。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的,本文中所定义的一般原理可以在不脱离本实用新型的精神或范围的情况下,在其它实施例中实现。因此,本实用新型将不会被限制于本文所示的这些实施例,而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (8)
1.一种大功率紫外LED垂直芯片封装结构,其特征在于,包括:
第一衬底;
位于所述第一衬底一表面的发光外延层,所述发光外延层包括:位于所述第一衬底表面的N型外延层,位于所述N型外延层背离所述第一衬底一侧的柱状外延阵列,且每一柱状外延包括依次垂直所述N型外延层叠加的多量子阱有源层、电子阻挡层和P型外延层;
位于所述发光外延层背离所述第一衬底一侧的反射层;
位于所述反射层背离所述第一衬底一侧的第二衬底,所述第二衬底与所述反射层之间键合连接;
以及,位于所述第一衬底背离所述发光外延层一侧的N型电极结构,及位于所述第二衬底背离所述第一衬底一侧的P型电极结构。
2.根据权利要求1所述的大功率紫外LED垂直芯片封装结构,其特征在于,位于所述第一衬底与所述发光外延层之间还包括过渡结构层,所述过渡结构层包括:
位于所述第一衬底表面的缓冲层;
以及,位于所述缓冲层背离所述第一衬底一侧的超晶格层。
3.根据权利要求2所述的大功率紫外LED垂直芯片封装结构,其特征在于,所述缓冲层为BN缓冲层。
4.根据权利要求1所述的大功率紫外LED垂直芯片封装结构,所述柱状外延还包括位于所述P型外延层背离所述第一衬底一侧的P型覆盖层。
5.根据权利要求1所述的大功率紫外LED垂直芯片封装结构,其特征在于,位于所述反射层与所述发光外延层之间还包括透明导电层。
6.根据权利要求1所述的大功率紫外LED垂直芯片封装结构,其特征在于,位于所述第二衬底与所述P型电极结构之间还包括导电薄膜层。
7.根据权利要求6所述的大功率紫外LED垂直芯片封装结构,其特征在于,所述导电薄膜层为石墨烯导电薄膜层。
8.根据权利要求1所述的大功率紫外LED垂直芯片封装结构,其特征在于,所述N型电极结构包括:
位于所述第一衬底背离所述发光外延层一侧的N型欧姆接触层,其中,所述N型欧姆接触层通过穿透所述第一衬底的至少一个电极栓与所述N型外延层相连通,且所述电极栓的侧壁具有隔离层;
以及,位于所述N型欧姆接触层背离所述第一衬底一侧的N型电极;
及,所述P型电极结构包括:
位于所述第二衬底背离所述第一衬底一侧的P型欧姆接触层;
以及,位于所述P型欧姆接触层背离所述第一衬底一侧的P型电极。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201821048045.6U CN208271932U (zh) | 2018-06-29 | 2018-06-29 | 一种大功率紫外led垂直芯片封装结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201821048045.6U CN208271932U (zh) | 2018-06-29 | 2018-06-29 | 一种大功率紫外led垂直芯片封装结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN208271932U true CN208271932U (zh) | 2018-12-21 |
Family
ID=64690339
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201821048045.6U Expired - Fee Related CN208271932U (zh) | 2018-06-29 | 2018-06-29 | 一种大功率紫外led垂直芯片封装结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN208271932U (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108598228A (zh) * | 2018-06-29 | 2018-09-28 | 广东工业大学 | 一种大功率紫外led垂直芯片封装结构及其制作方法 |
-
2018
- 2018-06-29 CN CN201821048045.6U patent/CN208271932U/zh not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108598228A (zh) * | 2018-06-29 | 2018-09-28 | 广东工业大学 | 一种大功率紫外led垂直芯片封装结构及其制作方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN208608218U (zh) | 一种紫外led垂直结构芯片 | |
US8008646B2 (en) | Light emitting diode | |
CN105552180B (zh) | 一种新型高压led的制作方法 | |
CN108598228A (zh) | 一种大功率紫外led垂直芯片封装结构及其制作方法 | |
TWI300277B (en) | Method for manufacturing gallium nitride light emitting diode devices | |
TW200807773A (en) | Semiconductor light-emitting diode | |
CN105023984B (zh) | 一种基于GaN厚膜的垂直结构LED芯片的制备方法 | |
JP2008227109A (ja) | GaN系LED素子および発光装置 | |
CN108133993A (zh) | 一种紫外led垂直芯片结构 | |
CN208208784U (zh) | 一种紫外led垂直芯片结构 | |
JP2008047860A (ja) | 表面凹凸の形成方法及びそれを利用した窒化ガリウム系発光ダイオード素子の製造方法 | |
CN108110105A (zh) | 一种紫外led芯片、紫外led芯片的制作方法及一种紫外led | |
TW201121110A (en) | Method of forming vertical structure light emitting diode with heat exhaustion structure | |
TWI617052B (zh) | 半導體裝置之製造方法 | |
WO2019024329A1 (zh) | 一种紫外led外延芯片倒装结构及其制作方法 | |
CN103219442A (zh) | 局域表面等离子体增强型垂直结构led结构及制造方法 | |
CN107910407A (zh) | 一种大功率倒装led芯片的制作方法 | |
CN107731975B (zh) | 一种纳米管led及其制作方法 | |
CN104064642A (zh) | 垂直型led的制作方法 | |
JP5318353B2 (ja) | GaN系LED素子および発光装置 | |
WO2018076901A1 (zh) | 一种薄膜发光二极管芯片及其制作方法 | |
CN105895771B (zh) | 一种带ito薄膜结构的led芯片及其制备方法 | |
CN208400865U (zh) | 一种倒装led芯片 | |
CN208271932U (zh) | 一种大功率紫外led垂直芯片封装结构 | |
TW201547053A (zh) | 形成發光裝置的方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20181221 Termination date: 20200629 |
|
CF01 | Termination of patent right due to non-payment of annual fee |