CN208045489U - Vdmos功率器件芯片焊接层空洞补偿结构 - Google Patents
Vdmos功率器件芯片焊接层空洞补偿结构 Download PDFInfo
- Publication number
- CN208045489U CN208045489U CN201820656924.0U CN201820656924U CN208045489U CN 208045489 U CN208045489 U CN 208045489U CN 201820656924 U CN201820656924 U CN 201820656924U CN 208045489 U CN208045489 U CN 208045489U
- Authority
- CN
- China
- Prior art keywords
- salient point
- metal
- metal salient
- ring
- point ring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn - After Issue
Links
- 238000003466 welding Methods 0.000 title claims abstract description 53
- 229910052751 metal Inorganic materials 0.000 claims abstract description 181
- 239000002184 metal Substances 0.000 claims abstract description 158
- 239000000758 substrate Substances 0.000 claims abstract description 28
- 239000000463 material Substances 0.000 claims description 13
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 5
- 229910052802 copper Inorganic materials 0.000 claims description 5
- 239000010949 copper Substances 0.000 claims description 5
- 230000007423 decrease Effects 0.000 claims description 5
- 229910000881 Cu alloy Inorganic materials 0.000 claims description 3
- 239000000853 adhesive Substances 0.000 claims description 3
- 230000001070 adhesive effect Effects 0.000 claims description 3
- 238000005538 encapsulation Methods 0.000 abstract description 5
- 238000000034 method Methods 0.000 description 8
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 239000011800 void material Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 230000017525 heat dissipation Effects 0.000 description 4
- 238000007747 plating Methods 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 238000003384 imaging method Methods 0.000 description 2
- 229910000765 intermetallic Inorganic materials 0.000 description 2
- BDAGIHXWWSANSR-UHFFFAOYSA-N methanoic acid Natural products OC=O BDAGIHXWWSANSR-UHFFFAOYSA-N 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 238000005245 sintering Methods 0.000 description 2
- OSWFIVFLDKOXQC-UHFFFAOYSA-N 4-(3-methoxyphenyl)aniline Chemical compound COC1=CC=CC(C=2C=CC(N)=CC=2)=C1 OSWFIVFLDKOXQC-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 230000032683 aging Effects 0.000 description 1
- 230000000747 cardiac effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 235000019253 formic acid Nutrition 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 238000010992 reflux Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83385—Shape, e.g. interlocking features
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
VDMOS功率器件芯片焊接层空洞补偿结构。涉及电子封装技术领域，尤其涉及VDMOS功率器件芯片焊接层空洞补偿结构。提供了一种结构简单，有效减小芯片温升及其对器件封装结构和器件性能的影响，提高器件质量可靠性的VDMOS功率器件芯片焊接层空洞补偿结构。包括基板，所述基板上设有芯片焊接区；所述芯片焊接区的中心和四角端分别设有金属凸点组，所述金属凸点组包括金属中心凸点，所述金属中心凸点的外侧设有至少一个金属凸点环。所述金属凸点环包括至少两个，其从内到外依次分别为第一金属凸点环、第二金属凸点环……第n金属凸点环；n≥3，n为整数。本实用新型设计独特、结构简单、制作方便。
Description
技术领域
本实用新型涉及电子封装技术领域，尤其涉及VDMOS功率器件芯片焊接层空洞补偿结构。
背景技术
VDMOS (垂直双扩散金属-氧化物半导体场效应晶体管)功率器件能高效地处理大电流，实现高单元集成度和低导通电阻，因而在各种电源模块中得到广泛应用。由于VDMOS功率器件高功率和大电流的特点，对散热的要求较高，一般采用焊锡共晶方式来实现芯片与封装基板的连接, 以尽可能地减小接触电阻和提高散热性能。而芯片焊接层空洞是造成功率半导体芯片因散热不良而失效的主要原因，焊接层空洞可能导致接触电阻过大、散热性能差, 降低器件的可靠性, 如焊接层老化、金属间化合物(IMC)的生长和分层, 最终会导致芯片破裂，焊接层空洞也会使封装体热阻增大, 引起器件电学参数的漂移, 如导通电阻RDS增大和阈值电压漂移, 同时造成器件安全工作区严重缩小。（潘少辉等，VDMOS 器件贴片工艺中气泡的形成机制与影响，半导体技术，Vol. 32，No. 5，pp.436-439，2007）
研究表明，芯片焊接层中，拐角空洞处芯片温度最高, 对热阻的贡献最大，其次是中心较大面积的空洞, 介于中心与拐角之间的空洞处芯片温度较低，空洞沿基板对角线从中心移动到端角, 空洞处芯片温度先减小后增加。因此在芯片焊接工艺过程中, 应尽可能地避免中心孔洞和拐角空洞的形成并减小已成形空洞的尺度。
常规减少及减小焊接层空洞的方法有：①控制焊料分布的平整程度，并使焊料面积稍大于芯片面积；②适当选取被挤出焊料的量和上芯焊头压力, 使焊层的厚度在温度、热阻、热应力和整体封装厚度之间得到优化与折衷；③采用等子清洗方式保证芯片、外壳和焊片的清洁；④在烧结过程中，采用氢气或甲酸进行还原，保证烧结质量等。（陈颖等，芯片粘接空洞对功率器件散热特性的影响，半导体技术，Vol. 32，No. 10，pp.859-862，2007；谢鑫鹏等，空洞对功率芯片粘贴焊层热可靠性影响的分析，半导体技术，Vol. 34，No. 10，pp.960-964，2009）但由于产生空洞的因素和机理较为复杂，空洞发生具有一定的随机性，使得以上减小焊接层空洞方法的效果具有一定的局限性。
实用新型内容
本实用新型针对以上问题，提供了一种结构简单，有效减小芯片温升及其对器件封装结构和器件性能的影响，提高器件质量可靠性的VDMOS功率器件芯片焊接层空洞补偿结构。
本实用新型的技术方案是：包括基板，所述基板上设有芯片焊接区；所述芯片焊接区的中心和四角端分别设有金属凸点组，所述金属凸点组包括金属中心凸点，所述金属中心凸点的外侧设有至少一个金属凸点环。
所述金属凸点环包括至少两个，其从内到外依次分别为第一金属凸点环、第二金属凸点环……第n金属凸点环；n≥3，n为整数。
所述第一金属凸点环包含四个金属凸点，对称分布在金属中心凸点的四周，所述第二金属凸点环包含八个金属凸点，对称分布在第一金属凸点环四周……所述第n金属凸点环包含2n+1个金属凸点，对称分布在第n+1金属凸点环四周。
所述中心金属凸点、第一金属凸点环、第二金属凸点环……第n金属凸点环两两之间的间隙均相等。
所述金属中心凸点、第一金属凸点环中的金属凸点、第二金属凸点环中的金属凸点……第n金属凸点环中的金属凸点均为半球体，其通过半球体的平面贴合基板。
所述金属中心凸点、第一金属凸点环中的金属凸点、第二金属凸点环中的金属凸点……第n金属凸点环中的金属凸点的半球体直径逐渐递减。
所述金属中心凸点、第一金属凸点环中的金属凸点、第二金属凸点环中的金属凸点……第n金属凸点环中的金属凸点的材料与基板材料相同，其材料为铜或铜合金。
本实用新型中设置于封装框架芯片焊接区中心及四个角上的金属凸点组可以部分或全部填充芯片焊接层上对器件热失效贡献最大的中心空洞或拐角空洞，并能有效导出空洞内的热量，减小空洞温升对器件封装结构以及器件电学性能的影响，提高VDMOS功率器件的可靠性，降低器件的失效率。本实用新型设计独特、结构简单、制作方便。
附图说明
图1为本实用新型中芯片焊接层空洞补偿结构中金属凸点组的结构示意图；
图2为本实用新型中芯片焊接层空洞补偿结构中金属凸点组的结构侧视图；
图3为本实用新型中芯片焊接层空洞补偿结构的功能效果示意图，图中基板左侧表示金属凸点组部分填充空洞的情况，基板中部表示金属凸点组全部填充空洞的情况，基板右侧表示金属凸点组所在位置未出现空洞的情况；
图4为本实用新型实施例中应用芯片焊接层空洞补偿结构的TO-247型引线框架示意图；
图中：1是基板、2是金属凸点组、21是金属凸点、22是金属中心凸点、23是第一金属凸点环、24是第二金属凸点环、3是空洞、4是焊接层、5是芯片、6是TO-247型引线框架、61框架底板、62 芯片焊接区。
具体实施方式
本实用新型如图1-4所示，包括基板1，所述基板上设有芯片焊接区62；所述芯片焊接区的中心和四角端分别设有金属凸点组2，所述金属凸点组包括金属中心凸点22，所述金属中心凸点的外侧设有至少一个金属凸点环。金属凸点环呈环状，用于包围金属中心凸点。
所述金属凸点环包括至少两个，其从内到外依次分别为第一金属凸点环23、第二金属凸点环24……第n金属凸点环；n≥3，n为整数。
其中,金属凸点环的标号从内到外依次标识，也可从外到内标识。采用多金属凸点环嵌套的圆形凸点组结构是为了与圆形空洞尽量吻合,提高加工质量的可靠性。
所述第一金属凸点环包含四个金属凸点，对称分布在金属中心凸点的四周，所述第二金属凸点环包含八个金属凸点，对称分布在第一金属凸点环四周……所述第n金属凸点环包含2n+1个金属凸点，对称分布在第n+1金属凸点环四周。这样，对称均匀分布，有效填充所在区域。
所述中心金属凸点、第一金属凸点环、第二金属凸点环……第n金属凸点环两两之间的间隙均相等。方便加工，均匀分布，可靠填充所在区域。
所述金属中心凸点、第一金属凸点环中的金属凸点、第二金属凸点环中的金属凸点……第n金属凸点环中的金属凸点均为半球体，其通过半球体的平面贴合基板。半球体形状，使得可靠占据空洞空间，且凸点组形成的外轮廓与空洞尽量吻合。
所述金属中心凸点、第一金属凸点环中的金属凸点、第二金属凸点环中的金属凸点……第n金属凸点环中的金属凸点的半球体直径逐渐递减。这样，使得凸点组形成的外轮廓与空洞尽量吻合。
所述金属中心凸点、第一金属凸点环中的金属凸点、第二金属凸点环中的金属凸点……第n金属凸点环中的金属凸点的材料与基板材料相同，其材料为铜或铜合金。
背景技术中所引文献的研究结果表明，焊接材料所含的溶剂残留会在芯片后续封装以及使用过程中因热循环而气化，在焊接层中形成空洞。研究结果表明，芯片焊接层中心处和拐角处的空洞对芯片的温升贡献最大，因而对芯片失效的作用最大。
本实用新型芯片焊接层空洞补偿结构即在这两种芯片焊接层位置预制与空洞外形尽量吻合，凸点组的各个凸点尽量填充空洞所在区域，且能适应空洞的不同大小差异、不同位置偏差的凸点组，基于设计简单和制作方便的考虑，所述凸点组采用多层凸点环嵌套，各层凸点环中的凸点对称等间隙分布，各层凸点环中凸点的高度依次递减，半圆形的凸点外形等等。且采用凸点组而不是单个半圆形大凸点填充空洞，是为了同时利用各个凸点之间的缝隙，增大焊接料与基板之间的接触面积，增加焊接料与基板之间的结合力，尽量避免气泡空洞的形成，或者控制所形成气泡空洞的尺寸。
本实用新型的工作原理为：
本实用新型在用于VDMOS芯片贴装的封装基板的芯片焊接区上制作5个金属凸点组，分置于芯片焊接区62的中心和四个角的位置，每个金属凸点组中各个金属凸点21的直径（高度）由内到外按平方律递减，构成金属凸点阵列结构。
如图3所示，在基板的芯片焊接区62设置金属凸点组，将芯片5通过焊接层4连接在基板上。
当芯片焊接层因后续工序热循环或应用时的功率循环和温度循环的作用，在焊接层的中心和四个角处产生空洞3时，本实用新型的金属凸点组中的各个金属凸点恰好能全部或部分地原位填充到所产生的空洞之中，等效减小了空洞的体积，从而减小了空洞的影响，如附图3中基板左侧和中部所示；而当金属凸点组所在位置未出现空洞时，金属凸点作为基板表面一部分被焊接料覆盖，如附图3中基板右侧所示；
同时由于中心空洞和拐角空洞处对芯片的温升作用最大，对热阻的贡献最多，本实用新型中设置于封装基板芯片焊接区中心及四个角的金属凸点组能有效导出空洞内的热量，减小芯片温升及其对器件封装结构和器件性能的影响，提高VDMOS功率器件的可靠性，降低器件的失效率。
本实用新型的实现方法为：
优选的，基于上述金属凸点分布结构，在制备封装基板或框架时，基于模铸或者冲压的方法，同时完成封装基板或框架底板61芯片焊接区上的各个金属凸点的制作；
或者，采用现有VDMOS功率器件封装所用TO-247型引线框架6，在其中部芯片焊接区制作芯片焊接层空洞补偿结构的方法，包括以下步骤：
（1）清洗引线框架；
（2）引线框架上表面涂覆光刻胶，曝光显影，去除各个金属凸点组所在位置处的光刻胶；
（3）溅射铜膜；
（4）去胶，连同去除光刻胶上的铜膜，得到金属凸点组的电镀种子层；
（5）重新涂覆厚光刻胶胶层，曝光显影，去除各个金属凸点组所在位置处的光刻胶，并使上述金属凸点组的电镀种子层裸露；
（6）电镀，填充上述厚光刻胶胶层上的空洞；
（7）去胶，得到各个金属凸点组；
（8）高温回流，形成各个金属凸点组，从而完成包含金属凸点组的芯片焊接层空洞补偿结构的制作。
如图4所示，一种制作于TO-247型引线框架上的用于VDMOS功率器件的芯片焊接层空洞补偿结构，包括制作在引线框架6中部粘片底板（即基板）中部粘片区上的5个金属凸点组，每个金属凸点组包含金属中心凸点、环绕金属中心凸点的第一金属凸点环和环绕第一金属凸点环的第二金属凸点环，第一金属凸点环包含4个金属凸点，第二金属凸点环包含8个金属凸点。
Claims (7)
1.VDMOS功率器件芯片焊接层空洞补偿结构，包括基板，所述基板上设有芯片焊接区；其特征在于，所述芯片焊接区的中心和四角端分别设有金属凸点组，所述金属凸点组包括金属中心凸点，所述金属中心凸点的外侧设有至少一个金属凸点环。
2.根据权利要求1所述的VDMOS功率器件芯片焊接层空洞补偿结构，其特征在于，所述金属凸点环包括至少两个，其从内到外依次分别为第一金属凸点环、第二金属凸点环……第n金属凸点环；n≥3，n为整数。
3.根据权利要求2所述的VDMOS功率器件芯片焊接层空洞补偿结构，其特征在于，所述第一金属凸点环包含四个金属凸点，对称分布在金属中心凸点的四周，所述第二金属凸点环包含八个金属凸点，对称分布在第一金属凸点环四周……所述第n金属凸点环包含2n+1个金属凸点，对称分布在第n+1金属凸点环四周。
4.根据权利要求2或3所述的VDMOS功率器件芯片焊接层空洞补偿结构，其特征在于，所述金属中心凸点、第一金属凸点环、第二金属凸点环……第n金属凸点环两两之间的间隙均相等。
5.根据权利要求3所述的VDMOS功率器件芯片焊接层空洞补偿结构，其特征在于，所述金属中心凸点、第一金属凸点环中的金属凸点、第二金属凸点环中的金属凸点……第n金属凸点环中的金属凸点均为半球体，其通过半球体的平面贴合基板。
6.根据权利要求5所述的VDMOS功率器件芯片焊接层空洞补偿结构，其特征在于，所述金属中心凸点、第一金属凸点环中的金属凸点、第二金属凸点环中的金属凸点……第n金属凸点环中的金属凸点的半球体直径逐渐递减。
7.根据权利要求3所述的VDMOS功率器件芯片焊接层空洞补偿结构，其特征在于，所述金属中心凸点、第一金属凸点环中的金属凸点、第二金属凸点环中的金属凸点……第n金属凸点环中的金属凸点的材料与基板材料相同，其材料为铜或铜合金。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201820656924.0U CN208045489U (zh) | 2018-05-04 | 2018-05-04 | Vdmos功率器件芯片焊接层空洞补偿结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201820656924.0U CN208045489U (zh) | 2018-05-04 | 2018-05-04 | Vdmos功率器件芯片焊接层空洞补偿结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN208045489U true CN208045489U (zh) | 2018-11-02 |
Family
ID=63928968
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201820656924.0U Withdrawn - After Issue CN208045489U (zh) | 2018-05-04 | 2018-05-04 | Vdmos功率器件芯片焊接层空洞补偿结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN208045489U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108364930A (zh) * | 2018-05-04 | 2018-08-03 | 扬州扬杰电子科技股份有限公司 | 一种vdmos功率器件芯片焊接层空洞补偿结构 |
-
2018
- 2018-05-04 CN CN201820656924.0U patent/CN208045489U/zh not_active Withdrawn - After Issue
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108364930A (zh) * | 2018-05-04 | 2018-08-03 | 扬州扬杰电子科技股份有限公司 | 一种vdmos功率器件芯片焊接层空洞补偿结构 |
| CN108364930B (zh) * | 2018-05-04 | 2024-01-26 | 扬州扬杰电子科技股份有限公司 | 一种vdmos功率器件芯片焊接层空洞补偿结构 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103515362B (zh) | 堆叠式封装器件和封装半导体管芯的方法 | |
| TWI474414B (zh) | 可堆疊式半導體封裝結構及半導體製程 | |
| CN102456677B (zh) | 球栅阵列封装结构及其制造方法 | |
| CN101859755B (zh) | 一种功率mosfet封装体及其封装方法 | |
| CN100485917C (zh) | 电镀于封胶内的无外引脚半导体封装构造的制造方法 | |
| CN103730429A (zh) | 封装结构 | |
| TWI480989B (zh) | 半導體封裝件及其製法 | |
| CN103456645B (zh) | 先蚀后封三维系统级芯片正装堆叠封装结构及工艺方法 | |
| WO2006105735A1 (en) | Package structure with flat bumps for integrate circuit or discrete device and method of manufacture the same | |
| CN103794587B (zh) | 一种高散热芯片嵌入式重布线封装结构及其制作方法 | |
| TW201318122A (zh) | 封裝基板、封裝基板製程、半導體元件之封裝結構及其製程 | |
| CN103745931A (zh) | 引线框架和封装结构的形成方法 | |
| US7956472B2 (en) | Packaging substrate having electrical connection structure and method for fabricating the same | |
| CN103730378B (zh) | 封装结构的形成方法 | |
| CN208045489U (zh) | Vdmos功率器件芯片焊接层空洞补偿结构 | |
| CN104064545A (zh) | 半导体封装结构 | |
| CN103887256A (zh) | 一种高散热芯片嵌入式电磁屏蔽封装结构及其制作方法 | |
| CN105845585A (zh) | 一种芯片封装方法及芯片封装结构 | |
| CN108364930A (zh) | 一种vdmos功率器件芯片焊接层空洞补偿结构 | |
| CN102842558A (zh) | 一种基于锡膏层的wlcsp多芯片堆叠式封装件及其封装方法 | |
| CN103745967A (zh) | 引线框架和封装结构 | |
| TWI689058B (zh) | 混合型半導體封裝結構及其製法 | |
| CN103745933B (zh) | 封装结构的形成方法 | |
| CN103887187A (zh) | 半导体封装结构的形成方法 | |
| CN203787410U (zh) | 一种高散热芯片嵌入式电磁屏蔽封装结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| AV01 | Patent right actively abandoned | ||
| AV01 | Patent right actively abandoned | ||
| AV01 | Patent right actively abandoned |
Granted publication date: 20181102 Effective date of abandoning: 20240126 |
|
| AV01 | Patent right actively abandoned |
Granted publication date: 20181102 Effective date of abandoning: 20240126 |