CN208013817U - 一种用于提高tia中跨阻放大级输出直流电平的电路 - Google Patents
一种用于提高tia中跨阻放大级输出直流电平的电路 Download PDFInfo
- Publication number
- CN208013817U CN208013817U CN201820345982.1U CN201820345982U CN208013817U CN 208013817 U CN208013817 U CN 208013817U CN 201820345982 U CN201820345982 U CN 201820345982U CN 208013817 U CN208013817 U CN 208013817U
- Authority
- CN
- China
- Prior art keywords
- resistance
- amplifying stage
- connection
- pmos tube
- direct current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Amplifiers (AREA)
Abstract
本实用新型涉及一种用于提高TIA中跨阻放大级输出直流电平的电路,其包括跨阻放大级、差分放大级、电平提升单元和直流恢复环路;所述跨阻放大级的输入端用于输入光电流信号,其输出端则直接连接差分放大级的输入端。本实用新型通过引入电平提升单元和直流恢复环路实现跨阻放大级输出直流电平的提升,达到与差分放大级输入直流电平相匹配的目的,提高整体电路的稳定性。
Description
技术领域
本实用新型涉及电子电路领域,具体涉及一种用于提高TIA中跨阻放大级输出直流电平的电路。
背景技术
光通信中,接收前端的跨阻放大电路(TIA)主要由跨阻放大级和差分放大级组成。跨阻放大级将光电流信号转换为电压信号,差分放大级将前级输出电压信号进一步放大,以满足输出电压幅度的要求。跨阻放大级通常由单端电路构成,其输出直流电平往往无法和差分放大级的输入直流电平相匹配,需要加入其他的电路结构来实现电平匹配。
如图1所示,由NMOS管MN1,PMOS管MP1,可调电阻RF构成的跨阻放大级,其输出直流电平为V1,在Iin=0时,V1=VGSMN1。图2为差分放大级的输入级,由于增加了尾电流Itail1,其所需输入直流电平为V2=VGSMN5+Vtail 。 由于VGSMN1≈VGSMN5,V1和V2相差一个Vtail的电压,不好直接相连。目前所采用的方法是利用NMOS管MN3和电阻R3构成的CS放大级,将V1电平进行提升后,再与差分放大级相连。
由NMOS管MN3,电阻R3构成的CS放大级,其偏置电流由跨阻放大级所决定。如果生产工艺出现偏差或者Iin≠0,V1将发生变化,CS级的偏置电流也随之发生变化,进而整个TIA的带宽和增益也将发生变化,影响整体电路工作的稳定性。
实用新型内容
本实用新型的目的在于提供一种用于提高TIA中跨阻放大级输出直流电平的电路,其不引入额外的中间级即可实现跨阻放大级和差分放大级之间的直流电平匹配,提高整体电路的稳定性。
为实现上述目的,本实用新型采用的技术方案是:
一种用于提高TIA中跨阻放大级输出直流电平的电路,其包括跨阻放大级、差分放大级、电平提升单元和直流恢复环路;所述跨阻放大级的输入端用于输入光电流信号,其输出端则直接连接差分放大级的输入端;
所述直流恢复环路包括伪跨阻放大级、第一滤波单元、第二滤波单元、直流恢复运放和直流通路单元,所述跨阻放大级和伪跨阻放大级并联在电源VDD和电平提升单元之间,所述跨阻放大级的输出端通过第一滤波电路连接直流恢复运放的的反相输入端,所述伪跨阻放大级的输出端通过第二滤波单元连接直流恢复运放的同相输入端,所述直流恢复运放的输出端连接直流通路单元,所述直流通路单元还连接跨阻放大级的输入端。
所述电平提升单元包括尾电流源Itail和电容C3,所述尾电流源Itail和电容C3并联,其一端连接跨阻放大级和伪跨阻放大级,另一端接地。
所述伪跨阻放大级包括包括PMOS管MP2、NMOS管MN2和电阻Rdummy,PMOS管MP2的源极连接电源VDD,栅极连接电阻Rdummy的一端,漏极连接电阻Rdummy的另一端;NMOS管MN2的栅极与电阻Rdummy连接PMOS管MP2栅极的一端连接,NMOS管MN2的漏极与电阻Rdummy连接PMOS管MP2漏极的一端连接,而NMOS管MN2的源极连接电平提升单元,电阻Rdummy接PMOS管MP2、NMOS管MN2的一端作为伪跨阻放大级的输出端连接至第二滤波单元。
所述直流通路单元包括NMOS管MN0,该NMOS管MN0的栅极连接直流恢复运放的输出端,漏极连接跨阻放大级的输入端,源极接地。
所述直流恢复运放包括PMOS管MP7、NMOS管MN7、PMOS管MP8、NMOS管MN8、PMOS管MP9、电阻Rc、电容Cc、尾电流源Itail2、尾电流源Itail3,NMOS管MN7的栅极连接直流恢复运放的反向输入端,源极经由尾电流源Itail2接地,漏极一方面连接PMOS管MP7的漏极,另一方面NMOS管MN7的漏极还连接PMOS管MP7的栅极,PMOS管MP7的源极连接电源VDD;
NMOS管MN8的栅极连接直流恢复运放的同向输入端INP,源极经由尾电流源Itail2接地,漏极一方面理解PMOS管MP8的漏极,另一方面依次经由电阻Rc和电容Cc连接至直流回复运放的输出端;PMOS管MP8的栅极连接PMOS管MP7的栅极,PMOS管MP8的源极连接电源VDD;
PMOS管MP9的栅极连接PMOS管MP8的漏极,PMOS管MP9的源极连接电源VDD,PMOS管MP9的漏极一方面经由尾电流源Itail3接地,另一方面该PMOS管MP9的漏极连接直流恢复运放的输出端。
所述跨阻放大级包括PMOS管MP1、NMOS管MN1和可变电阻RF,PMOS管MP1的栅极连接跨阻放大级的输入端IN,源极连接电源VDD,漏极连接跨阻放大级的输出端;NMOS管MN1的栅极连接跨阻放大级的输入端,源极连接电平提升单元,漏极连接跨阻放大级的输出端;可变电阻RF的一端连接跨阻放大级的输入端,另一端连接跨阻放大级的输出端。
所述第一滤波电路包括电阻R1和电容C1,电阻R1一端连接跨阻放大级的输出端,另一端经由电容C1接地,同时,电阻R1连接电容C1的一端还连接直流恢复运放的反相输入端;所述第二滤波单元包括电阻R2和电容C2,电阻R2一端连接伪跨阻放大级的输出端,另一端经由电容C2接地,同时,电阻R2连接电容C2的一端还连接直流恢复运放的同相输入端。
采用上述方案后,本实用新型通过在跨阻放大级中在引入尾电流源Itail,以提高跨阻放大级的输出直流电平,从而实现跨阻放大级的输出直流电平与差分放大级的输入直流电平之间的匹配。而为了避免因跨阻放大级的输入电流变化而引起跨阻放大级的输出直流电平和差分放大级的输入直流电平之间的不匹配问题,本实用新型增加了直流恢复环路,若跨阻放大级的输入电流增大而发生变化时,在直流恢复环路的钳制作用下,将跨阻放大级的输入电流的直流部分导入地电位,从而使跨阻放大级输出直流电平得到恢复,使跨阻放大级的输出直流电平和差分放大级的输入直流电平重新实现匹配,进而提高整个电路的稳定性。
附图说明
图1为现有技术的跨阻放大级电路图;
图2为现有技术的差分放大级电路图;
图3为本实用新型跨阻放大级电路图;
图4为本实用新型DC-RESTORE运放的电路图。
具体实施方式
本实用新型揭示了一种用于提高TIA中跨阻放大级输出直流电平的电路,其通过引入电平提升单元2和直流恢复环路3实现跨阻放大级输出直流电平的提升,达到与差分放大级输入直流电平相匹配的目的。
具体地,本实用新型用于提高TIA中跨阻放大级输出直流电平的电路包括跨阻放大级1、差分放大级、电平提升单元2和直流恢复环路3(DC-RESTORE环路),其中,跨阻放大级1的输入端IN连接光敏二极管L1,用于输入光电流信号,跨阻放大级1的输出端out1直接连接至差分放大级的输入端。以下将对跨阻放大级1、电平提升单元2和直流恢复环路3的具体电路连接关系进行详述,而对于差分放大级而言,由于其为现有技术,因此以下不再进行赘述。
如图3所示,上述跨阻放大级1包括PMOS管MP1、NMOS管MN1和可变电阻RF,其中,PMOS管MP1的栅极连接跨阻放大级1的输入端IN,源极连接电源VDD,漏极连接跨阻放大级1的输出端out1;NMOS管MN1的栅极连接跨阻放大级1的输入端IN,源极经由电平提升单元2接地,漏极连接跨阻放大级1的输出端out1;可变电阻RF的一端连接跨阻放大级1的输入端IN,另一端连接跨阻放大级1的输出端out1。
直流恢复环路3具体包括伪跨阻放大级31、电阻R1、电阻R2、电容C1、电容C2、直流恢复运放32(DC-RESTORE运放)、NMOS管MN0,其中,伪跨阻放大级31包括PMOS管MP2、NMOS管MN2和电阻Rdummy,PMOS管MP2的源极连接电源VDD,栅极连接电阻Rdummy的一端,漏极连接电阻Rdummy的另一端;NMOS管MN2的栅极与电阻Rdummy连接PMOS管MP2栅极的一端连接,NMOS管MN2的漏极与电阻Rdummy连接PMOS管MP2漏极的一端连接,而NMOS管MN2的源极经电平提升单元2接地。
电阻Rdummy连接PMOS管MP2、NMOS管MN2的一端经由电阻R2连接直流恢复运放32的同向输入端INP,同时,该直流恢复运放32的同向输入端INP经电容C2接地,电阻R2和电容C2构成第二滤波单元35。直流恢复运放32的反向输入端INN经由电阻R1连接跨阻放大级的输出端out1,同时面该直流恢复运放32的反向输入端INN还经由电容C1接地,电阻R1和电容C1构成第一滤波单元34。直流恢复运放32的输出端连接NMOS管MN0的栅极,而NMOS管MN0的源极接地,漏极连接跨阻放大级的输入端IN,该NMOS管MN0构成直流通路单元33。
电平提升单元2包括尾电流源Itail和电容C3,尾电流源Itail和电容C3并联,其一端连接接地,另一端连接跨阻放大级1的NMOS管MN1的源极,同时,该端还连接伪跨阻放大级31的NMOS管MN2的源极。加入尾电流Itail后,跨阻放大级1环路增益会下降, 加入电容C3可以起到高频交流短路的作用,提高跨阻放大级1的环路增益。
如图4所示,直流恢复运放32包括PMOS管MP7、NMOS管MN7、PMOS管MP8、NMOS管MN8、PMOS管MP9、电阻Rc、电容Cc、尾电流源Itail2、尾电流源Itail3,NMOS管MN7的栅极连接直流恢复运放32的反向输入端,源极经由尾电流源Itail2接地,漏极一方面连接PMOS管MP7的漏极,另一方面NMOS管MN7的漏极还连接PMOS管MP7的栅极,PMOS管MP7的源极连接电源VDD。
NMOS管MN8的栅极连接直流恢复运放32的同向输入端INP,源极经由尾电流源Itail2接地,漏极一方面连接PMOS管MP8的漏极,另一方面依次经由电阻Rc和电容Cc连接至直流回复运放32的输出端out2;PMOS管MP8的栅极连接PMOS管MP7的栅极,PMOS管MP8的源极连接电源VDD。
PMOS管MP9的栅极连接PMOS管MP8的漏极,PMOS管MP9的源极连接电源VDD,PMOS管MP9的漏极一方面经由尾电流源Itail3接地,另一方面该PMOS管MP9的漏极连接直流恢复运放32的输出端out2。
由于差分放大级引入的尾电流造成了其与跨阻放大级1之间的直流电平上的不匹配,故本实用新型在跨阻放大级1中也引入尾电流源Itail,提高其输出直流电平。跨阻放大级1输出直流电平原来由PMOS管MP1、NMOS管MN1和电源VDD所决定,引入尾电流源Itail后,其输出直流电平由尾电流源Itail,PMOS管MP1和电源VDD所决定。当跨阻放大级1的输入电流Iin为0或者很小时,由于引入尾电流Itail,跨阻放大级1的输出直流电平Vout1在原来的基础上提高了Vtail,即 Vout1=VGSMN1+Vtail,与V2直流电平相匹配。
但是,如果单引入尾电流源Itail,当跨阻放大级1的输入电流Iin增大时,其输出直流电平会因为输入电流Iin的增大而降低,最终导致直流电平不匹配。因此在引入尾电流源Itail的同时,引入直流恢复环路3。直流恢复环路3中的PMOS管MP2、NMOS管MN2、电阻Rdummy构成了一个伪跨阻放大级31,其输出直流电平Vdummy提供了一个参考电平。跨阻放大级1的输入电流Iin为零或者接近于零时,跨阻放大级1的输出直流电平Vout和伪跨阻放大级31的输出直流电平Vdummy相等,MN0管被关闭(即断开)。当跨阻放大级1的输入端IN的输入电流Iin增大时,跨阻放大级1输出直流电平降低,直流恢复运放32的同相输入端电压大于反相输入端电压,导致直流恢复运放32的输出端电压升高,NMOS管MN0被开启,将跨阻放大级1的输入端IN的输入电流Iin的直流部分导入地电位,从而使跨阻放大级1输出直流电平得到恢复,进而使跨阻放大级1的输出直流电平Vout1和差分放大级的输入直流电平V2重新实现匹配。若此时电流又发生变化,直流恢复运放32输出电压也随之发生变化,使NMOS管MN0的电压电流转换,流过MN0的电流增大或减小,迫使跨阻放大级输出直流电平恢复到与Vdummy相近的电平,重新匹配跨阻放大级的输出直流电平Vout1和差分放大级的输入直流电平V2,从而提高整个电路的稳定性。
以上所述,仅是本实用新型实施例而已,并非对本实用新型的技术范围作任何限制,故凡是依据本实用新型的技术实质对以上实施例所作的任何细微修改、等同变化与修饰,均仍属于本实用新型技术方案的范围内。
Claims (7)
1.一种用于提高TIA中跨阻放大级输出直流电平的电路,其特征在于:包括跨阻放大级、差分放大级、电平提升单元和直流恢复环路;所述跨阻放大级的输入端用于输入光电流信号,其输出端则直接连接差分放大级的输入端;
所述直流恢复环路包括伪跨阻放大级、第一滤波单元、第二滤波单元、直流恢复运放和直流通路单元,所述跨阻放大级和伪跨阻放大级并联在电源VDD和电平提升单元之间,所述跨阻放大级的输出端通过第一滤波电路连接直流恢复运放的的反相输入端,所述伪跨阻放大级的输出端通过第二滤波单元连接直流恢复运放的同相输入端,所述直流恢复运放的输出端连接直流通路单元,所述直流通路单元还连接跨阻放大级的输入端。
2.根据权利要求1所述的一种用于提高TIA中跨阻放大级输出直流电平的电路,其特征在于:所述电平提升单元包括尾电流源Itail和电容C3,所述尾电流源Itail和电容C3并联,其一端连接跨阻放大级和伪跨阻放大级,另一端接地。
3.根据权利要求1所述的一种用于提高TIA中跨阻放大级输出直流电平的电路,其特征在于:所述伪跨阻放大级包括PMOS管MP2、NMOS管MN2和电阻Rdummy,PMOS管MP2的源极连接电源VDD,栅极连接电阻Rdummy的一端,漏极连接电阻Rdummy的另一端;NMOS管MN2的栅极与电阻Rdummy连接PMOS管MP2栅极的一端连接,NMOS管MN2的漏极与电阻Rdummy连接PMOS管MP2漏极的一端连接,而NMOS管MN2的源极连接电平提升单元,电阻Rdummy接PMOS管MP2、NMOS管MN2的一端作为伪跨阻放大级的输出端连接至第二滤波单元。
4.根据权利要求1所述的一种用于提高TIA中跨阻放大级输出直流电平的电路,其特征在于:所述直流通路单元包括NMOS管MN0,该NMOS管MN0的栅极连接直流恢复运放的输出端,漏极连接跨阻放大级的输入端,源极接地。
5.根据权利要求1所述的一种用于提高TIA中跨阻放大级输出直流电平的电路,其特征在于:所述直流恢复运放包括PMOS管MP7、NMOS管MN7、PMOS管MP8、NMOS管MN8、PMOS管MP9、电阻Rc、电容Cc、尾电流源Itail2、尾电流源Itail3,NMOS管MN7的栅极连接直流恢复运放的反向输入端,源极经由尾电流源Itail2接地,漏极一方面连接PMOS管MP7的漏极,另一方面NMOS管MN7的漏极还连接PMOS管MP7的栅极,PMOS管MP7的源极连接电源VDD;
NMOS管MN8的栅极连接直流恢复运放的同向输入端INP,源极经由尾电流源Itail2接地,漏极一方面理解PMOS管MP8的漏极,另一方面依次经由电阻Rc和电容Cc连接至直流回复运放的输出端;PMOS管MP8的栅极连接PMOS管MP7的栅极,PMOS管MP8的源极连接电源VDD;
PMOS管MP9的栅极连接PMOS管MP8的漏极,PMOS管MP9的源极连接电源VDD,PMOS管MP9的漏极一方面经由尾电流源Itail3接地,另一方面该PMOS管MP9的漏极连接直流恢复运放的输出端。
6.根据权利要求1至5任一所述的一种用于提高TIA中跨阻放大级输出直流电平的电路,其特征在于:所述跨阻放大级包括PMOS管MP1、NMOS管MN1和可变电阻RF,PMOS管MP1的栅极连接跨阻放大级的输入端IN,源极连接电源VDD,漏极连接跨阻放大级的输出端;NMOS管MN1的栅极连接跨阻放大级的输入端,源极连接电平提升单元,漏极连接跨阻放大级的输出端;可变电阻RF的一端连接跨阻放大级的输入端,另一端连接跨阻放大级的输出端。
7.根据权利要求6所述的一种用于提高TIA中跨阻放大级输出直流电平的电路,其特征在于:所述第一滤波电路包括电阻R1和电容C1,电阻R1一端连接跨阻放大级的输出端,另一端经由电容C1接地,同时,电阻R1连接电容C1的一端还连接直流恢复运放的反相输入端;所述第二滤波单元包括电阻R2和电容C2,电阻R2一端连接伪跨阻放大级的输出端,另一端经由电容C2接地,同时,电阻R2连接电容C2的一端还连接直流恢复运放的同相输入端。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201820345982.1U CN208013817U (zh) | 2018-03-14 | 2018-03-14 | 一种用于提高tia中跨阻放大级输出直流电平的电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201820345982.1U CN208013817U (zh) | 2018-03-14 | 2018-03-14 | 一种用于提高tia中跨阻放大级输出直流电平的电路 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN208013817U true CN208013817U (zh) | 2018-10-26 |
Family
ID=63888553
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201820345982.1U Active CN208013817U (zh) | 2018-03-14 | 2018-03-14 | 一种用于提高tia中跨阻放大级输出直流电平的电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN208013817U (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108508950A (zh) * | 2018-03-14 | 2018-09-07 | 厦门优迅高速芯片有限公司 | 一种用于提高tia中跨阻放大级输出直流电平的电路 |
WO2019173985A1 (zh) * | 2018-03-14 | 2019-09-19 | 厦门优迅高速芯片有限公司 | 一种用于提高tia中跨阻放大级输出直流电平的电路 |
-
2018
- 2018-03-14 CN CN201820345982.1U patent/CN208013817U/zh active Active
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108508950A (zh) * | 2018-03-14 | 2018-09-07 | 厦门优迅高速芯片有限公司 | 一种用于提高tia中跨阻放大级输出直流电平的电路 |
WO2019173985A1 (zh) * | 2018-03-14 | 2019-09-19 | 厦门优迅高速芯片有限公司 | 一种用于提高tia中跨阻放大级输出直流电平的电路 |
CN108508950B (zh) * | 2018-03-14 | 2024-01-23 | 厦门优迅高速芯片有限公司 | 一种用于提高tia中跨阻放大级输出直流电平的电路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104393846B (zh) | 运算放大器 | |
CN101826844B (zh) | 一种功率放大器和基于功率放大器的信号放大方法 | |
CN109379064A (zh) | 一种电流比较器 | |
CN102820857A (zh) | 宽带高增益跨阻放大器及设计方法和放大器芯片 | |
CN110011627A (zh) | 一种宽输入范围高共模抑制比运算跨导放大器 | |
CN208013817U (zh) | 一种用于提高tia中跨阻放大级输出直流电平的电路 | |
CN103236864B (zh) | 一种版图面积缩小的接收信号强度指示电路 | |
CN101978600A (zh) | 电容乘法器电路 | |
CN109462381A (zh) | 一种适用于深亚微米cmos工艺的运算电流放大器 | |
CN103595360B (zh) | 一种密勒补偿结构的运算放大器 | |
CN111030610A (zh) | 一种消除直流失调电压全差分运算放大器电路 | |
CN105048973B (zh) | 带有offset和动态直流恢复的跨阻放大器 | |
CN207442795U (zh) | 适用于低噪声、宽动态范围的高带宽跨阻放大器 | |
CN108508950A (zh) | 一种用于提高tia中跨阻放大级输出直流电平的电路 | |
CN207070017U (zh) | 宽带无电感高线性度输出驱动缓冲器 | |
CN102244499A (zh) | 一种高灵敏度跨阻放大器前端电路 | |
CN102340295A (zh) | 一种宽带有源巴伦电路 | |
CN104682946B (zh) | 一种差分信号转单端信号电路 | |
CN107612517A (zh) | 一种基于双输入运算跨导放大器的增益可编程放大器 | |
CN103944521B (zh) | 一种电流喷射式音频功率放大器 | |
CN209462349U (zh) | 一种高线性精度的全差分运算放大器电路结构 | |
CN204928758U (zh) | 一种增益提升的运算跨导放大器 | |
CN103259492A (zh) | 一种视频驱动输出放大器电路 | |
CN105515536A (zh) | 轨到轨放大器 | |
CN108183691A (zh) | 折叠共源共栅运算放大器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |