CN208000908U - 系统级封装模块 - Google Patents

系统级封装模块 Download PDF

Info

Publication number
CN208000908U
CN208000908U CN201690000270.5U CN201690000270U CN208000908U CN 208000908 U CN208000908 U CN 208000908U CN 201690000270 U CN201690000270 U CN 201690000270U CN 208000908 U CN208000908 U CN 208000908U
Authority
CN
China
Prior art keywords
contact
substrate
electronic unit
interconnecting structure
vertical interconnecting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201690000270.5U
Other languages
English (en)
Inventor
L·H·霍恩格
片平孝祥
刘畅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Apple Inc
Original Assignee
Apple Computer Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Apple Computer Inc filed Critical Apple Computer Inc
Application granted granted Critical
Publication of CN208000908U publication Critical patent/CN208000908U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/481—Insulating layers on insulating parts, with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4817—Conductive parts for containers, e.g. caps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/11—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/112—Mixed assemblies
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4867—Applying pastes or inks, e.g. screen printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16104—Disposition relative to the bonding area, e.g. bond pad
    • H01L2224/16105—Disposition relative to the bonding area, e.g. bond pad the bump connector connecting bonding areas being not aligned with respect to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16104—Disposition relative to the bonding area, e.g. bond pad
    • H01L2224/16106—Disposition relative to the bonding area, e.g. bond pad the bump connector connecting one bonding area to at least two respective bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/8184—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/162—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/165—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15322—Connection portion the connection portion being formed on the die mounting surface of the substrate being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16251—Connecting to an item not being a semiconductor or solid-state body, e.g. cap-to-substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/041—Stacked PCBs, i.e. having neither an empty space nor mounted components in between
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)

Abstract

本实用新型提供了系统级封装模块，其中一种系统级封装模块可包括：衬底；位于所述衬底的表面上的多个电子部件；垂直互连结构；位于所述多个电子部件和所述垂直互连结构上方的重叠注塑件；和位于述重叠注塑件上方的顶部屏蔽件，其中所述垂直互连结构从所述衬底的所述表面延伸到所述重叠注塑件的顶表面中的浅沟槽的底部，所述垂直互连结构在所述底部处电连接到所述顶部屏蔽件。

Description

系统级封装模块
技术领域
本实用新型涉及用于SIP模块的垂直屏蔽和互连结构。
背景技术
过去几年内，可商购获得的电子设备的类型大大增加，并且新设备的引入速度丝毫没有减弱的迹象。各种设备诸如平板电脑、膝上型电脑、上网本、台式计算机和单体计算机、手机、智能电话和媒体电话、存储设备、便携式媒体播放器、导航系统、监视器和其他设备已变得无处不在。
这些设备的功能也大大增加。这又导致这些电子设备内部的复杂性增加。同时，这些设备的尺寸越变越小。例如，越小越薄的设备越来越流行。
这种功能增加和尺寸减小使得有必要使用空间高效的电路技术。例如，系统级封装模块和其他类似结构可用于增加电子设备的功能，同时减少设备中占用的空间。
这些系统级封装模块可包括被放置在板上、然后被密封和封装在塑料或其他材料中的电子器件或部件。但在某些情况下，可能期望在相同系统级封装模块将一个电路中的电子器件与另一个电路中的电子器件屏蔽开来。这可能会占用大量的空间，从而使得系统级封装模块的空间效率较低。
因此，本领域需要用于系统级封装模块的垂直屏蔽和互连结构，其中该垂直屏蔽和互连结构易于制造并且是空间高效的。
实用新型内容
因此，本实用新型的实施方案可提供用于系统级封装(SIP)模块的垂直屏蔽和互连结构，其中该垂直屏蔽和互连结构易于制造并且是空间高效的。
本实用新型的一个示例性实施方案可提供一种系统级封装模块，其包括：衬底；位于所述衬底的表面上的多个电子部件；垂直互连结构；位于所述多个电子部件和所述垂直互连结构上方的重叠注塑件；和位于述重叠注塑件上方的顶部屏蔽件，其中所述垂直互连结构从所述衬底的所述表面延伸到所述重叠注塑件的顶表面中的浅沟槽的底部，所述垂直互连结构在所述底部处电连接到所述顶部屏蔽件。
本实用新型的另一个示例性实施方案可提供一种系统级封装模块，其包括：衬底；第一电子部件，所述第一电子部件以物理方式并且以电子方式接触所述衬底的表面上的第一触点和第二触点；第一垂直互连结构，所述第一垂直互连结构在所述衬底的所述表面上的第三触点上方延伸；第二垂直互连结构，所述第二垂直互连结构在所述衬底的所述表面上的第四触点上方延伸；和第二电子部件，所述第二电子部件以物理方式并且以电子方式接触所述第一垂直互连结构和所述第二垂直互连结构，使得所述第一电子部件位于所述第二电子部件正下方并且介于所述第二电子部件和所述衬底之间。
本实用新型的另一个示例性实施方案可提供一种系统级封装模块，其包括：衬底；具有第一触点和第二触点的第一电子部件，所述第一触点以物理方式并且以电子方式接触所述衬底的表面上的第一触点，并且所述第二触点以物理方式并且以电子方式接触所述衬底的所述表面上的第二触点；具有第一触点和第二触点的第二电子部件，所述第一触点以物理方式并且以电子方式接触所述衬底的表面上的第三触点，并且所述第二触点以物理方式并且以电子方式接触所述衬底的所述表面上的第四触点；和具有第一触点和第二触点的第三电子部件，所述第一触点以物理方式并且以电子方式接触所述第一电子部件上的所述第一触点，并且所述第二触点以物理方式并且以电子方式接触所述第二电子部件上的所述第一触点。
本实用新型的另一个示例性实施方案可提供一种系统级封装模块，其包括：第一衬底；位于所述第一衬底的表面上的第一多个电子部件；第一垂直互连结构；位于所述第一多个电子部件和所述第一垂直互连结构上方的第一重叠注塑件；第二衬底；位于所述第二衬底的表面上的第二多个电子部件；第二垂直互连结构；和位于所述第二多个电子部件和所述第二垂直互连结构上方的第二重叠注塑件；其中所述第一垂直互连结构从所述第一衬底的所述表面延伸到所述第一重叠注塑件的顶表面，所述第一垂直互连结构在所述顶表面处电连接到所述第二垂直互连结构，所述第二垂直互连结构从所述第二衬底的所述表面延伸到所述第二重叠注塑件的顶表面。
本实用新型的示例性实施方案可提供SIP模块，其中该模块中的两个或更多个电路通过垂直屏蔽件彼此屏蔽。这些垂直屏蔽件可由密集排列的导电材料柱形成。这些柱可以接地。这些导电柱可形成法拉第笼，以将电路彼此隔离。在本实用新型的这些和其他实施方案中，垂直屏蔽件可由导电材料的壁形成。这些壁可以接地。
在本实用新型的这些和其他实施方案中，垂直柱可通过堆叠焊料滴形成。焊料小滴可使用焊料喷射或其他技术形成。在本实用新型的这些和其他实施方案中，垂直柱可通过烧结形成，例如通过层叠铜-锡材料来构建柱。在本实用新型的这些和其他实施方案中，垂直柱可通过打印形成，诸如通过使用喷墨式打印机、3-D打印机、气溶胶喷射打印机或其他类型的打印机来形成。
在本实用新型的这些和其他实施方案中，垂直壁可通过堆叠焊料层形成。焊料层可使用焊料喷射或其他技术形成。在本实用新型的这些和其他实施方案中，垂直壁可通过烧结形成，例如通过层叠铜-锡材料来构建壁。在本实用新型的这些和其他实施方案中，垂直壁可通过打印形成，诸如通过使用喷墨式打印机、3-D打印机、气溶胶喷射打印机或其他类型的打印机来形成。在本实用新型的这些和其他实施方案中，垂直壁可通过缝合焊线形成，使得其在若干个位置与SIP模块的衬底接触。
在本实用新型的这些和其他实施方案中，垂直壁和垂直柱可使用粘合膏或其他材料形成。这些壁和柱可利用打印、模板打印或其他合适的技术形成。这些壁或柱可由金属诸如铝、铜、钢或其他导电材料形成，并且可固定到SIP模块的衬底表面。
在本实用新型的这些和其他实施方案中，在形成电子电路以及这些壁和柱之后，可形成覆盖电子电路、壁和柱的重叠注塑件或其他材料。壁和柱上方的重叠注塑件的顶部可通过化学或激光蚀刻或其他工艺移除，从而使壁和柱的顶部暴露。可将顶部屏蔽层施加到重叠注塑件的顶表面，使得在顶部屏蔽件与壁和柱之间形成电触点。顶部屏蔽层可通过打印(诸如通过喷墨、3-D、气溶胶喷射或其他类型的打印)、电镀、溅射、气相沉积 (化学或物理)或其他技术形成。
在本实用新型的这些和其他实施方案中，壁和柱可在第一衬底上形成。可将第一衬底翻转，使其用作SIP模块的帽或盖。
在本实用新型的这些和其他实施方案中，可用于形成壁和柱的这些相同技术可用于形成垂直互连结构。这些垂直互连结构可用于堆叠电子电路或部件，以便节省空间或减少印刷电路板上的迹线长度，或者既节省空间又减少印刷电路板上的迹线长度。例如，第一电子电路或部件可附接到衬底的表面。可在第一电子电路或部件的每一侧上构建垂直互连结构。第二电子电路或部件可电连接并附接到垂直互连结构。这样，可将第二电子电路或部件堆叠在第一电子电路或部件上方。在本实用新型的这些和其他实施方案中，可通过各种方式堆叠这些电子电路或部件。
这些堆叠的电子电路可由电容器、电阻器、电感器、变压器或其他有源或无源部件形成。在一种制造方法中，可将电容器放置在一层高温胶粘带上。可使用拾放机器或其他合适的机器或方法来放置这些电容器。烧结区可在电容器的触点上形成。这可使用丝网印刷、喷墨或3-D打印、气溶胶喷射打印、模板打印或其他类型的打印或制造工艺来完成。可使用拾放机器或其他合适的机器或方法将一个或多个附加电容器放置在烧结电容器上。然后可将堆叠电容器结构加热至回流温度，使得烧结区将堆叠电容器接合在一起。然后可再次通过使用拾放机器或其他机器或方法将完整的堆叠电容器结构从胶粘带移除。在本实用新型的这些和其他实施方案中，可再次使用丝网印刷、喷墨或3-D打印、气溶胶喷射打印、模版打印或其他类型的电镀或制造工艺在电容器的触点上形成焊接区，而不是烧结区。
这种方法在可形成电容器堆叠并将其作为模块移动的情况下可能是有用的。在本实用新型的其他实施方案中，这些堆叠电容器结构可在印刷电路板或其他合适的衬底上形成。在一个实施例中，焊接区或烧结区可在印刷电路板上形成。这些区可由锡-银-铜(SAC)焊料、其他焊接或烧结材料或者其他材料形成。这可使用丝网印刷、喷墨或3-D打印、气溶胶喷射打印、模板打印或其他类型的打印或制造工艺来完成。可使用拾放机器或其他合适的机器或方法将电容器放置在印刷电路板上。可将一个或多个附加电容器浸入焊膏或其他焊接或烧结材料中，以在其触点上形成焊膏区。可将附加电容器放置在印刷电路板上的电容器上。回流步骤可用于将电容器焊接在一起。
在本实用新型的这些和其他实施方案中，SIP模块可包括可从模块的重叠注塑件的顶表面延伸的垂直互连结构。这些SIP模块然后可彼此附接，并且垂直互连结构可在模块之间形成用于功率和信号的互连件。更具体地，可将垂直互连结构放置在衬底、器件或SIP模块的其他部分的顶表面或其他表面上。也可将电子器件或部件放置在衬底上。重叠注塑件可覆盖垂直互连结构和电子器件或部件。重叠注塑件的顶部可被磨平，使得互连结构的顶部暴露。第二SIP模块的顶侧可与SIP模块的顶部配对。SIP模块中的垂直互连结构可与第二SIP模块中的对应垂直互连结构形成电通路。导电膏可用于将两个SIP模块之间的垂直互连结构连接在一起。一个或多个载体可用于简化多个垂直互连结构的处理。可在SIP模块顶表面上的磨平过程中移除这些载体。
在本实用新型的这些和其他实施方案中，可以各种方式屏蔽各种电子部件和机械部件。例如，可将多个部件以焊接方式或以其他方式附接到板或其他衬底。可在部件上方形成绝缘涂层。可在绝缘涂层上方形成屏蔽件。绝缘涂层的边缘可与板上的触点部分地重叠，可与触点相邻，或者可位于触点附近，使得屏蔽件电连接到触点。在本实用新型的各种实施方案中，绝缘涂层可以是保形涂层、模制件、塑料、膜或其他绝缘材料。绝缘涂层可通过喷射、打印(诸如通过喷墨、3-D、气溶胶喷射或其他类型的打印)、气相沉积(化学或物理)形成，其可以是具有金属背衬的保形膜，或者可以是另一种类型的涂层。在本实用新型的各种实施方案中，绝缘涂层可以是相变材料，施加并加热该相变材料使得其熔化并被金属屏蔽件覆盖。屏蔽件可以是导电的，并且可通过打印诸如通过喷墨、3-D、气溶胶喷射或其他类型的打印，通过使用电镀、溅射、气相沉积或其他技术形成。
在本实用新型的这些和其他实施方案中，屏蔽件可溢出触点，形成不期望的电连接。因此，本实用新型的实施方案可采用垂直块或坝。坝可以是导电的，或者其可以是非导电的并且涂覆或镀有导电材料。在形成屏蔽件过程中，坝可防止屏蔽金属溢出触点和坝。坝可通过沉积一圈导电或非导电材料形成，或者其可作为结构部件放置。坝可以与本文所示的垂直柱或壁相同或类似的方式形成。坝随后可形成电连接，该电连接从屏蔽件穿过坝(如果坝是导电的)或其涂层或电镀层(如果坝是非导电的)到支承板或衬底上的焊盘或触点。
在本实用新型的另一个实施方案中，可单独屏蔽一个或多个电子或机械部件。本实用新型的示例性实施方案可提供一种具有附接在印刷电路板或其他合适衬底的顶侧上的一个或多个电子部件的设备。可再次通过各种技术诸如喷墨式打印、3-D打印、气溶胶喷射打印或其他类型的打印、电镀、溅射、气相沉积或其他技术在部件和印刷电路板顶表面的至少一部分上方形成粘合剂层。可通过电镀、溅射、气相沉积、喷墨式打印、3-D打印、气溶胶喷射打印或其他类型的打印或技术(例如，通过使用帽)在部件和粘合剂层上方形成屏蔽件。该屏蔽件可使用侧面电镀层或通孔接地。在本实用新型的其他实施方案中，可将这些屏蔽件点焊或激光焊接到印刷电路板或其他合适衬底的顶表面上的触点。
在本实用新型的其他实施方案中，可使用导电颗粒形成屏蔽件。具体地，一个或多个部件周围的模制件可包括导电颗粒。可驱动导电颗粒在模制件的顶表面附近迁移，从而形成屏蔽件。在本实用新型的各种实施方案中，可使用重力、磁力、浮力或其他合适的技术驱动或促使这些导电颗粒迁移。在本实用新型的其他实施方案中，可使用具有附接的导电膜的模制层。在本实用新型的其他实施方案中，可使用具有绝缘层和导电层的膜。
在本实用新型的其他实施方案中，可使一个或多个部件位于板式结构内部，而不是将部件附接到印刷电路板的顶表面。然后可使用顶部和底部屏蔽件来屏蔽该嵌入衬底。顶部和底部屏蔽件可通过彼此间隔开的通孔连接在一起，从而形成法拉第笼。这些通孔可通过嵌入衬底中一个或多个层上的一个或多个环连接在一起。在本实用新型的其他实施方案中，顶部和底部屏蔽件可通过边缘电镀层连接。顶部和底部屏蔽件以及侧面电镀层可通过电镀、溅射、气相沉积、打印(诸如通过喷墨、3-D、气溶胶喷射或其他类型的打印)或其他技术形成。
应当指出的是，虽然上述互连结构非常适于形成系统级封装模块，但是在本实用新型的其他实施方案中，可使用这些技术形成其他类型的电子器件。本实用新型的实施方案可在SIP模块制造的不同水平上使用。例如，SIP模块可由一个或多个其他子模块形成，并且本实用新型的这些实施方案可在这些子模块中的一个或多个中使用。SIP模块本身可通过采用本实用新型的一个或多个实施方案来形成。
在本实用新型的各种实施方案中，SIP模块的触点、互连路径和其他导电部分可通过冲压、金属注射成型、机械加工、微加工、喷墨、3-D打印、气溶胶喷射打印或者其他类型的打印或制造工艺形成。导电部分可由不锈钢、钢、铜、铜钛、铝、磷青铜或者其他材料或材料组合形成。它们可镀有或涂覆有镍、金或其他材料。非导电部分可使用注射或其他模制、喷墨、3-D、气溶胶喷射或其他类型的打印、机械加工或其他制造工艺形成。非导电部分(诸如包括重叠注塑件120和2010的各种重叠注塑部分)可由硅或硅树脂、橡胶、硬橡胶、塑料、尼龙、液晶聚合物(LCP)、塑料、环氧树脂、树脂或者其他非导电材料或材料组合形成。所使用的印刷电路板或其他合适的衬底可由FR-4、BT或其他材料形成。在本实用新型的许多实施方案中，印刷电路板可由其他衬底诸如柔性电路板代替，而在本实用新型的这些和其他实施方案中，柔性电路板可由印刷电路板代替。
本实用新型的实施方案可提供可位于各种类型的设备诸如便携式计算设备、平板电脑、台式计算机、膝上型电脑、单体计算机、可穿戴计算设备、移动电话、智能电话、媒体电话、存储设备、便携式媒体播放器、导航系统、监视器、电源、适配器、遥控设备、充电器和其他设备的SIP模块。
本实用新型的各种实施方案可包含本文所述的这些和其他特征中的一个或多个特征。通过参考以下具体实施方式和附图，可更好地理解本实用新型的实质和优点。
附图说明
图1示出了根据本实用新型的实施方案的包括系统级封装模块的电子设备的一部分；
图2示出了根据本实用新型的实施方案的SIP模块的一部分；
图3示出了根据本实用新型的实施方案的SIP模块的一部分；
图4示出了根据本实用新型的实施方案的SIP模块的一部分；
图5示出了根据本实用新型的实施方案的SIP模块的一部分；
图6示出了根据本实用新型的实施方案的制造SIP模块的一个步骤；
图7示出了与本实用新型的实施方案一致的堆叠电子部件结构；
图8示出了根据本实用新型的实施方案的堆叠电容器结构；
图9至图11示出了根据本实用新型的实施方案的制造堆叠电容器结构的方法；
图12至图15示出了根据本实用新型的实施方案的在印刷电路板上制造堆叠电容器结构的方法；
图16示出了根据本实用新型的实施方案的另一堆叠电容器结构；
图17示出了根据本实用新型的实施方案的另一堆叠电容器结构；
图18示出了根据本实用新型的实施方案的另一堆叠电容器结构；
图19至图22示出了根据本实用新型的实施方案的制造SIP模块的方法；
图23示出了根据本实用新型的实施方案的另一SIP模块；
图24示出了根据本实用新型的实施方案的另一SIP模块；
图25示出了根据本实用新型的实施方案的另一SIP模块；
图26和图27示出了根据本实用新型的实施方案的SIP模块的部分；
图28示出了根据本实用新型的实施方案的SIP模块的一部分；
图29至图31示出了根据本实用新型的实施方案的形成SIP模块的一部分的方法；
图32示出了根据本实用新型的实施方案的SIP模块的一部分；
图33示出了附接到印刷电路板顶表面的根据本实用新型的实施方案的 SIP模块；以及
图34和图35示出了根据本实用新型的实施方案的电子系统的部分。
具体实施方式
图1示出了根据本实用新型的实施方案的包括系统级封装模块的电子设备的一部分。与所包括的其他附图一样，本附图是为了进行示意性的说明而显示，并不限制本实用新型的可能的实施方案或权利要求。
该图包括在顶表面上具有多个电子电路、子模块、部件或其他电子或机械器件150的印刷电路板或其他合适的衬底110。重叠注塑件120可在一个或多个其他电子或机械部件(未示出)上方形成。可将这些部件封装在塑料、环氧树脂、树脂或其他类型的重叠注塑件120中。
在本实用新型的这些和其他实施方案中，可能期望将一些部件与模块中的其他部件隔离开来。这可使用一个或多个柱(其也可被称为柱子)或壁来完成。这些柱或壁(此处示为柱130和壁140)可由铝、钢、铜或其他导电材料形成。这些柱或壁可通过冲压、锻造、金属注射成型(MIM)、机械加工、微加工或其他制造技术形成。在本实用新型的其他实施方案中，这些柱或壁可由导电粘合剂形成。这些导电粘合剂柱或壁可使用打印、模板打印或其他合适的技术形成。在本实用新型的这些和其他实施方案中，柱 130和壁140可以其他方式且由其他材料形成。这些柱或壁可从衬底110的表面延伸到重叠注塑件120的顶部。实施例在下图中示出。
图2示出了根据本实用新型的实施方案的SIP模块的一部分。在该实施例中，垂直屏蔽结构210可在衬底110的顶表面上形成。垂直屏蔽结构 210可以是柱诸如柱130或壁诸如图1中的壁140。垂直屏蔽结构210可通过堆叠焊料滴形成为柱。垂直屏蔽结构210可通过堆叠焊料线形成为壁。焊料滴或焊料线可通过焊料喷射形成。其他垂直屏蔽结构形状诸如曲形区段可通过堆叠曲形区段或其他形状的焊料形成。垂直屏蔽结构210可在多个电子电路或部件(未示出)附接到衬底110的顶表面之前或之后形成。电子电路或部件和垂直屏蔽结构210可由重叠注塑层(未示出)重叠注塑而成。可在垂直屏蔽结构210上方的重叠注塑件中切割出浅沟槽(未示出)。这可允许沿着重叠注塑件的顶表面形成的屏蔽件(未示出)形成与垂直屏蔽结构210的电连接。实施例在下图中示出。
图3示出了根据本实用新型的实施方案的SIP模块的一部分。同样，一个或多个电子电路或部件(未示出)可放置在印刷电路板或其他合适的衬底110的顶表面上。垂直屏蔽结构210同样可由堆叠滴、线、曲形或其他形状的焊料或烧结物形成。重叠注塑件120可覆盖电子电路或部件。可在重叠注塑件120的顶表面中切割出浅沟槽320，从而使垂直屏蔽结构210 的顶部暴露。沟槽320可通过激光或化学蚀刻或其他工艺形成。屏蔽件330 可在重叠注塑件120的顶表面上方形成。屏蔽件330可以是导电的，并且可通过打印(诸如通过喷墨、3-D、气溶胶喷射或其他类型的打印)，通过使用电镀、溅射、气相沉积(化学或物理)或其他技术形成。屏蔽件330 可电连接到垂直屏蔽结构210。垂直屏蔽结构210还可电连接到衬底110的接地板或迹线，从而在SIP模块中的两个或更多个电路之间提供一定程度的电磁隔离。虽然该实施例被示出为具有垂直屏蔽结构210，但在本实用新型的这些和其他实施方案中，可使用本文所示的或由本实用新型的实施方案提供的其他垂直屏蔽结构来完成SIP模块的这种处理。
图4示出了根据本实用新型的实施方案的SIP模块的一部分。在该实施例中，可沿衬底110的顶表面缝合焊线410以形成垂直屏蔽结构诸如图1 中的壁140。焊线410可具有底部环部分430，该部分可电接触衬底110上的接地焊盘或迹线。焊线410还可包括顶部环部分420。顶部环路部分420 可暴露在重叠注塑区中的浅沟槽中，并且以与图3中所示的实施例一致的方式连接到屏蔽件(未示出)。
图5示出了根据本实用新型的实施方案的SIP模块的一部分。在该实施例中，垂直屏蔽结构510可在衬底110的顶表面上形成。垂直屏蔽结构 510可用于形成柱或壁，诸如图1中的柱130和壁140。垂直屏蔽结构510 可通过烧结形成。可利用烧结层连续构建连续的线形、正方形、圆形或其他图案化的区，从而形成垂直屏蔽结构510。垂直屏蔽结构510可通过堆叠烧结物滴或烧结材料滴形成为柱。垂直屏蔽结构510可通过堆叠烧结物线或烧结材料线形成为壁。其他垂直屏蔽结构形状诸如曲形区段可通过堆叠曲形区段或其他形状的烧结物或烧结材料形成。如前所述，可在烧结过程发生之前或发生之后将一个或多个电子电路或部件放置在衬底110的顶表面上。重叠注塑件(未示出)可在垂直屏蔽结构510和电子电路或部件上方形成，如图3所示。浅沟槽可在重叠注塑件的顶表面中形成，同样如图3 所示。屏蔽件可施加在重叠注塑件的顶表面上方，同样如图3所示。
在本实用新型的这些和其他实施方案中，烧结物或烧结材料可以是铜- 锡或其他锡类烧结物或烧结材料，或者是其他类型的烧结物或烧结材料。所使用的烧结工艺可以是瞬时液相烧结。
在本实用新型的这些和其他实施方案中，可以不同方式使用这些烧结的垂直结构。实施例在下图中示出。
图6示出了根据本实用新型的实施方案的制造SIP模块的一个步骤。在该实施例中，垂直屏蔽结构610可在衬底110的顶表面上形成。然后可将衬底110翻转，使其用作衬底620上方的盖。可在垂直屏蔽结构附接到衬底620之前将其浸入焊膏中。一个或多个电子电路或部件(未示出)可附接到衬底640的顶表面。这些各种电子电路或部件中的一些可通过垂直屏蔽结构610彼此屏蔽。
这些焊接或烧结的垂直结构可用于节省SIP模块中的空间。实施例在下图中示出。
图7示出了与本实用新型的实施方案一致的堆叠电子部件结构。在该实施例中，第一电子部件730可电连接到印刷电路板或其他合适的衬底 (未示出)上的触点720。垂直互连结构740可在衬底上的触点710上形成。垂直互连结构740可以与本文的垂直屏蔽结构相同或类似的方式形成。例如，垂直互连结构740可通过将焊料或烧结物堆叠成球、线或如上文图2、图3和图5所示的其他构型来形成。垂直互连结构也可形成为图 19中的垂直互连结构1920，或者形成为图28中的壁或柱子2850。第二电子部件750可包括触点752，该触点可电连接到垂直互连结构740。这样，第一电子部件730可位于第二电子部件750正下方，并且介于第二电子部件750和衬底之间。这样可通过利用第二电子部件750下面的区域来节省空间，否则该区域将不被使用。第一电子部件730和第二电子部件750可以是电容器、电阻器、电感器、变压器或其他类型的部件，或者是各种类型的部件的混合。
在本实用新型的这些和其他实施方案中，电子部件可以各种方式直接堆叠在彼此的顶部上。实施例在下图中示出。
图8示出了根据本实用新型的实施方案的堆叠电容器结构。堆叠电容器结构可包括电容器810、电容器820和电容器830。电容器810可包括触点812和814。触点812和814可连接到印刷电路板或其他衬底(未示出) 上的触点。类似地，电容器830的触点832和834可连接到印刷电路板或其他衬底上的触点。电容器820的触点822可连接到电容器810的触点814。类似地，电容器820的触点824可连接到电容器830的触点832。
在本实用新型的各种实施方案中，这些电容器可以各种方式彼此连接并且连接到印刷电路板上的触点。例如，可通过焊接连接电容器触点中的一个或多个。在本实用新型的这些和其他实施方案中，可烧结这些触点中的一个或多个。例如，可将电容器820的触点822烧结到电容器810的触点814，并且可将电容器820的触点824烧结到电容器830的触点832。类似地，可将电容器810和830上的触点烧结到印刷电路板上的对应触点。通过这种烧结可获得在随后的高温处理步骤期间可保持完整的堆叠电容器结构。制造堆叠电容器的方法的实施例在下图中示出。
图9至图11示出了根据本实用新型的实施方案的制造堆叠电容器结构的方法。在图9中，可将电容器810和830放置在一层高温胶粘带910上。可使用拾放机器或其他合适的机器或方法来放置这些电容器。在图10中，烧结区1014可在电容器810的触点814上形成。这可使用丝网印刷、喷墨或3-D打印、气溶胶喷射打印、模板打印或其他类型的打印或制造工艺来完成。类似地，烧结区1032可在电容器830的触点832上形成。在本实用新型的这些和其他实施方案中，区1014和区1032可以是再次使用丝网印刷、喷墨或3-D打印、气溶胶喷射打印、模版打印或其他类型的打印或制造工艺形成的焊接区。在图11中，可将电容器820放置在电容器814和 832上，使得电容器820的触点822连接到电容器810的触点814，并且电容器820的触点824连接到电容器830的触点832。可使用拾放机器或其他合适的机器或方法将电容器820放置在电容器810和830上。然后可将堆叠电容器结构加热至回流温度，使得烧结区1014和1032将堆叠电容器接合在一起。然后可再次通过使用拾放机器或其他机器或方法将完整的堆叠电容器结构从胶粘带910移除。
这种方法在可形成电容器堆叠并将其作为模块移动的情况下可能是有用的。在本实用新型的其他实施方案中，这些堆叠电容器结构可在印刷电路板或其他合适的衬底上形成。实施例在下图中示出。
图12至图15示出了根据本实用新型的实施方案的在印刷电路板上制造堆叠电容器结构的方法。在图12中，焊接区或烧结区可在印刷电路板 1210上形成。例如，区1212、1214、1232和1234可由锡-银-铜(SAC)焊料或其他焊料或烧结材料形成。这可使用丝网印刷、喷墨或3-D打印、气溶胶喷射打印、模板打印或其他类型的打印或制造工艺来完成。在图13中，可使用拾放机器或其他合适的机器或方法将电容器810和830放置到印刷电路板1210上。电容器810的触点812和814可与区1212和1214对准，而电容器830的触点832和834可与区1232和1234对准。在图14中，可将电容器820浸入焊膏或其他烧结材料的焊料中，以在触点822上形成焊膏区1022，并在触点824上形成区1024。在图15中，可将电容器820放置在电容器814和832上，使得电容器820的触点822连接到电容器810的触点814，并且电容器820的触点824连接到电容器830的触点832。可使用拾放机器或其他合适的机器或方法放置电容器820。回流步骤可用于将电容器810和830焊接到印刷电路板1210，并且将电容器820焊接到电容器 810和830。
与本实用新型的实施方案一致的这些和其他方法可用于形成本文所示的这些各种堆叠电容器结构以及其他构型中的其他堆叠电容器结构。例如，上文在图7和其他上图中所示的垂直互连结构可用于形成堆叠电容器结构。例如，一个或多个电容器诸如电容器820可通过垂直互连结构诸如垂直互连结构740堆叠在其他电容器诸如电容器810和830上方。这些和类似的技术可应用于本文所示的以及由本实用新型的实施方案提供的其他堆叠电容器结构。
下文所示的这些和其他实施例可能非常适于形成堆叠电容器结构。在本实用新型的其他实施方案中，电容器中的一个或多个可由另一部件诸如电阻器、电感器、变压器或其他类型的有源或无源部件代替。此外，虽然在每个实施例中示出了3个或4个电容器，但在本实用新型的其他实施方案中，可使用其他数量的电容器，并且各种数量的电容器可以各种构型堆叠在各种数量的电容器上。
图16示出了根据本实用新型的实施方案的另一堆叠电容器结构。该堆叠电容器结构可包括电容器1610、电容器1620和电容器1630。电容器 1610的触点1614和1612以及电容器1630的触点1634和1632可连接到印刷电路板或其他合适的衬底(未示出)的表面上的触点。电容器1620可包括触点1624和1622。电容器1620的触点1624可连接到电容器1610的触点1614和电容器1630的触点1634。类似地，电容器1620的触点1620可连接到电容器1610的触点1612和电容器1630的触点1632。同样，在本实用新型的这些和其他实施方案中，所示的电容器中的一个或多个可由另一部件诸如电阻器、电感器、变压器或其他类型的部件代替。此外，可烧结这些连接中的一个或多个。通过这种烧结可获得在随后的高温处理步骤期间可保持完整的堆叠电容器结构。
图17示出了根据本实用新型的实施方案的另一堆叠电容器结构。该堆叠电容器结构可包括电容器1710、电容器1720、电容器1730和电容器 1740。电容器1720的触点1722和1724以及电容器1730的触点1732和1734可连接到印刷电路板或其他合适的衬底(未示出)的表面上的触点。电容器1710的触点1712可连接到电容器1720的触点1722。类似地，电容器1710的触点1714可连接到电容器1730的触点1732。电容器1740的触点1744可连接到电容器1730的触点1734。电容器1740的触点1742可连接到电容器1720的触点1724。同样，在本实用新型的这些和其他实施方案中，所示的电容器中的一个或多个可由另一种类型的部件诸如电阻器、电感器、变压器或其他类型的部件代替。此外，可烧结这些连接中的一个或多个。通过这种烧结可获得在随后的高温处理步骤期间可保持完整的堆叠电容器结构。
图18示出了根据本实用新型的实施方案的另一堆叠电容器结构。在该实施例中，可将电容器1820放置在电容器1810的顶部上。电容器1820的触点1822可连接到电容器1810的触点1812，而电容器1820的触点1824 可连接到电容器1810的触点1814。
图19至图22示出了根据本实用新型的实施方案的制造SIP模块的方法。在图19中，多个电子电路或部件1910可连接到印刷电路板或其他合适的衬底110。电子电路或部件1910可使用焊料、烧结或其他合适的步骤连接到印刷电路板110。垂直互连结构1920可附接到印刷电路板或其他合适的衬底110的顶表面。垂直互连结构1920可电连接到印刷电路板或其他合适的衬底110的迹线或平面。垂直互连结构1910可以是由载体1922接合的冲压金属，诸如不锈钢。载体1922可有助于操纵垂直互连结构1920。在本实用新型的这些和其他实施方案中，柱130和壁140也可包括在该结构中，并且可形成为上文所示的柱130和壁140。
在图20中，重叠注塑件2010可覆盖一个或多个电子电路或部件1910 和互连结构1920(包括载体1922)。该重叠注塑件2010与本文所示的本实用新型的实施方案以及本实用新型的其他实施方案中的其他重叠注塑区一样，可由塑料、树脂、环氧树脂或其他材料形成。
在图21中，可将重叠注塑件2010的顶部移除。这种移除可通过磨平、蚀刻或其他工艺完成。在该步骤过程中，可将载体1922移除。这样可使得垂直互连结构1922的顶部1923暴露在重叠注塑件2010的顶表面。垂直互连结构1920的顶部1923可由导电膏或其他合适的材料覆盖。
在图22中，第二衬底1210及其垂直互连结构1420可沿包括衬底110 及其垂直互连结构1920的结构的顶侧以倒置方式附接。垂直互连结构1920 可电连接到垂直互连结构2220。垂直互连结构2220可电连接到第二衬底 2210的迹线或平面。在本实用新型的这些和其他实施方案中，柔性电路板而不是第二衬底2210可附接到衬底结构110的顶部。
在本实用新型的各种实施方案中，可对上述结构进行各种修改。实施例在下图中示出。
图23示出了根据本实用新型的实施方案的另一SIP模块。在该实施例中，互连迹线2310和2320可沿部件2330和2340的侧面形成和放置。
图24示出了根据本实用新型的实施方案的另一SIP模块。在该实施例中，第二衬底2410和第三衬底2420可附接在衬底110上方。垂直互连结构1920可电连接到垂直互连结构2412和2422。同样，这些垂直互连结构可电连接到相应衬底上的迹线或焊盘。
虽然在上述实施例中，垂直互连结构被示为从衬底的顶表面延伸到重叠注塑件的顶表面，但在本实用新型的其他实施方案中，这些垂直互连结构可从一个或多个电子电路或部件或其各自SIP模块中的或与其各自SIP模块相关联的其他结构延伸。
图25示出了根据本实用新型的实施方案的另一SIP模块。在该实施例中，衬底2210的底侧可用于连接到一个或多个电子电路或部件2510。重叠注塑件2520可由屏蔽件2530屏蔽。在本实用新型的各种实施方案中，屏蔽件2530可由盖代替，并且可省去重叠注塑件2520。
在本实用新型的这些和其他实施方案中，可以各种方式屏蔽各种电子部件和机械部件。实施例在下图中示出。
图26和图27示出了根据本实用新型的实施方案的SIP模块的部分。在图26中，可将多个部件2610以焊接方式或以其他方式附接到板或其他衬底2620。绝缘涂层2630可在部件2610上方形成。金属屏蔽件2640可在绝缘涂层2630上方形成。涂层2630的边缘可与板2620上的触点2624部分地重叠，可与触点2624相邻，或者可位于触点2624附近，使得金属屏蔽件2640电连接到触点2624。在本实用新型的各种实施方案中，绝缘涂层 2630可以是保形涂层、模制件、塑料、膜或其他绝缘材料。绝缘涂层2630 可通过喷射、喷墨、3-D、气溶胶喷射或其他类型的打印、气相沉积(化学或物理)形成，其可以是具有金属背衬的保形膜，或者可以是另一种类型的涂层。在本实用新型的各种实施方案中，绝缘涂层2630可以是相变材料，施加并加热该相变材料使得其熔化并被金属屏蔽件2640覆盖。金属屏蔽件2640可使用电镀、溅射、喷墨、3-D、气溶胶喷射或其他类型的打印、气相沉积(与本文中的其他屏蔽件一样，其可以是化学或物理气相沉积)或者其他技术形成。
在该实施方案中，金属屏蔽件2640可溢出触点2624并形成不期望的电连接。因此，本实用新型的实施方案可采用垂直块或坝2710，如图27所示。坝2710可以是导电的，或者其可以是非导电的并且涂覆有导电材料。在形成屏蔽件过程中，坝2710可防止屏蔽金属2640溢出触点2624之外。坝2710可通过沉积一圈导电或非导电材料形成，或者其可作为结构部件放置。坝2710可以与上述柱130和壁140相同或相似的方式形成。坝2710随后可形成电连接，该电连接从屏蔽件2640穿过坝2710(如果坝2710是导电的)或其涂层或电镀层(如果坝2710是非导电的)到支承板或衬底2620 上的焊盘或接地触点2624。
图28示出了根据本实用新型的实施方案的SIP模块的一部分。在该实施例中，多个电子或机械部件2810可通过触点2812附接到板2820。模制件2830可在部件2810周围形成。具有顶部2840和底部2842的屏蔽件可通过打印(诸如喷墨、3-D、气溶胶喷射或其他类型的打印)、电镀、溅射、气相沉积或其他合适的技术形成。这些屏蔽件2840和2842也可使用盖形成，如在上述实施例中所述。屏蔽件2840和2842以及本文所示的其他屏蔽件可使用形成为片材的模制材料制成，该片材层合到铜或其他类型的导电层。这可用于在模制件2830周围形成导电帽或屏蔽件2840和2842。在本实用新型的其他实施方案中，可省去模制件2830，以有利于在部件2810 上方使用模制材料片材。一个或多个壁或柱2850可在屏蔽件2840和板2820上的一个或多个接地触点之间或在屏蔽件2840和另一结构之间形成。可在板2820中提供开口2822，以有利于在制造过程中模制件在板2820的顶表面和底表面之间流动。
如前所述，柱或壁2850可以与图1的柱130和壁140相同或类似的方式形成，或者它们可由铝、钢、铜或其他导电材料形成。在本实用新型的其他实施方案中，这些柱或壁2850可由导电粘合剂形成。这些导电粘合剂柱或壁2850可使用喷墨、3-D、气溶胶喷射或其他类型的打印、模板打印或其他合适的技术形成。导电粘合剂柱或壁2850可通过将烧结物或焊料堆叠成滴形、曲形、线形或如上文图2至图3以及图5所示的其他形状来形成。该结构的其余部分可以各种方式形成。实施例在下图中示出。
图29至图31示出了根据本实用新型的实施方案的形成SIP模块的一部分的方法。在图29中，壁或柱2850可在板2820的顶表面上形成。在该实施例中，柱或壁2850可由铝、钢、铜或其他导电材料形成。在本实用新型的其他实施方案中，这些柱或壁2850可由导电粘合剂形成。壁2850的这些导电粘合剂柱可使用打印、模板打印或其他合适的技术形成。
在图30中，多个部件诸如部件2810和2814可经由触点2812附接到板2820。
在图31中，开口2822可在板2820中形成。模制件2830可用于封装部件2810和2814。开口2822可有利于模制化合物在板2820的顶侧到底侧之间的流动。接着，可在模制件2830周围形成屏蔽件以生成图28所示的结构。
在本实用新型的其他实施方案中，可单独屏蔽一个或多个电子或机械部件。实施例在下图中示出。
图32示出了根据本实用新型的实施方案的SIP模块的一部分。在该图中，具有触点3212的多个部件3210可附接到板3220的表面。粘合剂层 3240可在部件3210和板3220的顶表面的至少一部分上方形成。该粘合剂层可充当绝缘体。屏蔽件3250可在粘合剂层3240的顶部上方形成。屏蔽层3250可通过电镀、溅射、喷墨、3-D、气溶胶喷射或其他类型的打印、气相沉积或其他技术形成。屏蔽件3250可附接到接地触点，该接地触点连接到板3220中的迹线3222。这种附接可使用点焊或激光焊接或其他合适的技术形成。粘合剂层3240和屏蔽件3250可使用形成为片材的模制材料制成，该片材层合到铜或其他类型的导电层。粘合剂层3240可使用喷墨、3- D、气溶胶喷射或其他类型的打印形成。
在本实用新型的其他实施方案中，模制化合物诸如环氧树脂、塑料、树脂可包括许多导电颗粒。可以形成屏蔽件的方式迫使或促使这些导电颗粒迁移。实施例在下图中示出。
图33示出了根据本实用新型的实施方案的SIP模块的一部分。在该实施例中，具有触点3312的多个部件3310可附接到板3320的顶侧。可将部件3310封装在模制件3330中。还可包括多个壁或柱3350。
模制件3330可包括多个导电颗粒3340。在用来形成模制件3320的模制化合物的固化过程中，可促使导电颗粒3340迁移到顶部模制件3330以形成屏蔽件。具体地，可促使颗粒3340将自身定位，使得它们在柱3350 之间形成电连接，以便屏蔽部件3310。这种迁移可利用重力来促使。例如，可使模块在倒置位置中固化，使得较重金属颗粒3340沉降到底部。在本实用新型的其他实施方案中，可利用磁引力将导电颗粒3340吸引到期望的位置。在本实用新型的其他实施方案中，颗粒3340可填充有空气或其他气体或者真空，并且可依赖浮力来合适地定位颗粒3340。这些技术和导电颗粒3340可用于在本文所公开的本实用新型的实施方案中以及在本实用新型的其他实施方案中形成屏蔽件，诸如图3中的屏蔽件330和图28中的屏蔽件2840。
在本实用新型的其他实施方案中，模制件或屏蔽件或者这两者可以不同方式形成。在本实用新型的一个实施方案中，可使用具有附接到顶侧的导电膜的模制化合物片材。在本实用新型的另一个实施方案中，具有绝缘侧和导电侧的膜可用于形成屏蔽件。在本实用新型的其他实施方案中，屏蔽件可使用形成为片材的模制材料制成，该片材层合到铜或其他类型的导电层。这可用于在模制件上方形成导电帽或屏蔽件。在本实用新型的其他实施方案中，可省去模制件，以有利于使用放置在部件上方的模制材料片材。
在本实用新型的各种实施方案中，可能期望将一些部件与模块中的其他部件隔离开来。这可使用一个或多个柱或壁诸如上述柱130或壁140或者本实用新型的实施方案所提供的其他柱或壁来完成。这些柱或壁诸如柱 130或壁140以及本文所示的其他柱或壁可由铝、钢、铜或其他导电材料形成。这些柱或壁可通过冲压、锻造、金属注射成型(MIM)、机械加工、微加工或其他制造技术形成。在本实用新型的其他实施方案中，这些柱或壁可由导电粘合剂形成。这些导电粘合剂柱或壁可使用打印、模板打印或其他合适的技术形成。这些柱或壁可从屏蔽件延伸到模块底侧上的触点、电镀层或其他导电部分。
在上述实施例中，一个或多个电子部件可附接到印刷电路板或其他合适的衬底的表面。在本实用新型的其他实施方案中，可使用嵌入衬底，其中一个或多个电子部件位于板或板式结构的内部。实施例在下图中示出。
图34和图35示出了根据本实用新型的实施方案的电子系统的部分。在图34中，一个或多个部件3410可位于嵌入衬底3420中的层上。嵌入衬底3420可镀有顶部接地板3430和底部接地板3440。这些板3430和3440 中的任一者或两者可包括用于触点的开口，以允许形成到部件3410的电连接。顶板3430和底板3440可通过通孔3422彼此附接。顶板3430和底板3440可通过打印(诸如喷墨、3-D、气溶胶喷射或其他类型的打印)、电镀、溅射、气相沉积或其他合适的技术形成。这些板也可使用帽形成，如在上述实施例中所示。板3430和3440可使用形成为片材的模制材料制成，该片材层合到铜或其他类型的导电层。在图35中，顶板3430和底板 3440可通过侧面电镀层3510彼此电连接。侧面电镀层3510可通过打印 (诸如喷墨、3-D、气溶胶喷射或其他类型的打印)、电镀、溅射、气相沉积或其他合适的技术形成。
在电子系统的上述部分中以及在本实用新型的实施方案所提供的电子系统的其他部分中，可能期望将一些部件与其他部件隔离开来。这可使用一个或多个柱或壁诸如上述柱130或壁140或2850或者本实用新型的实施方案所提供的其他柱或壁来完成。这些柱或壁诸如柱130或壁140或2850 以及本文所示的其他柱或壁可由铝、钢、铜或其他导电材料形成。这些柱或壁可通过冲压、锻造、金属注射成型(MIM)、机械加工、微加工或其他制造技术形成。在本实用新型的其他实施方案中，这些柱或壁可由导电粘合剂形成。这些导电粘合剂柱或壁可使用打印、模板打印或其他合适的技术形成。这些柱或壁可从顶板3530延伸到底板3540，或者在嵌入衬底3520 或其他电子系统结构中的其他板或层之间延伸。
应当指出的是，虽然上述互连结构非常适于形成系统级封装模块，但是在本实用新型的其他实施方案中，可使用这些技术形成其他类型的电子器件。
在本实用新型的各种实施方案中，SIP模块的触点、互连路径和其他导电部分可通过冲压、金属注射成型、机械加工、微加工、喷墨、3-D、气溶胶喷射或其他类型的打印或者其他制造工艺形成。导电部分可由不锈钢、钢、铜、铜钛、磷青铜或其他材料或材料组合形成。它们可镀有或涂覆有镍、金或其他材料。非导电部分诸如模制件可使用注射或其他模制、喷墨、3-D、气溶胶喷射或其他类型的打印、机械加工或其他制造工艺形成。非导电部分(诸如包括重叠注塑件120和2010的各种重叠注塑部分)可由硅或硅树脂、橡胶、硬橡胶、塑料、尼龙、液晶聚合物(LCP)、塑料、环氧树脂、树脂或者其他非导电材料或材料组合形成。所使用的印刷电路板可由FR-4、BT或其他材料形成。在本实用新型的许多实施方案中，印刷电路板可由其他衬底诸如柔性电路板代替，而在本实用新型的这些和其他实施方案中，柔性电路板可由印刷电路板代替。
本实用新型的实施方案可提供可位于各种类型的设备诸如便携式计算设备、平板电脑、台式计算机、膝上型电脑、单体计算机、可穿戴计算设备、移动电话、智能电话、媒体电话、存储设备、便携式媒体播放器、导航系统、监视器、电源、适配器、遥控设备、充电器和其他设备的SIP模块。
为了例证和描述的目的，呈现了对本实用新型的实施方案的上述描述。其并非旨在为穷尽的或旨在将本实用新型限制为所述精确形式，并且根据上述教导内容，许多修改和变型是可行的。选择和描述实施方案以充分说明本实用新型的原理及其实际应用，从而使得本领域其他技术人员能够充分利用各种实施方案中的并具有适于所构想的特定用途的各种修改的本实用新型。因此，应当理解，本实用新型旨在涵盖以下权利要求书范围内的所有修改形式和等同形式。
相关申请的交叉引用
本专利申请要求于2015年3月26日提交的美国临时专利申请 62/138，951和于2015年5月24日提交的美国临时专利申请62/166，006的权益，这两个专利申请据此以引用方式并入。

Claims (22)

1.一种系统级封装模块，其特征在于包括：
衬底；
位于所述衬底的表面上的多个电子部件；
垂直互连结构；
位于所述多个电子部件和所述垂直互连结构上方的重叠注塑件；和
位于所述重叠注塑件上方的顶部屏蔽件，所述顶部屏蔽件与所述垂直互连结构分开形成，
其中所述垂直互连结构从所述衬底的所述表面延伸到所述重叠注塑件的顶表面中的浅沟槽的底部，所述垂直互连结构在所述底部处电连接到所述顶部屏蔽件。
2.根据权利要求1所述的模块，其中所述垂直互连结构包括由焊料滴形成的柱。
3.根据权利要求1所述的模块，其中所述垂直互连结构包括由烧结物形成的柱。
4.根据权利要求3所述的模块，其中所述柱由铜-锡形成。
5.根据权利要求1所述的模块，其中所述垂直互连结构包括由焊料层形成的壁。
6.根据权利要求1所述的模块，其中所述垂直互连结构包括由烧结物层形成的壁。
7.根据权利要求1所述的模块，其中所述垂直互连结构包括由焊线形成的壁，其中所述焊线在多个附接位置处附接到所述衬底，所述焊线在所述附接位置之间具有环形部分。
8.根据权利要求1所述的模块，其中所述衬底是印刷电路板。
9.一种系统级封装模块，其特征在于包括：
衬底；
第一电子部件，所述第一电子部件以物理方式并且以电子方式接触所述衬底的表面上的第一触点和第二触点；
第一垂直互连结构，所述第一垂直互连结构在所述衬底的所述表面上的第三触点上方延伸；
第二垂直互连结构，所述第二垂直互连结构在所述衬底的所述表面上的第四触点上方延伸；和
第二电子部件，所述第二电子部件以物理方式并且以电子方式接触所述第一垂直互连结构和所述第二垂直互连结构，使得所述第一电子部件位于所述第二电子部件正下方并且介于所述第二电子部件和所述衬底之间。
10.根据权利要求9所述的模块，其中所述第一电子部件和所述第二电子部件是电容器。
11.根据权利要求9所述的模块，其中所述第一电子部件和所述第二电子部件是电阻器。
12.根据权利要求9所述的模块，其中所述第一垂直互连结构和所述第二垂直互连结构包括由烧结物形成的柱。
13.根据权利要求12所述的模块，其中所述柱由铜-锡形成。
14.一种系统级封装模块，其特征在于包括：
衬底；
具有第一触点和第二触点的第一电子部件，所述第一触点以物理方式并且以电子方式接触所述衬底的表面上的第一触点，并且所述第二触点以物理方式并且以电子方式接触所述衬底的所述表面上的第二触点；
具有第一触点和第二触点的第二电子部件，所述第一触点以物理方式并且以电子方式接触所述衬底的表面上的第三触点，并且所述第二触点以物理方式并且以电子方式接触所述衬底的所述表面上的第四触点；和
具有第一触点和第二触点的第三电子部件，所述第一触点以物理方式并且以电子方式接触所述第一电子部件上的所述第一触点，并且所述第二触点以物理方式并且以电子方式接触所述第二电子部件上的所述第一触点。
15.根据权利要求14所述的模块，其中所述第三电子部件的所述第一触点通过烧结物层以物理方式并且以电子方式连接到所述第一电子部件上的所述第一触点。
16.根据权利要求15所述的模块，还包括：
具有第一触点和第二触点的第四电子部件，所述第一触点以物理方式并且以电子方式接触所述第一电子部件上的所述第二触点，并且所述第二触点以物理方式并且以电子方式接触所述第二电子部件上的所述第二触点。
17.根据权利要求14所述的模块，其中所述第一电子部件、所述第二电子部件和所述第三电子部件是电容器。
18.根据权利要求17所述的模块，其中所述第一电子部件和所述第二电子部件被安装在所述衬底上，并且所述第三电子部件没有被安装在所述衬底上。
19.一种系统级封装模块，其特征在于包括：
第一衬底；
位于所述第一衬底的表面上的第一多个电子部件；
第一垂直互连结构；
位于所述第一多个电子部件和所述第一垂直互连结构上方的第一重叠注塑件；
第二衬底；
位于所述第二衬底的表面上的第二多个电子部件；
第二垂直互连结构；和
位于所述第二多个电子部件和所述第二垂直互连结构上方的第二重叠注塑件，
其中所述第一垂直互连结构从所述第一衬底的所述表面延伸到所述第一重叠注塑件的顶表面，所述第一垂直互连结构在所述顶表面处电连接到所述第二垂直互连结构，所述第二垂直互连结构从所述第二衬底的所述表面延伸到所述第二重叠注塑件的顶表面。
20.根据权利要求19所述的模块，还包括所述第二衬底的底侧上的第三多个电子部件。
21.根据权利要求20所述的模块，还包括所述第三多个电子部件上方的屏蔽件。
22.根据权利要求20所述的模块，还包括所述第三多个电子部件上方的盖。
CN201690000270.5U 2015-03-26 2016-03-24 系统级封装模块 Active CN208000908U (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201562138951P 2015-03-26 2015-03-26
US62/138,951 2015-03-26
US201562166006P 2015-05-24 2015-05-24
US62/166,006 2015-05-24
PCT/US2016/024110 WO2016154494A2 (en) 2015-03-26 2016-03-24 Vertical shielding and interconnect for sip modules

Publications (1)

Publication Number Publication Date
CN208000908U true CN208000908U (zh) 2018-10-23

Family

ID=55702110

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201690000270.5U Active CN208000908U (zh) 2015-03-26 2016-03-24 系统级封装模块

Country Status (6)

Country Link
US (1) US20160286647A1 (zh)
JP (1) JP3216100U (zh)
KR (1) KR102097858B1 (zh)
CN (1) CN208000908U (zh)
DE (1) DE112016001413T5 (zh)
WO (1) WO2016154494A2 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10292258B2 (en) 2015-03-26 2019-05-14 Apple Inc. Vertical shielding and interconnect for SIP modules
CN111357395B (zh) * 2017-11-20 2022-03-11 株式会社村田制作所 高频模块
US10736246B2 (en) * 2018-09-28 2020-08-04 Apple Inc. Electromagnetic interference shielding having a magnetically attracted shield arm
US11751936B2 (en) * 2018-11-21 2023-09-12 Biosense Webster (Israel) Ltd. Configuring perimeter of balloon electrode as location sensor
US11239179B2 (en) 2018-11-28 2022-02-01 Shiann-Tsong Tsai Semiconductor package and fabrication method thereof
US10896880B2 (en) 2018-11-28 2021-01-19 Shiann-Tsong Tsai Semiconductor package with in-package compartmental shielding and fabrication method thereof
US11211340B2 (en) 2018-11-28 2021-12-28 Shiann-Tsong Tsai Semiconductor package with in-package compartmental shielding and active electro-magnetic compatibility shielding
TWI744572B (zh) 2018-11-28 2021-11-01 蔡憲聰 具有封裝內隔室屏蔽的半導體封裝及其製作方法
US10923435B2 (en) 2018-11-28 2021-02-16 Shiann-Tsong Tsai Semiconductor package with in-package compartmental shielding and improved heat-dissipation performance
JP6802314B2 (ja) * 2018-11-28 2020-12-16 宗哲 蔡 半導体パッケージ及びその製造方法
WO2023032355A1 (ja) * 2021-08-30 2023-03-09 富士フイルム株式会社 電子デバイスの製造方法
WO2023032356A1 (ja) * 2021-09-02 2023-03-09 富士フイルム株式会社 電子デバイス及び電子デバイスの製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8186048B2 (en) * 2007-06-27 2012-05-29 Rf Micro Devices, Inc. Conformal shielding process using process gases
US8294252B1 (en) * 2006-08-31 2012-10-23 Altera Corporation Stacked semiconductor substrates
US7799602B2 (en) * 2008-12-10 2010-09-21 Stats Chippac, Ltd. Semiconductor device and method of forming a shielding layer over a semiconductor die after forming a build-up interconnect structure
US8409922B2 (en) * 2010-09-14 2013-04-02 Stats Chippac, Ltd. Semiconductor device and method of forming leadframe interposer over semiconductor die and TSV substrate for vertical electrical interconnect
US8835226B2 (en) * 2011-02-25 2014-09-16 Rf Micro Devices, Inc. Connection using conductive vias
WO2014052796A1 (en) * 2012-09-28 2014-04-03 Skyworks Solutions, Inc. Systems and methods for providing intramodule radio frequency isolation
KR102021077B1 (ko) * 2013-01-24 2019-09-11 삼성전자주식회사 적층된 다이 패키지, 이를 포함하는 시스템 및 이의 제조 방법
US9355985B2 (en) * 2014-05-30 2016-05-31 Freescale Semiconductor, Inc. Microelectronic packages having sidewall-deposited heat spreader structures and methods for the fabrication thereof

Also Published As

Publication number Publication date
WO2016154494A2 (en) 2016-09-29
KR20170118884A (ko) 2017-10-25
JP3216100U (ja) 2018-05-17
WO2016154494A4 (en) 2017-01-05
KR102097858B1 (ko) 2020-04-06
US20160286647A1 (en) 2016-09-29
WO2016154494A3 (en) 2016-11-03
DE112016001413T5 (de) 2018-01-04

Similar Documents

Publication Publication Date Title
CN208000908U (zh) 系统级封装模块
US10292258B2 (en) Vertical shielding and interconnect for SIP modules
CN102473697B (zh) 曲折配置的堆叠裸片的电互连
EP2954760B1 (en) Fusion bonded liquid crystal polymer circuit structure
US6219253B1 (en) Molded electronic package, method of preparation using build up technology and method of shielding
US20150013901A1 (en) Matrix defined electrical circuit structure
CN104205268B (zh) 三维无源多器件结构
EP2911484B1 (en) Printed circuit board and method of fabricating the same
JP2021534596A (ja) 変形可能な導体を有する構造体
CN108807297A (zh) 电子封装件及其制法
CN103794515B (zh) 芯片封装基板和结构及其制作方法
CN106165554A (zh) 印刷电路板、封装基板及其制造方法
WO2014011226A1 (en) Hybrid printed circuit assembly with low density main core and embedded high density circuit regions
KR20060121100A (ko) 전자 기판의 제조 방법, 반도체 장치의 제조 방법, 및 전자기기의 제조 방법
US8822844B1 (en) Shielding and potting for electrical circuits
CN103165566A (zh) 基板结构、半导体封装件及半导体封装件的制造方法
KR20040089453A (ko) 배선 구조체 및 이의 제조 방법
CN103748977A (zh) 部件安装印刷电路基板及其制造方法
CN103889168A (zh) 承载电路板、承载电路板的制作方法及封装结构
CN106229270A (zh) 堆迭式封装及其制造方法
US20180013251A1 (en) Method for manufacturing electrical interconnection structure
CN106328633B (zh) 电子装置模块及其制造方法
CN110010597B (zh) 芯片封装结构及其封装方法
CN105280624A (zh) 电子装置模块及其制造方法
US9629249B2 (en) Component-embedded substrate and communication module

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant