CN207947309U - 一种紫外线发光二极体无机接合封装结构 - Google Patents

一种紫外线发光二极体无机接合封装结构 Download PDF

Info

Publication number
CN207947309U
CN207947309U CN201820393168.7U CN201820393168U CN207947309U CN 207947309 U CN207947309 U CN 207947309U CN 201820393168 U CN201820393168 U CN 201820393168U CN 207947309 U CN207947309 U CN 207947309U
Authority
CN
China
Prior art keywords
layer
inorganic
upper ledge
metal
luminescence
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201820393168.7U
Other languages
English (en)
Inventor
张胜翔
廖建勋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangsu Aochang Shenzi Electronic Technology Co Ltd
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Application granted granted Critical
Publication of CN207947309U publication Critical patent/CN207947309U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/055—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/04—Mounting of components, e.g. of leadless components
    • H05K13/046—Surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Device Packages (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本实用新型涉及一种紫外线发光二极体无机接合封装结构(SMD)，包括一层陶瓷基板、一图案化铜层、一无机材料上框及一石英玻璃，施以最低符合压力介于0～8000kg，温度介于下式y＝‑0.025x+300(压力为x，温度为y)与500℃之间的参数，透过ICH技术(Inorganic Ceramic Heterogeneity；无机陶瓷异类结合)来利用金属扩散效应达成金属共晶结构，并达成封装体(SMD)各部件紧密结合、气密性高、高导热的全无机封装的紫外线发光二极体封装结构之目的；依照此方式完成的封装结构，可以承受电子产业验证最高标准‑65℃～150℃的冷热冲击实验，其中往返极限温度搬运时间不超过20秒。

Description

一种紫外线发光二极体无机接合封装结构
技术领域
本实用新型是有关于一种无机接合SMD(表面安装组件；Surface Mount Device；SMD)封装结构，尤其是关于一种紫外线发光二极体无机接合封装结构。
背景技术
发光二极体的封装材料，几乎都围绕着成本在考虑，传统大多是PPA(Polyphthalamide，热塑性塑料)。近年来LED封装厂逐渐采用耐热性更高的EMC(EpoxyMolding Compound，环氧模压树脂)导线架，EMC导线逐渐站稳用在1-3瓦的中高功率LED的市场地位，但是EMC导线架受制于本身材料特性，无法再往更高功率的LED跨入。
然而，当发光二极体切入紫外线领域时，将会有60％～70％的光电效能转换成热能，甚至在深紫外线(UVC)领域仅只有不到10％电力转换成光，90％都转换成热能，且目前发光二极体的制造厂商所制造出来的LED在功率上顶多在30微瓦(mW)的领域，若未来持续往更高功率的紫外线发光二极体研发时，将会受限于散热材料、后制加工、整体构装的重重限制；而且热能累积过多易造成光衰。传统低温共烧陶瓷(Low Temperature Co-firedCeramic；LTCC)、高温共烧多层陶瓷(High Temperature Co-fired Ceramic；HTCC)、以热导率2～25W/mK的氧化铝陶瓷组件来对应于30mW的深紫外线发光二极体组件应足以应付；但再往更高功率发展的未来，传统LTCC、HTCC、氧化铝陶瓷组件的散热已经到达其极限，更不用说有机材质的EMC等塑料材料是无法适用于此领域的，因此需要更高热导率的陶瓷基板来对应紫外线领域。
另外，以现有的材料以及封装制程用于紫外线发光二极体的领域而言，当整个封装结构长期处于紫外线照射范围内，无论是导线架本身材料，甚至连导线架上框与陶瓷电路载板间的黏合层，都可能在紫外线长期曝晒下，产生材料脆化或是黏合层剥离的状况发生，尤其是本体采用有机材料(例如PPA或是EMC等有机物)或是采用有机胶体黏合上框与陶瓷电路载板的状况下(市场上有黏合层采用UV胶，但即使是UV胶还是会脆化)，是需要尽量避免的。
更进一步的说，LED封装产业的固晶制程对于晶粒而言是属于300℃以上的高温制程，若无采用本案ICH技术(Inorganic Ceramic Heterogeneity；无机陶瓷异类结合)改良的金属扩散效应产生金属共晶结构，例如：GGI(Gold to Gold Interconnect；金金结合)、CCI(Copper to Copper Interconnect；铜铜结合)来制作导线架，而用铟、高温锡等制程来施做的导线架，在封装固晶制程往往会因为温度高于铟、高温锡键合时的温度，则容易造成后续生产稳定性不足以符合产业界的需求。
因此，若照明本体材料无法抵抗紫外线侵袭，黏合层强度不够或是工艺未顾虑到后续制程，产品迅速劣化、损坏、妥善率低是可以想见的；然而，业界为能克服上述的各项缺失，在经过多次实验后发觉了封装材料理应采用无机材料，但仍苦于没有让无机材料结合的有效方法。
实用新型内容
本实用新型的一目的在于提供一种紫外线发光二极体无机接合封装结构，利用ICH技术(Inorganic Ceramic Heterogeneity)改良之低温高压的金属扩散物理现象，让金属共晶结构强度，达到10MPa～30MPa，足以抵抗使用本产品使用时热能累积造成不同材料间的热涨冷缩效应，解决金属结合层剥离问题，进而提升产品良率。
本实用新型再一目的在于提供一种紫外线发光二极体无机接合封装结构，利用ICH技术(Inorganic Ceramic Heterogeneity)改良之低温高压的金属扩散物理现象，可让此产品通过电子产业验证最高标准-65℃～150℃的冷热冲击实验，其中往返极限温度搬运时间不超过20秒。
本实用新型又一目的在于提供一种紫外线发光二极体无机接合封装结构，利用选定无机物材料施做，让整体产品长期在紫外线照射范围内，也不会材料脆化与黏合层剥离。
本实用新型另一目的在于提供一种紫外线发光二极体无机接合封装结构，利用ICH技术(Inorganic Ceramic Heterogeneity)改良之低温高压的金属扩散物理现象提供发光二极体封装产业一种对应高功率晶粒的气密性封装结构。
本实用新型再一目的是提供一种紫外线发光二极体无机接合封装结构，其包括：一陶瓷基板；一金属化合物层，其是形成于所述陶瓷基板之相对二面；一图案化铜层，其是形成于所述金属化合物层之一面；一第二金属化合物层(或复合层)，其是形成于所述图案化铜层上方；一无机材料上框，其是形成于所述第二金属化合物层(或复合层)一侧；以及一石英玻璃，其是和所述无机材料上框形成气密结合，以将所述图案化铜层密封于无机材料上框以及所述陶瓷基板之间。其间，之所以会有化合物层或是复合物层的原因在于制程作用的不同；若是使用了化镀的方式，则会形成了化合物层，而若是使用了电镀，则会形成了复合物层。
本实用新型再一目的是提供一种紫外线发光二极体无机接合封装结构，所述陶瓷基板材料可由下列化合物群组中择一：氧化铝、氮化铝、氮化硅、碳化硅。
本实用新型再一目的是提供一种紫外线发光二极体无机接合封装结构，其中，所述陶瓷基板与无机材料上框结合系采用金金共晶(Au+Au)、铜铜共晶(Cu+Cu)或金锡共晶(Au+Sn)共晶制程。
本实用新型再一目的是提供一种紫外线发光二极体无机接合封装结构，所述无机材料上框可为铜、铜合金、铝、铝合金、铁钴镍合金、氮化铝、氧化铝、氮化硅或碳化硅。
本实用新型再一目的是提供一种紫外线发光二极体无机接合封装结构，所述金属化合物层以及所述第二金属化合物层(或复合层)之厚度范围是大于0μm且是小于10μm。
本实用新型再一目的是提供一种紫外线发光二极体无机接合封装结构，所述陶瓷基板与无机材料上框结合采用共晶制程的厚度范围至少为介于0.05μm～50μm。
本实用新型再一目的是提供一种紫外线发光二极体无机接合封装结构，其无机材料上框与石英玻璃结合为Au+Au、Cu+Cu或Au+Sn共晶制程，且其厚度范围介于0.05μm～50μm。
本实用新型再一目的是提供一种紫外线发光二极体无机接合封装结构，其无机材料上框与石英玻璃结合为ICH技术(Inorganic Ceramic Heterogeneity)改良之金属扩散效应金锡共晶制程。
本实用新型再一目的是提供一种紫外线发光二极体无机接合封装结构，其中，所述共晶制程是以y＝-0.025x+300为温度与压力的关系方程式为之，压力为x，温度为y，最高温为500℃。
本实用新型再一目的是提供一种紫外线发光二极体无机接合封装结构，所述陶瓷基板上具有至少一通孔，且于所述通孔内是具有一铜柱，以可和所述图案化铜层形成电性连接。
本实用新型再一目的是提供一种紫外线发光二极体无机接合封装结构，其中，所述金属化合物层以及所述第二金属化合物层(或复合层)是由下列化合物层(或复合层)所形成的群组中择一：镍银、镍金以及镍钯金。
为了达成上述目的，本案提供一种紫外线发光二极体无机接合封装结构，其包括：一陶瓷基板；一金属化合物层，形成于所述陶瓷基板的相对二面；一图案化铜层，形成于所述一金属化合物层的一面；一第二金属层，形成于所述图案化铜层相对于和所述金属化合物层结合面的相对一侧；一无机材料上框，形成于所述第二金属层的一自由面；以及一石英玻璃，是和所述无机材料上框结合，以将所述图案化铜层密封于无机材料上框以及所述陶瓷基板之间。
本实用新型的实施例中，所述金属化合物层以及所述第二金属层的厚度范围是大于0μm且是小于10μm。
本实用新型的实施例中，所述陶瓷基板与无机材料上框采用共晶制程结合，所述陶瓷基板与无机材料上框是利用所述第二金属层而结合，其厚度范围为介于0.05μm～50μm。
本实用新型的实施例中，所述无机材料上框与所述石英玻璃之间夹设一金属层，所述金属层为金金共晶、铜铜共晶或金锡共晶，且其厚度范围介于0.05μm～50μm。
本实用新型的实施例中，所述陶瓷基板上具有至少一通孔，且于所述通孔内具有一铜柱，以和所述图案化铜层形成电性连接。
本实用新型的实施例中，所述陶瓷基板上具有至少一通孔，且于所述通孔内具有一铜柱，以和所述图案化铜层形成电性连接。
本实用新型的实施例中，所述第二金属层为一金属复合层。
本实用新型的实施例中，所述第二金属层是为一金属化合物层。
本实用新型由于采用了以上技术方案，使其具有以下有益效果：通过运用半导体与微机电领域的背景概念，透过ICH技术(Inorganic Ceramic Heterogeneity)改良之金属扩散效应的金属共晶结构，使其结构强度足以抵抗使用时造成的热涨冷缩应力，且因为使用材料皆为无机物，可以长期曝晒于紫外线照射范围而不被紫外线破坏，材料不会脆化且黏合层也不会剥离，因此可以避免掉目前产业所面临的技术问题。
附图说明
图1是本实用新型陶瓷电路板含铜柱及结合层为铜的剖面示意图。
图2是本实用新型陶瓷电路板含铜柱及结合层为金的剖面示意图。
图3是本实用新型无机材料上框为铝及结合层为金的剖面示意图。
图4是本实用新型无机材料上框为陶瓷及结合层为金的剖面示意图。
图5是本实用新型无机材料上框为陶瓷，下结合层为铜，上结合层为金的剖面示意图。
图6是本实用新型温度与压力关系图。
图7是本实用新型石英玻璃剖面示意图。
图8是本实用新型SMD整体结构的立体示意图。
附图标记与部件的对应关系如下：
陶瓷基板10；钛层12；铜层14；铜柱16；镍层20；金层22；铝框30；开孔32；陶瓷电路载板40；无机材料上框42；紫外线发光二极体44；石英玻璃46。
具体实施方式
本实用新型为一种紫外线发光二极体无机接合SMD封装结构，底层为一层陶瓷基板，堆叠数层金属后形成陶瓷电路载板，其与无机材料上框黏合后，完成导线架，再利用相同技术分别将紫外线发光二极体与陶瓷电路载板结合及石英玻璃与无机材料上框结合，完成SMD封装结构。
由于各部件有不同制法，且其效果亦都可达到本实用新型要达成的目的，故而在后续段落中将分几大部分说明；先描述陶瓷电路载板种类、无机材料上框种类及陶瓷电路载板与无机材料上框的接合法，再描述石英玻璃加工，紫外线发光二极管及石英玻璃与无机材料上框的接合法种类。
陶瓷电路载板实施例一：请参阅图1，准备一陶瓷基板10，先以雷射于基板上施打贯穿孔洞为通孔；由于一般雷射在形成通孔时，其进孔为直径较大的孔，而出孔则因为能量消耗，致形成为直径较小的孔。接着以溅镀的方式在陶瓷基板10于形成通孔的侧壁面以及上下表面处形成一钛层12(厚度介于0.01μm～10μm)。其后，以黄光显影制程，将不是电路图案的区域，以光阻覆盖后，施以电镀方式电镀一层铜层14于所述钛层12上方，并填满所述通孔，以形成一铜柱16；铜柱则是电镀铜层时回填雷射钻孔的通孔，形成正反面导通的双面电路。至此，形成图案化铜层14，厚度介于0.01μm～700μm，以铜做为金属结合层。
陶瓷电路载板实施例二：请参阅图2，制程前段与陶瓷电路载板实施例一相同，区别在于后续制程步骤；为了保护铜层电路避免与后续堆叠金属产生反应，可再电镀一隔离用的镍层20，厚度大于0μm且小于10μm，镍层20亦可视产品需求来决定是否必要设置，之后，再于其上方以电镀方式设置一层金层22，以为金属结合层的部分，其厚度介于0.05μm～20μm，至此，完成陶瓷电路载板，由下而上依照顺序堆叠的金属层分别为钛、铜、镍、金，因为堆叠了数层金属，电镀技术的均匀性要求精度高为其重点。所述镍、金结构亦可改为镍、银或是镍钯金的复合层；再者，所述电镀亦可改为化镀方式以形成镍金、镍银或是镍钯金化合层。
陶瓷电路载板实施例三：在这一较佳实施例中，主要是以金锡合金层取代在陶瓷电路载板实施例二中的金层22；金锡重量比例为Au:Sn＝80:20、Au:Sn＝73:27和Au:Sn＝10:90等不同比例，金锡合金层厚度是介于0.3μm～5μm之间。
无机材料上框实施例一：请参阅图3；在此实施例为准备一中心点开孔32的铝框30，并于铝框上下及开孔侧壁镀上一镍层20，厚度0.1μm～3μm作为中介层后再于镍层20上镀上金属结合层，金层22，其厚度为0.05μm～20μm，同样电镀技术的均匀性要求精度高为其重点，值得注意的是，所述无机材料上框的材料可选自铜、铜合金、铝、铝合金、铁钴镍合金、氮化铝、氧化铝、氮化硅或碳化硅。
无机材料上框实施例二：制作方法与无机材料上框实施例一相似，唯一的不同在于将金属结合层金层22换成金锡合金。
无机材料上框实施例三：请参阅图4，上框材料选择与陶瓷电路载板相同的陶瓷材料10，陶瓷表面溅镀一层中介钛层12，厚度介于0.01μm～10μm，钛层12主要用于结合陶瓷与铜层，铜层14厚度介于0.01μm～700μm，为了保护铜层14避免与后续堆叠金属产生反应，需再电镀一隔离用的镍层20，厚度小于0μm且大于10μm，镍层是否必要端看产品需求，也可忽略直接电镀金层22，即为金属结合层的部分，其厚度介于0.05μm～20μm，最后步骤为开孔32，以激光贯穿陶瓷基板开洞。
无机材料上框实施例四：制程与无机材料上框实施例三相似，唯一不同之处在于以金锡合金层取代陶瓷上框实施例三的金层22，金锡重量比例为Au:Sn＝80:20、Au:Sn＝73:27和Au:Sn＝10:90等不同比例，厚度介于0.3μm～5μm之间。
无机材料上框实施例五：请参阅图5，上框材料选择与陶瓷电路载板相同的陶瓷材料10，陶瓷表面溅镀一层中介钛层12，厚度介于0.01μm～10μm，钛层12主要为结合陶瓷与铜，铜层14厚度介于0.01μm～700μm，与陶瓷电路载板接触面制作到铜层14后即停止。另一面与石英玻璃结合的部分，为了保护铜层避免与后续堆叠金属产生反应，需再电镀一隔离用的镍层20，厚度大于0μm且小于10μm，镍层是否必要端看产品需求，也可忽略直接电镀金层22，即为金属结合层的部分，其厚度介于0.05μm～20μm，最后步骤为开孔32，以激光贯穿陶瓷基板开洞。
陶瓷电路载板与无机材料上框接合方法实施例一：若选择陶瓷电路载板与无机材料上框的结合面都是金层，则透过ICH技术(Inorganic Ceramic Heterogeneity)改良之GGI(Gold to Gold Interconnect)金属扩散效应的金属共晶结构完成结合，将陶瓷上框与陶瓷电路载板对位贴合，水平置入低温高压腔体内，温度与压力的关系图请参阅图6所示，y＝-0.025x+300为温度与压力的关系方程式(压力为x，温度为y)，横座标以数线0～8000kg为左右极限，纵座标数线最高温为500℃，此梯形范围内的面积，再搭配热压时间为30分钟～90分钟始可完成SMD封装结构，上述三项制程参数依照需求的不同而有所调整，且因为在降温过程中，压力始终保持在最高压状态直到恢复常温，依照此步骤所产生的键结力，可达到10MPa～30MPa不等，足以抵抗此产品在使用时，紫外线发光二极管产生的热能造成产品不同材料结构层间的热涨冷缩应力，而不会使产品产生翘曲甚至黏合层剥离。
陶瓷电路载板与无机材料上框接合方法实施例二：若选择陶瓷电路载板与无机材料上框的结合面都是铜层，透过ICH技术(Inorganic Ceramic Heterogeneity)改良之CCI(Cu to Cu Interconnect)之金属扩散效应的金属共晶结构完成产品，将无机材料上框与陶瓷电路载板对位贴合后，进入低温高压制程，同样可以产出具有高键结力的黏合层。
陶瓷电路载板与无机上框接合方法实施例三：若选择陶瓷电路载板与无机材料上框的结合面，至少一层为金锡层时，透过ICH技术(Inorganic Ceramic Heterogeneity)改良之金锡合金共晶制程，将无机上框与陶瓷电路载板对位贴合后，进入低温高压制程，同样可以产出具有高键结力的黏合层。
紫外线发光二极体与陶瓷电路载板结合实施例：因紫外线发光二极体晶粒的金属结合层为金锡合金，于洁净环境下施以280℃～320℃的温度及适当压力，将发光二极体与陶瓷电路载板结合。
石英玻璃实施例一：请参阅图7；石英玻璃46切割尺寸对应无机玻璃上框需求，于接合面溅镀一层钛层12，厚度后，再电镀上一层金层22，厚度即为金属结合层。
石英玻璃实施例二：制程与石英玻璃实施例一相似，唯一不同在于将金层22换成金锡合金。
石英玻璃与无机材料上框接合法实施例：若选择无机材料上框与石英玻璃的金属结合层至少一为金锡层，于洁净环境下施以280℃～320℃的温度及适当压力，将石英玻璃与无机材料上框结合。值得注意的是，石英玻璃可为一凸透镜，并设置在所述无机材料上框之内；也可为一平面型石英玻璃，而设置在所述无机材料上框之上。
请参阅图8；以上各部件所使用材料种类排列组合繁多，仅为完成一种紫外线发光二极体无机接合SMD封装结构的各部件及结合制法，其整体结构为陶瓷电路载板40为底层，紫外线发光二极体44单颗或数颗贴覆在陶瓷电路载板上，而无机材料上框42结合下方的陶瓷电路载板与上方的石英玻璃46完成完整的封装结构。
当不能以此限定本实用新型的实施范围，即依照本实用新型申请专利范围及实用新型说明书内容所做的等效果修饰与变化，仍应属于本实用新型专利涵盖范围之内。

Claims (8)

1.一种紫外线发光二极体无机接合封装结构，其特征在于，包括：
一基板；
一金属化合物层，形成于所述基板的相对二面；
一图案化铜层，形成于所述一金属化合物层的一面；
一第二金属层，形成于所述图案化铜层相对于和所述金属化合物层结合面的相对一侧；
一无机材料上框，形成于所述第二金属层的一自由面；以及
一石英玻璃，是和所述无机材料上框结合，以将所述图案化铜层密封于无机材料上框以及所述基板之间。
2.根据权利要求1所述紫外线发光二极体无机接合封装结构，其特征在于：
所述金属化合物层以及所述第二金属层的厚度范围是大于0μm且是小于10μm。
3.根据权利要求1所述紫外线发光二极体无机接合封装结构，其特征在于：
所述基板为陶瓷基板，且所述陶瓷基板与无机材料上框采用共晶制程结合，所述陶瓷基板与无机材料上框是利用所述第二金属层而结合，其厚度范围为介于0.05μm～50μm。
4.根据权利要求1所述紫外线发光二极体无机接合封装结构，其特征在于：
所述无机材料上框与所述石英玻璃之间夹设一金属层，所述金属层为金金共晶、铜铜共晶或金锡共晶，且其厚度范围介于0.05μm～50μm。
5.根据权利要求1所述紫外线发光二极体无机接合封装结构，其特征在于：
所述基板上具有至少一通孔，且于所述通孔内具有一铜柱，以和所述图案化铜层形成电性连接。
6.根据权利要求3所述紫外线发光二极体无机接合封装结构，其特征在于：
所述陶瓷基板上具有至少一通孔，且于所述通孔内具有一铜柱，以和所述图案化铜层形成电性连接。
7.根据权利要求1所述紫外线发光二极体无机接合封装结构，其特征在于：
所述第二金属层为一金属复合层。
8.根据权利要求1所述紫外线发光二极体无机接合封装结构，其特征在于：
所述第二金属层是为一金属化合物层。
CN201820393168.7U 2017-09-21 2018-03-22 一种紫外线发光二极体无机接合封装结构 Active CN207947309U (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW106132332A TWI651872B (zh) 2017-09-21 2017-09-21 一種紫外線發光二極體晶片封裝結構
TW106132332 2017-09-21

Publications (1)

Publication Number Publication Date
CN207947309U true CN207947309U (zh) 2018-10-09

Family

ID=63159424

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201810240042.0A Active CN108428779B (zh) 2017-09-21 2018-03-22 一种紫外线发光二极体无机接合封装结构
CN201820393168.7U Active CN207947309U (zh) 2017-09-21 2018-03-22 一种紫外线发光二极体无机接合封装结构

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201810240042.0A Active CN108428779B (zh) 2017-09-21 2018-03-22 一种紫外线发光二极体无机接合封装结构

Country Status (3)

Country Link
US (1) US10636718B2 (zh)
CN (2) CN108428779B (zh)
TW (1) TWI651872B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108428779A (zh) * 2017-09-21 2018-08-21 张胜翔 一种紫外线发光二极体无机接合封装结构

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109368887B (zh) * 2018-10-08 2022-03-15 江苏奥创深紫电子科技有限公司 一种具无机封装的紫外线发光二极管模组的流体载体总成
CN111416029A (zh) * 2020-02-24 2020-07-14 张胜翔 一种手扶梯扶手紫外线灭菌模组
WO2021168596A1 (zh) * 2020-02-24 2021-09-02 张胜翔 一种手扶梯扶手紫外线灭菌模组
CN112563255B (zh) * 2020-11-30 2021-12-28 宁波市奉化浩轩光电有限公司 一种紫外发光元件
CN112701205B (zh) * 2021-03-23 2021-09-24 元旭半导体科技股份有限公司 一种深紫外芯片的全无机封装制备方法及深紫外芯片

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6150353A (ja) * 1984-08-20 1986-03-12 Oki Electric Ind Co Ltd Ｅｐｒｏｍ装置
US5311402A (en) * 1992-02-14 1994-05-10 Nec Corporation Semiconductor device package having locating mechanism for properly positioning semiconductor device within package
US5616520A (en) * 1992-03-30 1997-04-01 Hitachi, Ltd. Semiconductor integrated circuit device and fabrication method thereof
US5786548A (en) * 1996-08-15 1998-07-28 Hughes Electronics Corporation Hermetic package for an electrical device
CH698772B1 (de) * 2007-02-26 2011-04-15 Neomax Materials Co Ltd Hermetisch abdichtende Kappe, Aufnahmegehäuse für eine elektronische Komponente und Verfahren zur Herstellung eines Aufnahmegehäuses für eine elektronische Komponente.
KR101431711B1 (ko) * 2008-05-07 2014-08-21 삼성전자 주식회사 발광 장치 및 발광 시스템의 제조 방법, 상기 방법을이용하여 제조한 발광 장치 및 발광 시스템
KR20100030470A (ko) * 2008-09-10 2010-03-18 삼성전자주식회사 다양한 색 온도의 백색광을 제공할 수 있는 발광 장치 및 발광 시스템
CN202259422U (zh) * 2011-09-27 2012-05-30 京东方科技集团股份有限公司 Led封装支架及led光源
TWI538263B (zh) * 2013-04-30 2016-06-11 億光電子工業股份有限公司 承載結構及發光裝置
CN203910858U (zh) * 2014-07-02 2014-10-29 厦门多彩光电子科技有限公司 一种全无机贴片led封装结构
JP5877487B1 (ja) * 2014-12-26 2016-03-08 パナソニックＩｐマネジメント株式会社 発光装置
CN205319184U (zh) * 2015-12-16 2016-06-15 李乃义 发光二极管封装结构
CN105506624B (zh) * 2015-12-22 2018-01-16 北京大学东莞光电研究院 一种氮化铝陶瓷基板的镀膜方法
TWI572064B (zh) * 2016-03-14 2017-02-21 光寶光電（常州）有限公司 發光二極體封裝結構
CN206003815U (zh) * 2016-08-24 2017-03-08 浙江德汇电子陶瓷有限公司 一种uvled陶瓷基座封装结构
CN106531865B (zh) * 2016-10-24 2019-06-21 东莞市国瓷新材料科技有限公司 一种紫外led封装用的围坝陶瓷基板制备方法
CN106793529B (zh) * 2016-12-07 2020-01-31 江苏华功第三代半导体产业技术研究院有限公司 一种陶瓷封装基板的制作方法和陶瓷封装基板
CN106848043A (zh) * 2017-03-28 2017-06-13 光创空间（深圳）技术有限公司 一种led器件的封装方法及led器件
TWI651872B (zh) * 2017-09-21 2019-02-21 張勝翔 一種紫外線發光二極體晶片封裝結構

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108428779A (zh) * 2017-09-21 2018-08-21 张胜翔 一种紫外线发光二极体无机接合封装结构

Also Published As

Publication number Publication date
CN108428779B (zh) 2021-03-16
US10636718B2 (en) 2020-04-28
CN108428779A (zh) 2018-08-21
TW201916407A (zh) 2019-04-16
TWI651872B (zh) 2019-02-21
US20190088567A1 (en) 2019-03-21

Similar Documents

Publication Publication Date Title
CN207947309U (zh) 一种紫外线发光二极体无机接合封装结构
CN102272924B (zh) 功率led散热基板与功率led的制造方法及其产品
CN102629560B (zh) 封装载板及其制作方法
US8288792B2 (en) Semiconductor chip assembly with post/base/post heat spreader
CN102130084B (zh) 具有凸柱/基座的散热座及讯号凸柱的半导体芯片组体
EP2515352B1 (en) A manufacture method for a surface mounted power led support
CN101369615B (zh) 低热阻大功率发光二极管的封装方法
CN201187741Y (zh) 阵列式led封装结构
CN109888081B (zh) 一种全无机紫外led晶圆级封装方法
TWI434405B (zh) 具有積體電路與發光二極體之異質整合結構及其製作方法
CN104465642B (zh) 基于有机基板的多层芯片的扇出型封装结构及封装方法
CN204167364U (zh) 高导热氮化铝全瓷led封装外壳
CN206340568U (zh) 一种qfn表面贴装rgb‑led封装体
CN104979298B (zh) 一种封装基板及其制作工艺
TW201044653A (en) Power LED thermal dissipation substrate and method for manufacturing power LED products and products thereof
CN103474564A (zh) Cob封装结构及cob封装方法
CN204011481U (zh) 电热分离并集成led芯片的高反射率电路板
CN108493320B (zh) 纳米复合缓冲镀层mcob封装氮化铝基板及其制备方法
CN207082543U (zh) 一种uvled芯片固晶封装结构
CN202084575U (zh) 一种大功率led封装基板
CN205141027U (zh) 一种紫外led封装模组
CN102214777A (zh) 一种大功率led封装基板及其制成方法
CN209150111U (zh) 支架结构、led器件和灯组阵列
CN102544342A (zh) 一种集散热器与电极于一体的散热器件及其制备方法
CN206379370U (zh) Uv芯片导线架模组

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20190719

Address after: No. 1 Jinshan Road, Diggang Street, Rudong County, Nantong City, Jiangsu Province

Patentee after: Jiangsu Aochang Shenzi Electronic Technology Co., Ltd.

Address before: 3F, No. 6, 638 Lane, Section 2, Zhongyi Road, Guishan Township, Taoyuan County, Taiwan, China

Patentee before: Zhang Shengxiang