CN207833382U - 一种用于x86验证平台的时钟系统 - Google Patents
一种用于x86验证平台的时钟系统 Download PDFInfo
- Publication number
- CN207833382U CN207833382U CN201820044974.3U CN201820044974U CN207833382U CN 207833382 U CN207833382 U CN 207833382U CN 201820044974 U CN201820044974 U CN 201820044974U CN 207833382 U CN207833382 U CN 207833382U
- Authority
- CN
- China
- Prior art keywords
- clock
- fpga
- several
- verification
- expansion module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012795 verification Methods 0.000 title claims abstract description 41
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本实用新型属于验证平台技术领域，具体地说是一种用于X86验证平台的时钟系统。该实用新型的用于X86验证平台的时钟系统由全局时钟发生模块和若干FPGA验证平台构成，所述每个FPGA验证平台由时钟扩展模块、可编辑逻辑器件、若干CPU和若干FPGA构成，时钟扩展模块与若干CPU、若干FPGA分别连接，可编辑逻辑器件与时钟扩展模块、若干FPGA分别连接，其中全局时钟发生模块与每个FPGA验证平台的时钟扩展模块分别连接。本实用新型的用于X86验证平台的时钟系统设计简单合理，灵活性高，可满足验证时FPGA所需的大部分时钟需求，具有良好的推广应用价值。
Description
技术领域
本实用新型涉及验证平台技术领域，具体提供一种用于X86验证平台的时钟系统。
背景技术
计算机具有存储信息量大，使用者获取信息方便快捷等优点，受到广泛的应用。X86平台以高端FPGA(Field-Programmable Gate Array即现场可编程门阵列作为主芯片)，在设计之初需要尽可能的兼顾FPGA逻辑验证时的各种时钟需求，因此在设计硬件时需要考虑覆盖到各种情况，实现时钟配置的灵活性。
但是现有技术中设计外部时钟比较单一，无法满足验证平台的各种验证需求，灵活性差。
发明内容
为了解决以上存在的问题，本实用新型提供一种设计简单合理，灵活性高，可满足验证时FPGA所需的大部分时钟需求的用于X86验证平台的时钟系统。
为实现上述目的，本实用新型提供了如下技术方案：
一种用于X86验证平台的时钟系统，由全局时钟发生模块和若干 FPGA验证平台构成，每个所述FPGA验证平台由时钟扩展模块、可编程逻辑器件、若干CPU和若干FPGA构成，时钟扩展模块与若干CPU、若干FPGA分别连接，可编程逻辑器件与时钟扩展模块、若干FPGA分别连接，其中全局时钟发生模块与每个FPGA验证平台的时钟扩展模块分别连接。
所述可编程逻辑器件分别与时钟扩展模块、每个FPGA相连接，用于接收每个FPGA的时钟需求，配置时钟扩展模块产生所需的时钟。
所述时钟扩展模块与若干CPU、若干FPGA分别连接，用于生成所需的时钟。
所述全局时钟发生模块用于产生整个系统的同源时钟，全局时钟发生模块与每个时钟扩展模块相连接，将产生的同源时钟连接到每个 FPGA验证平台。
通过所述用于X86验证平台的时钟系统，可为逻辑验证提供更多的时钟需求，提高了逻辑验证的灵活性。
作为优选，所述CPU的数量为n个，n为不大于5的整数。
作为优选，所述FPGA的数量为N个，N为不大于5的整数。
作为优选，所述可编程逻辑器件通过I2C总线与时钟扩展模块、每个FPGA分别连接。
所述与FPGA相连接的I2C总线用于接收每个FPGA的时钟需求，其中包括频率、相位需求；与时钟扩展模块相连接的I2C总线用于发送控制命令调节时钟的频率和相位，产生所需的时钟。
作为优选，所述时钟扩展模块通过输入通道与全局时钟发生模块相连接，且时钟扩展模块通过若干输出通道分别与若干CPU、若干 FPGA相连接。
所述输入通道用于接收全局时钟发生模块产生的同源时钟，输出通道对接收到的同源时钟进行倍频或分频，产生CPU所需的时钟以及 FPGA所需的逻辑时钟，其中每个输出通道都是独立可编辑的，工作在零延时模式，保证所有通道输出为同源时钟。
与现有技术相比，本实用新型的用于X86验证平台的时钟系统具有以下突出的有益效果：所述用于X86验证平台的时钟系统解决了现有技术中验证平台外部时钟单一的不足，能够满足验证平台的各种验证需求，灵活性高，具有良好的实用性。
附图说明
图1是本实用新型所述用于X86验证平台的时钟系统拓扑图。
具体实施方式
下面将结合附图和实施例，对本实用新型的用于X86验证平台的时钟系统作进一步详细说明。
实施例
如图1所示，本实用新型的用于X86验证平台的时钟系统，由全局时钟发生模块和若干FPGA验证平台构成。
每个FPGA验证平台由时钟扩展模块、可编程逻辑器件、五个CPU 和五个FPGA构成。时钟扩展模块通过若干输出通道与若干CPU、若干FPGA分别连接，每个FPGA验证平台的时钟扩展模块通过输入通道分别与全局时钟发生模块连接。
输入通道用于接收全局时钟发生模块产生的同源时钟，输出通道对接收到的同源时钟进行倍频或分频，产生CPU所需的时钟以及FPGA 所需的逻辑时钟，其中每个输出通道都是独立可编辑的，工作在零延时模式，保证所有通道输出为同源时钟。
可编程逻辑器件通过I2C总线与时钟扩展模块、若干FPGA分别连接。与FPGA相连接的I2C总线用于接收每个FPGA的时钟需求，其中包括频率、相位需求。与时钟扩展模块相连接的I2C总线用于发送控制命令调节时钟的频率和相位，产生所需的时钟。
以上所述的实施例，只是本实用新型较优选的具体实施方式，本领域的技术人员在本实用新型技术方案范围内进行的通常变化和替换都应包含在本实用新型的保护范围内。
Claims (5)
1.一种用于X86验证平台的时钟系统，其特征在于：由全局时钟发生模块和若干FPGA验证平台构成，每个所述FPGA验证平台由时钟扩展模块、可编程逻辑器件、若干CPU和若干FPGA构成，时钟扩展模块与若干CPU、若干FPGA分别连接，可编程逻辑器件与时钟扩展模块、若干FPGA分别连接，其中全局时钟发生模块与每个FPGA验证平台的时钟扩展模块分别连接。
2.根据权利要求1所述的用于X86验证平台的时钟系统，其特征在于：所述CPU的数量为n个，n为不大于5的整数。
3.根据权利要求1或2所述的用于X86验证平台的时钟系统，其特征在于：所述FPGA的数量为N个，N为不大于5的整数。
4.根据权利要求3所述的用于X86验证平台的时钟系统，其特征在于：所述可编程逻辑器件通过I2C总线与时钟扩展模块、每个FPGA分别连接。
5.根据权利要求4所述的用于X86验证平台的时钟系统，其特征在于：所述时钟扩展模块通过输入通道与全局时钟发生模块相连接，且时钟扩展模块通过若干输出通道分别与若干CPU、若干FPGA相连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201820044974.3U CN207833382U (zh) | 2018-01-11 | 2018-01-11 | 一种用于x86验证平台的时钟系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201820044974.3U CN207833382U (zh) | 2018-01-11 | 2018-01-11 | 一种用于x86验证平台的时钟系统 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN207833382U true CN207833382U (zh) | 2018-09-07 |
Family
ID=63392531
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201820044974.3U Active CN207833382U (zh) | 2018-01-11 | 2018-01-11 | 一种用于x86验证平台的时钟系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN207833382U (zh) |
-
2018
- 2018-01-11 CN CN201820044974.3U patent/CN207833382U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102945217B (zh) | 一种基于三模冗余的星载综合电子系统 | |
| CN103488436B (zh) | 内存扩展系统及方法 | |
| CN105279133A (zh) | 基于SoC在线重构的VPX并行DSP信号处理板卡 | |
| CN201708773U (zh) | 一种任意波形发生器 | |
| CN102799563B (zh) | 一种可重构计算阵列及构建方法 | |
| CN112199320B (zh) | 多通道可重构信号处理装置 | |
| CN106886505A (zh) | 多波形运行的局部动态可重构系统 | |
| US20140258765A1 (en) | CPU Current Ripple and OCV Effect Mitigation | |
| CN103076849B (zh) | 可重构微服务器系统 | |
| CN106970894A (zh) | 一种基于Arria10的FPGA异构加速卡 | |
| US10621299B1 (en) | Dynamic platform support in programmable integrated circuits | |
| CN109613970A (zh) | 一种基于fpga和dsp架构的低功耗处理方法 | |
| CN212112481U (zh) | 一种原型验证平台的电路结构 | |
| CN207833382U (zh) | 一种用于x86验证平台的时钟系统 | |
| He et al. | Fecaffe: Fpga-enabled caffe with opencl for deep learning training and inference on intel stratix 10 | |
| CN103901402A (zh) | 重构fpga雷达数字信号处理组件及方法 | |
| US10209765B2 (en) | Method for achieving low power consumption of three-dimensional measurement chip | |
| CN102158679A (zh) | 通用数字图像处理系统 | |
| CN113158612A (zh) | 一种原型验证平台的电路结构 | |
| CN201118603Y (zh) | 伪卫星基带信号生成器 | |
| Panic et al. | Low power sensor node processor architecture | |
| US20170212861A1 (en) | Clock tree implementation method, system-on-chip and computer storage medium | |
| US20210133107A1 (en) | Programmable device configuration memory system | |
| CN112487753A (zh) | 一种面向软件开发的时钟树建模方法 | |
| CN104331385A (zh) | 一种串行外围接口的高速半硬件实现方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |