CN207719230U - 高压led芯片 - Google Patents

Abstract

本实用新型提供一种高压LED芯片，所述高压LED芯片包括衬底、第一芯片、第二芯片和连接电极。所述第一芯片设置于所述衬底，所述第一芯片包括垂直于所述衬底表面依次生长的第一N型半导体层、第一发光层和第一P型半导体层。所述第二芯片与所述第一芯片间隔设置，所述第二芯片包括垂直于所述衬底表面依次生长的第二N型半导体层、第二发光层和第二P型半导体层。所述第一N型半导体层靠近所述第二芯片的侧面为第一侧面，所述第一侧面与所述衬底表面所成的夹角为30‑55度。所述连接电极覆盖于所述第一侧面和第二芯片靠近所述第一芯片的侧面。所述连接电极将所述第一N型半导体层与所述第二P型半导体层电连接且与所述第二发光层和第二N型半导体层电绝缘。

Description

高压LED芯片

技术领域

本实用新型涉及半导体光电芯片技术领域，特别是涉及一种高压LED芯片。

背景技术

发光二极管(Light Emitting Diode，LED)由于拥有高光效、低耗能、长寿命、无毒绿色等优点正逐步成为传统照明市场的主流照明光源，在景观照明、道路照明、室内照明等领域得到愈来愈多的应用。高压LED(High-Voltage LED)以其小电流驱动、简洁的驱动电路设计等优点逐渐成为照明领域的新突破。高压LED是指把一个大尺寸芯片的外延层通过刻蚀深沟槽的方式分割为多个独立的芯粒，并通过蒸镀电极连接桥的方式将各个芯粒以串联的方式连接起来而构成的LED芯片，由于单个芯粒的电压在20mA电流的驱动下为3V，因此，串联后获得的LED芯片的工作电压可以达到45-51V，故称为高压LED芯片。

现有高压LED芯片隔离槽的角度多为大角度(大于55度)，金属互联覆盖在大角度隔离槽上容易过薄或者断裂，并且现有串联结构主要为单桥串联结构，这些使器件良率和可靠性上存在一定风险。

实用新型内容

基于此，有必要针对高压LED芯片的器件良率和可靠性低的问题，提供一种高压LED芯片。

本实用新型提供一种高压LED芯片，所述高压LED芯片包括衬底、第一芯片、第二芯片和连接电极。所述第一芯片设置于所述衬底，所述第一芯片包括垂直于所述衬底表面依次生长的第一N型半导体层、第一发光层和第一P型半导体层。所述第二芯片与所述第一芯片间隔设置，所述第二芯片包括垂直于所述衬底表面依次生长的第二N型半导体层、第二发光层和第二P型半导体层。所述第一N型半导体层靠近所述第二芯片的侧面为第一侧面，所述第一侧面与所述衬底表面所成的夹角为30-55度。所述连接电极覆盖于所述第一侧面和第二芯片靠近所述第一芯片的侧面。所述连接电极将所述第一N型半导体层与所述第二P型半导体层电连接且与所述第二发光层和第二N型半导体层之间电绝缘。

在其中一个实施例中，所述连接电极为多个，多个所述连接电极相互间隔设置。

在其中一个实施例中，所述连接电极的一端覆盖所述第一N型半导体层的部分表面，并与所述第一发光层和所述第一P型半导体层间隔设置。

在其中一个实施例中，所述高压LED芯片还包括第一绝缘层，设置于所述第二芯片靠近于所述第一芯片的侧面与所述连接电极之间。

在其中一个实施例中，所述第一绝缘层覆盖所述第一侧面，并设置于所述第一侧面与所述连接电极之间。

在其中一个实施例中，所述连接电极的另一端覆盖所述第二P型半导体层的部分表面。

在其中一个实施例中，所述第一绝缘层的一端覆盖所述第二P型半导体层的部分表面，覆盖所述第二P型半导体层的所述第一绝缘层设置于所述第二P型半导体层和所述连接电极之间。

在其中一个实施例中，所述高压LED芯片还包括第二透明导电层，所述第二透明导电层部分覆盖所述第二P型半导体层，部分设置于所述第一绝缘层和所述连接电极之间。

在其中一个实施例中，所述高压LED芯片还包括第一透明导电层、第一P型电极、第二N型电极，所述第一透明导电层覆盖所述第一P型半导体层。所述第一P型电极设置于所述第一透明导电层表面，所述第一透明导电层设置于所述第一P型电极与所述第一P型半导体层之间。所述第二N型电极设置于所述第二N型半导体层表面。

在其中一个实施例中，所述高压LED芯片还包括第二绝缘层，所述第二绝缘层覆盖所述第一P型半导体层的部分表面，并设置于所述第一P型半导体层与所述第一透明导电层之间。

在其中一个实施例中，所述第二芯片靠近所述第一芯片的侧面与所述衬底表面所成的夹角为30-55度。

在本实用新型所提供的高压LED中，所述连接电极将所述第一N型半导体层和所述第二P型半导体层之间电连接，从而能够实现所述第一芯片和第二芯片的串联连接。将所述第一芯片中所述第一侧面与所述衬底表面的夹角设置为30-55度，这样通过减小所述第一侧面与所述衬底表面的夹角，能够增大所述第一侧面的倾斜程度，即隔离槽靠近所述第一芯片的倾斜程度，从而增大所述连接电极的侧壁厚度，从而可以有效解决互联金属覆盖在大角度隔离槽上容易过薄或者断裂的问题，进而提高器件良率和可靠性。

附图说明

图1为本实用新型高压LED芯片结构的部分剖面示意图；

图2为本实用新型高压LED芯片的第一侧面示意图；

图3为本实用新型高压LED芯片的多连接串联俯视图；

图4为本实用新型高压LED芯片的高压LED芯片的整体剖面示意图。

附图标记说明

10：衬底

210：第一芯片

211：第一N型半导体层

212：第一发光层

213：第一P型半导体层

214：第一P型电极

220：第二芯片

221：第二N型半导体层

222：第二发光层

223：第二P型半导体层

224：第二N型电极

30：第一侧面

40：连接电极

50：第一绝缘层

51：第二绝缘层

60：第一透明导电层

61：第二透明导电层

70：保护层

100：高压LED芯片

具体实施方式

为了使本实用新型的目的、技术方案及优点更加清楚明白，以下通过实施例，并结合附图，对本实用新型的高压LED芯片进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本实用新型，并不用于限定本实用新型。

请参见图1、2，本实用新型提供一种高压LED芯片100，包括衬底10、第一芯片210、第二芯片220以及连接电极40。所述第一芯片210设置于所述衬底10，所述第一芯片210包括垂直于所述衬底10表面依次生长的第一N型半导体层211、第一发光层212和第一P型半导体层213。与所述第一芯片210间隔设置的第二芯片220设置于所述衬底10，所述第二芯片220包括垂直于所述衬底10表面依次生长的第二N型半导体层221、第二发光层222和第二P型半导体层223。所述第一N型半导体层211靠近所述第二芯片220的侧面为第一侧面30，所述第一侧面30与所述衬底10表面所成的夹角为30-55度。所述连接电极40覆盖于所述第一侧面30和所述第二芯片220靠近所述第一芯片210的侧面。所述连接电极40将所述第一N型半导体层211与所述第二P型半导体层223电连接，并且与所述第二发光层222和所述第二P型半导体层223电绝缘。

所述第一芯片210和第二芯片220通过所述连接电极40串联连接，所述高压LED芯片100中串联的芯片的数量至少为两个，在此不做限定。所述第一侧面30与所述衬底10表面所成的夹角为30-55度，即所述第一侧面30远离所述衬底10的延伸方向与所述衬底10表面远离所述第二芯片220的延伸方向所成的夹角为30-55度，在本实施例中优选为45度。所述连接电极40的两端分别与所述第一N型半导体层211以及第二P型半导体层223电连接，并且与所述第二发光层222之间通过填充绝缘物实现电绝缘。所述连接电极40通过蒸镀沉积方法制得，当所述第一侧面30与所述衬底10表面所成的夹角越小，所述第一侧面30的倾斜程度越小，覆盖在所述第一侧面30的所述连接电极40的厚度则越大。所述连接电极40的数量至少为2个，考虑到所述连接电极40的个数越多，所述连接电极40所占的面积也会越多，会对所述高压LED芯片100的发光有一定遮挡，因此在本实施例中，优选为2个，在此不做限定。

在本实施例中，所述连接电极40将所述第一N型半导体层211和所述第二P型半导体层223之间电连接，从而能够实现所述第一芯片210和第二芯片220的串联连接。将所述第一芯片210中所述第一侧面30与所述衬底10表面的夹角设置为30-55度，这样通过减小所述第一侧面30与所述衬底10表面的夹角，能够减小所述第一侧面30的倾斜程度，即减小隔离槽靠近所述第一芯片210的倾斜程度，从而增大所述连接电极40的侧壁厚度，从而可以有效解决互联金属覆盖在大角度隔离槽上容易过薄或者断裂的问题，进而提高器件良率和可靠性。

请参见附图3，在其中一个实施例中，所述连接电极40为多个，多个所述连接电极40相互间隔设置。

所述连接电极40的数量至少为2个，考虑到所述连接电极40的个数越多，所述连接电极40所占的面积也会越多，会对所述高压LED芯片100发出的光有一定遮挡，在本实施例中，优选为2个，在此不做限定。

在本实施列中，所述第一芯片210和所述第二芯片220之间通过多个所述连接电极40串联连接，这样能够通过所述连接电极40有效分散电流密度，但是所述连接电极40的个数越多，所述连接电极40占据的面积就会越大，会对所述高压LED芯片100发出的光有一定的遮挡。因此，在本实施例中，所述连接电极40的个数优选为两个，这样可以更加有效的分散电流密度，提高所述高压LED芯片100的承载能力，进而有效提高所述高压LED芯片100的可靠性。

在其中一个实施例中，所述连接电极40的一端覆盖所述第一N型半导体层211的部分表面，并与所述第一发光层212和所述第一P型半导体层213间隔设置。

在本实施列中，所述连接电极40通过蒸镀沉积方法制得，所述连接电极40的一端覆盖所述第一芯片210的第一N型半导体层211的表面，这样所述连接电极40能够将第一芯片210的所述第一N型半导体层211与第二芯片220的第二P型半导体型223电连接，从而实现第一芯片210与所述第二芯片220的串联连接。

在其中一个实施例中，所述高压LED芯片100还包括第一绝缘层50，设置于所述第二芯片220靠近于所述第一芯片210的侧面与所述连接电极40之间。

在本实施例中，所述第一绝缘层50必须设置于所述第二芯片220靠近所述第一芯片210的侧面与所述连接电极40之间。所述第一绝缘层50内的材料为SiO₂，也可以为其他绝缘材料，在此不做限定。这样能够保证所述第二发光层222和所述第二P型半导体层223电绝缘，从而避免漏电。

在其中一个实施例中，所述第一绝缘层50覆盖所述第一侧面30，并设置于所述第一侧面30与所述连接电极40之间。

在本实施例中，所述第一绝缘层50也可以设置在所述第一侧面30与所述连接电极40之间，这样可以保证电流能够严重沿着所述连接电极40从所述第一芯片210的第一N型半导体层211流向所述第二芯片220的第二P型半导体层223。

在其中一个实施例中，所述连接电极40的另一端覆盖所述第二P型半导体层223的部分表面。

在本实施列中，所述连接电极40通过蒸镀沉积方法制得，所述连接电极40的另一端覆盖所述第二P型半导体层223的部分表面，这样所述连接电极40能够将第一芯片210的所述第一N型半导体层211与第二芯片220的第二P型半导体型223电连接，从而实现第一芯片210与所述第二芯片220的串联连接。

在其中一个实施例中，所述第一绝缘层50的一端覆盖所述第二P型半导体层223的部分表面，覆盖所述第二P型半导体层223的所述第一绝缘层50设置于所述第二P型半导体层223和所述连接电极40之间。

在本实施例中，所述第一绝缘层50设置于所述第二P型半导体层223和所述连接电极40之间，这样能够抑制电流流向垂直于所述第一绝缘层50的方向，从而能够使电流能够从所述第二芯片220的P型半导体层211沿着所述连接电极40集中流向所述第二芯片220的N型半导体层223或者下一个芯片，从而实现芯片之间的串联连接。

在其中一个实施例中，所述高压LED芯片100还包括第二透明导电层61，所述第二透明导电层61部分覆盖所述第二P型半导体层223，部分设置于所述第一绝缘层50和所述连接电极40之间。

在本实施例中，所述第二透明导电层61部分覆盖所述第二P型半导体层223，这样能够导通所述连接电极40与所述第二P型半导体层223。所述第二透明导电层的61的另外一部分设置于所述第一绝缘层50和所述连接电极40之间。这样能够抑制电流流向垂直于所述第一绝缘层50的方向，从而能够使电流能够从所述第二芯片220的P型半导体层211沿着所述连接电极40集中流向所述第二芯片220的N型半导体层223或者下一个芯片，从而实现芯片之间的串联连接。

在其中一个实施例中，所述高压LED芯片还包括第一透明导电层60、第一P型电极214、第二N型电极224，所述第一透明导电层60覆盖所述第一P型半导体层213。所述第一P型电极214设置于所述第一透明导电层61表面，所述第一透明导电层61设置于所述第一P型电极214与所述第一P型半导体层213之间。所述第二N型电极224设置于所述第二N型半导体层221表面。

在本实施例中，所述第一透明导电层60由所述第一P型半导体层213所覆盖，这样能够将所述第一P型半导体层213与所述连接电极40导通。在其中一个实施例中，所述第一透明半导体层60表面设置有第一P型电极214，所述第二N型半导体层221表面设置有第二N型电极224。所述第一透明导电层60设置于所述第一P型电极214和所述第一P型半导体层213之间。这样可以在所述第一P型电极214的台面和第二N型电极224的台面蒸镀一层金属材料，用作封装焊线的焊盘，焊盘的厚度为0.6um-3um。

请参见附图4，在其中一个实施例中，所述高压LED芯片100还包括第二绝缘层51，所述第二绝缘层51覆盖所述第一P型半导体层213的部分表面，并设置于所述第一P型半导体层213与所述第一透明导电层60之间。

在本实施例中，所述第二绝缘层51设置于所述第一P型半导体层213与所述第一透明导电层60之间，所述第二绝缘层51内设置的材料为SiO₂也可以为其他材料，在此不做限定。这样能够抑制电流流向垂直于所述第二绝缘层51的方向，从而使电流能够从所述第一芯片210的P型半导体层211沿着所述连接电极40集中流向所述第二芯片220的N型半导体层223，从而实现所述第一芯片210与所述第二芯片220的串联连接。

另外，在本实施例中，保护层70覆盖于整个高压LED芯片100结构暴露于空气中的表面，除了两端的所述第一P型电极214的台面和所述第二N型电极224的台面，所述保护层70内绝缘材料为SiO₂，也可以为其他材料，在此不做限定。这样所述保护层70能够保护所述整个高压LED芯片100，使其处于绝缘状态。

在其中一个实施例中，所述第二芯片220靠近所述第一芯片210的侧面与所述衬底10表面所成的夹角为30-55度。

在本实施例中，将所述第二芯片220靠近第一芯片210的侧面与衬底10表面的夹角设置为30-55度，即第二芯片220靠近第一芯片210的侧面远离所述衬底10的延伸方向与所述衬底10表面远离所述第一芯片210的延伸方向所成的夹角为30-55度，优选为45度，在此不做限定。这样能够减小所述隔离槽靠近所述第二芯片220的侧壁的倾斜程度，从而增大所述连接电极40的侧壁厚度，从而可以有效解决互联金属覆盖在大角度隔离槽上容易过薄或者断裂的问题。

以上所述实施例的各技术特征可以进行任意组合，为使描述整洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (11)

1.一种高压LED芯片(100)，其特征在于，包括：

衬底(10)；

第一芯片(210)设置于所述衬底(10)，所述第一芯片(210)包括垂直于所述衬底(10)表面依次生长的第一N型半导体层(211)、第一发光层(212)和第一P型半导体层(213)；

与所述第一芯片(210)间隔设置的第二芯片(220)设置于所述衬底(10)，所述第二芯片(220)包括垂直于所述衬底(10)表面依次生长的第二N型半导体层(221)、第二发光层(222)和第二P型半导体层(223)；

所述第一N型半导体层(211)靠近所述第二芯片(220)的侧面为第一侧面(30)，所述第一侧面(30)与所述衬底(10)表面所成的夹角为30-55度；

连接电极(40)，覆盖于所述第一侧面(30)和所述第二芯片(220)靠近所述第一芯片(210)的侧面，所述连接电极(40)将所述第一N型半导体层(211)与所述第二P型半导体层(223)电连接，并且与所述第二发光层(222)和所述第二P型半导体层(223)电绝缘。

2.根据权利要求1所述的高压LED芯片(100)，其特征在于，所述连接电极(40)为多个，多个所述连接电极(40)相互间隔设置。

3.根据权利要求1所述的高压LED芯片(100)，其特征在于，所述连接电极(40)的一端覆盖所述第一N型半导体层(211)的部分表面，并与所述第一发光层(212)和所述第一P型半导体层(213)间隔设置。

4.根据权利要求3所述的高压LED芯片(100)，其特征在于，还包括第一绝缘层(50)，设置于所述第二芯片(220)靠近于所述第一芯片(210)的侧面与所述连接电极(40)之间。

5.根据权利要求4所述的高压LED芯片(100)，其特征在于，所述第一绝缘层(50)覆盖所述第一侧面(30)，并设置于所述第一侧面(30)与所述连接电极(40)之间。

6.根据权利要求4所述的高压LED芯片(100)，其特征在于，所述连接电极(40)的另一端覆盖所述第二P型半导体层(223)的部分表面。

7.根据权利要求6所述的高压LED芯片(100)，其特征在于，所述第一绝缘层(50)的一端覆盖所述第二P型半导体层(223)的部分表面，覆盖所述第二P型半导体层(223)的所述第一绝缘层(50)设置于所述第二P型半导体层(223)和所述连接电极(40)之间。

8.根据权利要求7所述的高压LED芯片(100)，其特征在于，还包括第二透明导电层(61)部分覆盖第二P型半导体层(223)，部分设置于所述第一绝缘层(50)与所述连接电极(40)之间。

9.根据权利要求7所述的高压LED芯片(100)，其特征在于，还包括：

第一透明导电层(60)，覆盖所述第一P型半导体层(213)；

第一P型电极(214)，设置与所述第一透明导电层(60)表面，所述第一透明导电层(60)设置于所述第一P型电极(214)与所述第一P型半导体层(213)之间；

第二N型电极(224)，设置于所述第二N型半导体层(221)表面。

10.根据权利要求9所述的高压LED芯片(100)，其特征在于，还包括第二绝缘层(51)，覆盖所述第一P型半导体层的部分表面，并设置于所述第一P型半导体层213与所述第一透明导电层60之间。

11.根据权利要求1-10任一项所述的高压LED芯片(100)，其特征在于，所述第二芯片(220)靠近所述第一芯片(210)的侧面与所述衬底(10)表面所成的夹角为30-55度。