CN110112264A - 一种隔离槽的制造方法及其应用 - Google Patents
一种隔离槽的制造方法及其应用 Download PDFInfo
- Publication number
- CN110112264A CN110112264A CN201910400487.5A CN201910400487A CN110112264A CN 110112264 A CN110112264 A CN 110112264A CN 201910400487 A CN201910400487 A CN 201910400487A CN 110112264 A CN110112264 A CN 110112264A
- Authority
- CN
- China
- Prior art keywords
- isolation channel
- substrate
- layer
- epitaxial structure
- light
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002955 isolation Methods 0.000 title claims abstract description 60
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 47
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 28
- 238000000059 patterning Methods 0.000 claims abstract description 4
- 239000004065 semiconductor Substances 0.000 claims description 30
- 239000002184 metal Substances 0.000 claims description 18
- 229910052751 metal Inorganic materials 0.000 claims description 18
- 230000004888 barrier function Effects 0.000 claims description 8
- 238000000034 method Methods 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- 239000004020 conductor Substances 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000004020 luminiscence type Methods 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
- H01L33/387—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0016—Processes relating to electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
本发明提出一种隔离槽的制造方法及其应用，包括：提供一衬底；形成外延结构于所述衬底上；通过多次曝光形成图案化光阻层于所述外延结构上；移除部分所述外延结构，形成隔离槽；所述隔离槽暴露所述衬底；其中，其中，进行多次曝光时，第二次曝光时光罩与光阻层之间的距离大于第一次曝光时光罩与光阻层之间的距离。本发明提出的隔离槽的制造方法能够提供高压发光二极管芯片的产品良率。
Description
技术领域
本发明涉及半导体领域，特别涉及一种隔离槽的制造方法及其应用。
背景技术
近年来，发光二极管(Light Emitting Diode，简称LED)作为新一代绿色光源，广泛应用于照明、背光、显示、指示等领域。高压LED芯片包括至少两个串联的子芯片，各个子芯片均包括N型层、有源层和P型层。
高压LED芯片由多个小功率LED串联成的一颗集成式的发光二极管芯片，具有高抗静电能力、高发光效率和节约封装厂打线成本等优点，在芯片领域的地位逐渐显现。由于其高压产品生产流程及工艺的特殊性，导致其制造良率低、一致性差。特别是高压LED芯片中隔离槽的制造过程难以控制，导致高压LED芯片的良率下降。
发明内容
为解决上述现有技术的问题，本发明提出一种隔离槽的制造方法，以优化隔离槽的制程，提高发光二极管芯片的产品良率。
为实现上述目的或其他目的，本发明提出一种隔离槽的制造方法，至少包括：
提供一衬底；
形成外延结构于所述衬底上；
通过多次曝光形成图案化光阻层于所述衬底上；
移除部分所述外延结构，形成隔离槽，所述隔离槽暴露所述衬底；
其中，进行多次曝光时，第一次曝光完成后进行第二次曝光，所述第二次曝光时光罩与光阻层之间的距离大于所述第一次曝光时光罩与光阻层之间的距离。
在一实施例中，第一次曝光时，所述光罩与所述光阻层之间的距离小于或等于70微米。
在一实施例中，第二次曝光时，所述光罩与所述光阻层之间的距离大于或等于90微米。
在一实施例中，所述隔离槽包括倒梯形状。
在一实施例中，所述隔离槽的底部，所述隔离槽的斜面以及部分所述外延结构形成了桥接处。
在一实施例中，所述隔离槽的斜面与所述衬底的夹角小于或等于45°。
本发明还提出一种发光二极管芯片，包括：
衬底；
外延结构，设置在所述衬底上，所述外延结构包括第一半导体层，发光层，第二半导体层；
电流阻挡层，设置在所述外延结构上；
电流扩展层，设置在所述电流阻挡层上；
凹槽，设置在所述衬底上，所述凹槽暴露所述第二半导体层，所述凹槽与所述电流扩展层之间包括一间隔平台；
隔离槽，设置在所述衬底上，所述隔离槽暴露所述衬底；
电极，设置在所述外延结构上，所述电极包括第一金属电极，第二金属电极，第三金属电极，所述第二金属电极位于所述隔离槽上。
在一实施例中，所述发光二极管芯片至少包括一个所述隔离槽。
在一实施例中，所述隔离槽位于所述凹槽内。
在一实施例中，所述隔离槽的深度大于所述凹槽的深度。
在一实施例中，第二金属电极位于所述桥接处上。
本发明提出一种隔离槽的制造方法及其应用，通过优化隔离槽的制造方法，有效控制了发光面积的损失，提升发光二极管芯片的发光效率；通过光罩渐变设计，解决了芯片边缘因光阻层堆积导致的芯片不良，提升了产率；同时本发明提出的隔离槽的制造方法能够控制隔离槽的角度，提高了发光单元桥接的稳定性，同时通过本方法生产的发光二极管芯片能够在高压下工作。
附图说明
图1：本实施例提出的一种隔离槽的制造方法流程图。
图2-7：各步骤的结构示意图。
图8：本实施例提出的一种发光二极管芯片的制造方法流程图。
图9：本发明提出的发光二极管芯片的结构示意图。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
请参阅图1，本发明提出一种隔离槽的制造方法，至少包括以下步骤：
S1：提供一衬底；
S2：形成外延结构于所述衬底上；
S3：通过多次曝光形成图案化光阻层于所述外延结构；
S4：移除部分所述外延结构，形成隔离槽，所述隔离槽暴露所述衬底；
其中，进行多次曝光时，第一次曝光完成后进行第二次曝光，所述第二次曝光时光罩与光阻层之间的距离大于所述第一次曝光时光罩与光阻层之间的距离。
请参阅图2，在步骤S1中，所述衬底100包括蓝宝石衬底或硅衬底，在本实施例中，所述衬底100为蓝宝石图形化衬底，所述衬底100例如为三角堆形貌。
请参阅图3，在步骤S2中，所述外延结构101位于所述衬底100上，所述外延结构101包括第一半导体层101a，发光层101b，第二半导体层101c，所述第二半导体层101c位于所述衬底100上，所述发光层101b位于所述第二半导体层101c上，所述第一半导体层101a位于所述发光层101b上，所述第一半导体层101a包括P型半导体层，所述第二半导体层101c包括N型半导体层，在本实施例中，通过金属有机化合物化学气相沉积在所述衬底100上形成所述外延结构101。在其他实施例中，可先在所述衬底100上形成缓冲层，然后在所述缓冲层上形成所述外延结构101，有利于提高芯片质量。
请参阅图4-5，在步骤S3中，首先在所述外延结构101上形成一层光阻层102，然后对所述光阻层102进行曝光，在本实施例中，对所述光阻层102进行多次曝光，在本实施例中，对所述光阻层102进行两次曝光，在进行第一曝光时，光罩103与所述光阻层102之间的距离小于或等于70微米，例如为40微米，50微米，本实施例中所述光罩103与所述光阻层的距离为50微米。第一次曝光结束后进行第二次曝光，在进行第二次曝光时，所述光罩103与所述光阻层102之间的距离大于或等于90微米，例如为100，150微米，本实施例中所述光罩103与所述光阻层的距离为150微米。然后对曝光后的所述光阻层102进行显影及烘烤，形成图案化光阻层102’。本实施例中，所述烘烤的温度为90℃，烘烤时间30分钟，在本实施例中，第二次曝光时的距离大于第一次曝光时的距离，所述光罩103通过渐变设计，所述光罩103的一端向另一端逐渐变宽，所述光罩103设计中心区域为7微米线宽，在距离外延结构4厘米以外的区域设计为5微米线宽。在其他实施例中，还可在第二次曝光后进行第三次曝光，第四次曝光，然不限于此。
请参阅图6-7，在步骤S4中，移除部分所述外延结构101，形成所述隔离槽104，所述隔离槽104暴露出所述衬底100。在本实施例中，通过例如感应耦合等离子体刻蚀工艺或其他方式移除所述外延结构101，本实施例中采用感应耦合等离子体刻蚀工艺移除所述外延结构101，本实施例中，所述隔离槽104的形状包括U形，V形或倒梯形状，本实施例中，所述隔离槽104为倒梯形状，所述隔离槽104的底部，所述隔离槽104的斜面以及部分所述外延结构101形成桥接处，所述隔离槽104的斜面与所述衬底100的夹角形成桥接处的坡角，所述跛角小于或等于45°，例如为40°。本实施例中，所述外延结构101中至少包括一个所述隔离槽104，所述隔离槽104将所述外延结构分割成独立的发光半导体单元。
请参阅图8，本实施例提出一种发光二极管芯片的制造方法，至少包括以下步骤：
S1：提供一衬底；
S2：形成外延结构于所述衬底上，其中所述外延结构包括第一半导体层，发光层，第二半导体层；
S3：形成电流阻挡层于所述外延结构的第一半导体层上；
S4：形成电流扩展层于所述外延结构上，以及移除部分所述外延结构，形成凹槽；所述凹槽暴露出第二半导体层；
S5：移除部分所述外延结构，形成隔离槽；所述隔离槽暴露出所述衬底；
S6：形成钝化层于所述外延结构，所述凹槽暴露的第二半导体层以及所述隔离槽暴露的衬底上；
S7：形成金属电极于所述外延结构上；
请参阅图9，本实施例提出一种发光二极管芯片，包括：衬底100，外延结构101，电流阻挡层102，电流扩展层103，凹槽104，隔离槽105，钝化层106，金属电极107，其中，所述外延结构101位于所述衬底100上，所述外延结构包括第一半导体层107a，发光层107b，第二半导体层107c，所述电流阻挡层102位于所述第一半导体层107a上，所述电流扩展层103位于所述电流阻挡层102s上，所述凹槽104位于所述衬底100上，所述凹槽104暴露所述第二半导体层107c，所述隔离槽105位于所述衬底100上，所述隔离槽105暴露所述所述衬底100，所述钝化层106位于所述第一半导体层107a，所述凹槽104暴露的第二半导体层107c以及所述隔离槽105暴露的所述衬底100上，所述金属电极107包括第一金属电极107a，第二金属电极107b，第三金属电极107c，所述第一金属电极107a位于所述电流扩展层103上，所述第二金属电极107b位于所述隔离槽105上，所述第三金属电极107c位于所述所述凹槽104暴露的第二半导体层107c上。
综上所述，本发明提出一种隔离槽的制造方法及其应用，通过该方法能够有效控制发光面积的损失，提高发光二极管的发光效率，通过将光罩渐变设计，有效解决了因光阻层堆积造成的芯片不良的问题，提高了产品良率；同时该方法能控制隔离槽的角度，增加了各发光单元的稳定性。通过在隔离槽上形成桥接层即可将相互分开的发光半导体层连接起来，形成串联结构，形成串联结构的独立的发光半导体层不在需要进行单独测试，单独切割，单独封装，降低了加工成本。
以上描述仅为本申请的较佳实施例以及对所运用技术原理的说明，本领域技术人员应当理解，本申请中所涉及的发明范围，并不限于上述技术特征的特定组合而成的技术方案，同时也应涵盖在不脱离所述发明构思的情况下，由上述技术特征或其等同特征进行任意组合而形成的其它技术方案，例如上述特征与本申请中公开的(但不限于)具有类似功能的技术特征进行互相替换而形成的技术方案。
除说明书所述的技术特征外，其余技术特征为本领域技术人员的已知技术，为突出本发明的创新特点，其余技术特征在此不再赘述。
Claims (10)
1.一种隔离槽的制造方法，其特征在于，包括：
提供一衬底；
形成外延结构于所述衬底上，所述衬底包括第一半导体层，发光层，第二半导体层；
通过多次曝光形成图案化光阻层于所述外延结构上；
移除部分所述外延结构，形成隔离槽；
其中，进行多次曝光时，第一次曝光完成后进行第二次曝光，所述第二次曝光时光罩与光阻层之间的距离大于所述第一次曝光时光罩与光阻层之间的距离。
2.根据权利要求1所述的制造方法，其特征在于：第一次曝光时，所述光罩与所述光阻层之间的距离小于或等于70微米。
3.根据权利要求1所述的制造方法，其特征在于：第二次曝光时，所述光罩与所述光阻层之间的距离大于或等于90微米。
4.根据权利要求1所述的制造方法，其特征在于：所述隔离槽的底部，所述隔离槽的斜面以及部分所述外延结构形成了桥接处。
5.根据权利要求4所述的制造方法，其特征在于：所述隔离槽的斜面与所述衬底的夹角小于或等于45°。
6.一种发光二极管芯片，其特征在于，包括：
衬底；
外延结构，设置在所述衬底上，所述外延结构包括第一半导体层，发光层，第二半导体层；
电流阻挡层，设置在所述外延结构上；
电流扩展层，设置在所述电流阻挡层上；
凹槽，设置在所述衬底上，所述凹槽暴露所述第二半导体层，所述凹槽与所述电流扩展层之间包括一间隔平台；
隔离槽，设置在所述衬底上，所述隔离槽暴露所述衬底；
电极，设置在所述外延结构上，所述电极包括第一金属电极，第二金属电极，第三金属电极，所述第二金属电极位于所述隔离槽上。
7.根据权利要求6所述的发光二极管芯片，其特征在于：所述发光二极管芯片至少包括一个所述隔离槽。
8.根据权利要求6所述的发光二极管芯片，其特征在于：所述隔离槽位于所述凹槽内。
9.根据权利要求6所述的发光二极管芯片，其特征在于：所述隔离槽的深度大于所述凹槽的深度。
10.根据权利要求6所述的发光二极管芯片，其特征在于：所述凹槽的深度为1-2微米，所述间隔平台为1-2微米。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910400487.5A CN110112264B (zh) | 2019-05-15 | 2019-05-15 | 一种隔离槽的制造方法及其应用 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910400487.5A CN110112264B (zh) | 2019-05-15 | 2019-05-15 | 一种隔离槽的制造方法及其应用 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110112264A true CN110112264A (zh) | 2019-08-09 |
| CN110112264B CN110112264B (zh) | 2020-12-18 |
Family
ID=67490054
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910400487.5A Active CN110112264B (zh) | 2019-05-15 | 2019-05-15 | 一种隔离槽的制造方法及其应用 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110112264B (zh) |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101211858A (zh) * | 2006-12-29 | 2008-07-02 | 东部高科股份有限公司 | 闪存器件 |
| CN102339733A (zh) * | 2010-07-16 | 2012-02-01 | 中芯国际集成电路制造(上海)有限公司 | 控制不平坦硅片表面上的图形的关键尺寸的方法 |
| CN102819187A (zh) * | 2012-09-19 | 2012-12-12 | 江西联创电子有限公司 | 单片玻璃及单层玻璃黑色矩阵的光刻生产工艺 |
| CN203746893U (zh) * | 2014-01-23 | 2014-07-30 | 同辉电子科技股份有限公司 | 一种用于高压led的反射弧型隔离槽 |
| CN104295969A (zh) * | 2014-10-28 | 2015-01-21 | 江苏新广联光电股份有限公司 | 用于可见光高速通信的led灯具 |
| CN104733573A (zh) * | 2015-03-31 | 2015-06-24 | 湘能华磊光电股份有限公司 | 高压发光二极管及其制作方法 |
| CN105336822A (zh) * | 2015-10-22 | 2016-02-17 | 山东浪潮华光光电子股份有限公司 | 通过划片和腐蚀形成隔离槽的高压led芯片制备方法 |
| CN105374909A (zh) * | 2015-11-02 | 2016-03-02 | 华灿光电(苏州）有限公司 | 一种高压发光二极管的制造方法 |
| CN207719230U (zh) * | 2017-12-26 | 2018-08-10 | 大连德豪光电科技有限公司 | 高压led芯片 |
| CN109164678A (zh) * | 2018-08-15 | 2019-01-08 | 上海华力微电子有限公司 | 改善高深宽比图形不一致和提高光刻胶形貌陡度的方法 |
| CN109599464A (zh) * | 2018-12-11 | 2019-04-09 | 合肥彩虹蓝光科技有限公司 | 一种发光二极管芯片及其制造方法与应用 |
-
2019
- 2019-05-15 CN CN201910400487.5A patent/CN110112264B/zh active Active
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101211858A (zh) * | 2006-12-29 | 2008-07-02 | 东部高科股份有限公司 | 闪存器件 |
| CN102339733A (zh) * | 2010-07-16 | 2012-02-01 | 中芯国际集成电路制造(上海)有限公司 | 控制不平坦硅片表面上的图形的关键尺寸的方法 |
| CN102819187A (zh) * | 2012-09-19 | 2012-12-12 | 江西联创电子有限公司 | 单片玻璃及单层玻璃黑色矩阵的光刻生产工艺 |
| CN203746893U (zh) * | 2014-01-23 | 2014-07-30 | 同辉电子科技股份有限公司 | 一种用于高压led的反射弧型隔离槽 |
| CN104295969A (zh) * | 2014-10-28 | 2015-01-21 | 江苏新广联光电股份有限公司 | 用于可见光高速通信的led灯具 |
| CN104733573A (zh) * | 2015-03-31 | 2015-06-24 | 湘能华磊光电股份有限公司 | 高压发光二极管及其制作方法 |
| CN105336822A (zh) * | 2015-10-22 | 2016-02-17 | 山东浪潮华光光电子股份有限公司 | 通过划片和腐蚀形成隔离槽的高压led芯片制备方法 |
| CN105374909A (zh) * | 2015-11-02 | 2016-03-02 | 华灿光电(苏州）有限公司 | 一种高压发光二极管的制造方法 |
| CN207719230U (zh) * | 2017-12-26 | 2018-08-10 | 大连德豪光电科技有限公司 | 高压led芯片 |
| CN109164678A (zh) * | 2018-08-15 | 2019-01-08 | 上海华力微电子有限公司 | 改善高深宽比图形不一致和提高光刻胶形貌陡度的方法 |
| CN109599464A (zh) * | 2018-12-11 | 2019-04-09 | 合肥彩虹蓝光科技有限公司 | 一种发光二极管芯片及其制造方法与应用 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110112264B (zh) | 2020-12-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101897046B (zh) | 半导体发光器件及其制造方法 | |
| TWI387136B (zh) | 半導體及其形成方法與覆晶式發光二極體封裝結構 | |
| KR101007128B1 (ko) | 발광소자 및 그 제조방법 | |
| CN106711291B (zh) | 一种led垂直芯片结构及其制作方法 | |
| CN109904285A (zh) | 一种发光二极管芯片及其制造方法 | |
| CN103187494A (zh) | 高压发光二极管芯片及其制造方法 | |
| CN106784218B (zh) | 一种led芯片及其制作方法 | |
| CN103618042B (zh) | 一种半导体发光二极管芯片 | |
| WO2014048013A1 (zh) | 集成图形阵列高压led器件的制备方法 | |
| CN110112264A (zh) | 一种隔离槽的制造方法及其应用 | |
| CN103700741A (zh) | 一种大电流密度、低电压功率型发光二极管及其制造方法 | |
| CN203521455U (zh) | 一种led芯片 | |
| WO2012151748A1 (zh) | 一种led芯片单元及其制造方法和led模组 | |
| CN212434644U (zh) | Led芯片和高压led芯片 | |
| TW201513396A (zh) | 發光二極體 | |
| CN108493306B (zh) | 一种高压高功率GaN基LED阵列芯片的制备方法 | |
| KR100907524B1 (ko) | 발광 다이오드 소자와 그 제조 방법 | |
| CN208596701U (zh) | 发光二极管及其芯片 | |
| TWI488337B (zh) | 發光元件及其製作方法 | |
| CN107464864B (zh) | 发光二极管及其制作方法 | |
| CN111710764A (zh) | Led芯片、高压led芯片及其制作方法 | |
| CN205900580U (zh) | 一种红黄光发光二极管芯片 | |
| CN105895653B (zh) | 高压可见光通信led器件及其制作方法 | |
| CN104934457B (zh) | 基于高压led芯片的隔离结构及隔离方法 | |
| CN108682726A (zh) | 发光二极管及其芯片和制造方法以及芯片的发光方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20210302 Address after: Room 110-7, building 3, 290 Xingci 1st Road, Hangzhou Bay New District, Ningbo City, Zhejiang Province, 315336 Patentee after: Ningbo anxinmei Semiconductor Co.,Ltd. Address before: 230011 Hefei Xinzhan Industrial Park, Hefei City, Anhui Province Patentee before: HEFEI IRICO EPILIGHT TECHNOLOGY Co.,Ltd. |
|
| TR01 | Transfer of patent right |