CN109346586A - 发光芯片及其制造方法 - Google Patents

发光芯片及其制造方法 Download PDF

Info

Publication number
CN109346586A
CN109346586A CN201811186244.8A CN201811186244A CN109346586A CN 109346586 A CN109346586 A CN 109346586A CN 201811186244 A CN201811186244 A CN 201811186244A CN 109346586 A CN109346586 A CN 109346586A
Authority
CN
China
Prior art keywords
type
luminescence chip
channel
extension
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811186244.8A
Other languages
English (en)
Inventor
魏振东
李俊贤
刘英策
周弘毅
邬新根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiamen Changelight Co Ltd
Original Assignee
Xiamen Changelight Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiamen Changelight Co Ltd filed Critical Xiamen Changelight Co Ltd
Priority to CN201811186244.8A priority Critical patent/CN109346586A/zh
Publication of CN109346586A publication Critical patent/CN109346586A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明公开了一发光芯片及其制造方法，其中所述发光芯片包括一外延叠层、一钝化层、一N型电极以及一P型电极，所述外延叠层具有相互间隔的自所述外延叠层的一P型半导体层经一有源区延伸至一N型半导体层的一N型焊盘裸露部和至少一N型扩展条穿孔，所述钝化层层叠于所述N型半导体层和所述P型半导体层，且所述钝化层的N型焊盘通道和所述N型焊盘裸露部相连通，所述钝化层的第一通道和所述N型扩展条穿孔相连通，所述钝化层的P型焊盘通道和第二通道对应于所述P型半导体层；所述N型电极和所述P型电极分别层叠于所述钝化层，并且所述N型电极电连接于所述N型半导体层，所述P型电极电连接于所述P型半导体层。

Description

发光芯片及其制造方法
技术领域
本发明涉及半导体发光二极管，特别涉及一发光芯片及其制造方法。
背景技术
发光二极管(Light Emitting Diode，LED)具有亮度高、寿命长、体积小和耗电量低等优点，这使得发光二极管被视为新一代的照明工具，进而促进发光二极管的发光芯片及其相关技术得到了突飞猛进式的发展。然而，现在的发光二极管的发光芯片仍然存在着发光效率低的问题，因此，如何提高发光二极管的发光芯片的发光效率仍然半导体发光二极管领域最重要的研究课题。
图1A和图1B分别从剖视视角和俯视视角描述了现有的一发光芯片的结构，其中所述发光芯片包括一外延叠层10P、一透明导电层20P、一钝化层30P、一 N型电极40P和一P型电极50P以及具有一第一端部101P和对应于所述第一端部101P的一第二端部102P。所述外延叠层10P包括一衬底11P和自所述衬底 11P依次生长的一N型半导体层12P、一有源区13P以及一P型半导体层14P。所述外延叠层10P具有一N型焊盘裸露部15P和连通所述N型焊盘裸露部15P 的至少一N型扩展条裸露部16P，所述N型焊盘裸露部15P和所述N型扩展条裸露部16P分别自所述P型半导体层14P经所述有源区13P延伸至所述N型半导体层12P，并且所述N型焊盘裸露部15P位于所述发光芯片的所述第二端部 102P，所述N型扩展条裸露部16P自所述N型焊盘裸露部15P向所述发光芯片的所述第一端部101P延伸。所述透明导电层20P具有一导电层穿孔21P，其中所述透明导电层20P层叠于所述P型半导体层14P，并且所述透明导电层20P的所述导电层穿孔21P在所述发光芯片的所述第一端部101P对应于所述P型半导体层14P。所述钝化层30P具有一N型焊盘穿孔31P、至少一列N型扩展条穿孔 32P、一P型焊盘穿孔33P以及至少一列P型扩展条穿孔34P，其中所述钝化层 30P层叠于所述N型半导体层12P、所述P型半导体层14P和所述透明导电层 20P，并且所述N型焊盘穿孔31P和各个所述N型扩展条穿孔32P分别对应于所述N型半导体层12P，所述P型焊盘穿孔33P对应于所述P型半导体层14P，各个所述P型扩展条穿孔34P分别对应于所述透明导电层20P。所述N型电极40P 层叠于所述钝化层30P，并且所述N型电极40P的N型焊盘41P经所述N型焊盘穿孔31P延伸至和被连接于所述N型半导体层12P，和所述N型电极40P的各个N型扩展条连接针42P分别经各个所述N型扩展条穿孔32P延伸至和被连接于所述N型半导体层12P。所述P型电极50P层叠于所述钝化层30P，并且所述P型电极50P的P型焊盘51P经所述P型扩展条穿孔33P延伸至和被连接于所述P型半导体层14P，和所述P型电极50P的各个P型扩展条连接针52P分别经各个所述P型扩展条穿孔34P延伸至和被电连接于所述透明导电层20P。
参考附图1A和图1B，在现有的所述发光芯片中，所述外延叠层10P的所述N型扩展条裸露部16P是一个长条形的凹槽，从所述发光芯片的俯视视角来看，所述N型扩展条裸露部16P自所述N型焊盘裸露部15P向所述发光芯片的所述第一端部101P方向延伸，从所述发光芯片的剖视视角来看，所述N型扩展条裸露部16P自所述P型半导体层14P经所述有源区13P延伸至所述N型半导体层12P，因此，所述发光芯片在对应于所述N型扩展条裸露部16P的区域没有所述有源区13P，这导致所述发光芯片在对应于所述N型扩展条裸露部16P的区域并不会使电子和空穴复合而产生光线，进而降低所述发光芯片的发光效率。
发明内容
本发明的一个目的在于提供一发光芯片及其制造方法，其中所述发光芯片的发光面积能够被增加，从而有利于提高所述发光芯片的发光效率。
本发明的一个目的在于提供一发光芯片及其制造方法，其中所述发光芯片提供一外延叠层和一N型电极，其中所述外延叠层的对应于所述N型电极的区域能够产生光线，从而有利于增加所述发光芯片的发光面积。
本发明的一个目的在于提供一发光芯片及其制造方法，其中所述外延叠层的 N型焊盘裸露部和N型扩展条穿孔相互间隔，从而所述外延叠层的对应于所述N 型电极且位于所述N型焊盘裸露部和所述N型扩展条穿孔之间的区域能够产生光线，从而有利于增加所述发光芯片的发光面积。
本发明的一个目的在于提供一发光芯片及其制造方法，其中所述外延叠层具有多个相互间隔的所述N型扩展条穿孔，从而所述外延叠层的对应于所述N型电极且位于相邻两个所述N型扩展条穿孔之间的区域能够产生光线，从而有利于增加所述发光芯片的发光面积。
本发明的一个目的在于提供一发光芯片及其制造方法，其中所述发光芯片具有良好的台阶覆盖性，以隔离所述外延叠层的N型半导体层和P型半导体层，从而避免漏电短路，进而保证所述发光芯片的可靠性。
本发明的一个目的在于提供一发光芯片及其制造方法，其中所述外延叠层的用于形成所述N型焊盘裸露部和所述N型扩展条穿孔的内壁为倾斜内壁，通过这样的方式的，能够增加在后续生长的所述发光芯片的钝化层的台阶覆盖性，以避免漏电短路。
依本发明的一个方面，本发明提供一发光芯片，其包括：
一外延叠层，其中所述外延叠层包括一衬底、一N型半导体层、一有源区以及一P型半导体层，所述N型半导体层层叠于所述衬底，所述有源区层叠于所述N型半导体层，所述P型半导体层层叠于所述有源区，其中所述外延叠层具有一N型焊盘裸露部和至少一N型扩展条穿孔，所述N型焊盘裸露部和所述N 型扩展条穿孔相互间隔，并分别自所述P型半导体层经所述有源区延伸至所述N 型半导体层；
一钝化层，其中所述钝化层具有一N型焊盘通道、至少一第一通道、一P型焊盘通道以及至少一第二通道，其中所述钝化层层叠于所述N型半导体层和所述P型半导体层，其中所述钝化层的所述N型焊盘通道和所述外延叠层的所述N 型焊盘裸露部相连通，所述钝化层的所述第一通道和所述外延叠层的所述N型扩展条穿孔相连通，所述钝化层的所述P型焊盘通道和所述第二通道对应于所述外延叠层的所述P型半导体层；以及
一电极组，其中所述电极组包括一N型电极和一P型电极，其中所述N型电极层叠于所述钝化层，并且所述N型电极经所述钝化层的所述N型焊盘通道和所述第一通道延伸至和被电连接于所述N型半导体层，其中所述P型电极层叠于所述钝化层，并且所述P型电极经所述钝化层的所述P型焊盘通道和所述第二通道被电连接于所述P型半导体层。
根据本发明的一个实施例，所述发光芯片进一步包括一透明导电层，其中所述透明导电层层叠于所述外延叠层的所述P型半导体层，其中所述钝化层层叠于所述透明导电层，并且所述钝化层的所述P型焊盘通道和所述第二通道分别对应于所述透明导电层的不同位置，其中所述P型电极经所述钝化层的所述P型焊盘和所述第二通道延伸至和被电连接于所述透明导电层。
根据本发明的一个实施例，所述发光芯片进一步包括一透明导电层，其中所述透明导电层具有一导电层穿孔，所述透明导电层层叠于所述外延叠层的所述P 型半导体层，并且所述透明导电层的所述导电层穿孔对应于所述P型半导体层，其中所述钝化层层叠于所述透明导电层，并且所述钝化层的所述P型焊盘通道和所述透明导电层的所述导电层穿孔相连通，其中所述P型电极经所述钝化层的所述P型焊盘通道延伸至和被电连接于所述P型半导体层以及经所述钝化层的所述第二通道延伸至和被电连接于所述透明导电层。
根据本发明的一个实施例，所述外延叠层具有一个所述N型扩展条穿孔，所述N型扩展条穿孔在所述发光芯片的中部自所述N型焊盘裸露部向所述发光芯片的第一端部方向延伸。
根据本发明的一个实施例，所述外延叠层具有两个所述N型扩展条穿孔，两个所述N型扩展条穿孔相互对称地在所述发光芯片的侧部自所述N型焊盘裸露部向所述发光芯片的第一端部方向延伸。
根据本发明的一个实施例，所述外延叠层具有一列所述N型扩展条穿孔，一列所述N型扩展条穿孔以相邻两个所述N型扩展条穿孔相互间隔的方式在所述发光芯片的中部自所述N型焊盘裸露部向所述发光芯片的第一端部方向延伸。
根据本发明的一个实施例，所述外延叠层具有两列所述N型扩展条穿孔，每列所述N型扩展条穿孔分别以相邻两个所述N型扩展条穿孔相互间隔的方式在所述发光芯片的侧部自所述N型焊盘裸露部向所述发光芯片的第一端部方向延伸。
根据本发明的一个实施例，所述钝化层具有一个所述第一通道，所述第一通道在所述发光芯片的中部自所述N型焊盘通道向所述发光芯片的第一端部方向延伸，并且一列所述N型扩展条穿孔中的每个所述N型扩展条穿孔分别连通所述第一通道。
根据本发明的一个实施例，所述钝化层具有一列所述第一通道，一列所述第一通道以相邻两个所述第一通道相互间隔的方式在所述发光芯片的中部自所述 N型焊盘通道向所述发光芯片的第一端部方向延伸，并且每个所述N型扩展条穿孔和每个所述第一通道一一相连通。
根据本发明的一个实施例，所述钝化层具有两个所述第一通道，两个所述第一通道相互对称地在所述发光芯片的侧部自所述N型焊盘裸露部向所述发光芯片的第一端部方向延伸，并且一列所述N型扩展条穿孔中的每个所述N型扩展条穿孔分别连通所述第一通道，另一列所述N型扩展条穿孔中的每个所述N型扩展条穿孔分别连通另一个所述第一通道。
根据本发明的一个实施例，所述钝化层具有两列所述第一通道，每列所述第一通道分别以相邻两个所述第一通道相互间隔的方式在所述发光芯片的侧部自所述N型焊盘通道向所述发光芯片的第一端部方向延伸，并且一列所述N型扩展条穿孔中的每个所述N型扩展条穿孔和一列所述第一通道中的每个所述第一通道一一相连通，另一列所述N型扩展条穿孔中的每个所述N型扩展条穿孔和另一列所述第一通道中的每个所述第一通道一一相连通。
根据本发明的一个实施例，所述钝化层具有两列所述第二通道，两列所述第二通道分别以相邻两个所述第二通道相互间隔的方式在所述发光芯片的侧部自所述P型焊盘通道向所述发光芯片的第二端部方向延伸，并且两列所述第二通道相对于一列所述第一通相对称。
根据本发明的一个实施例，所述钝化层具有一列所述第二通道，一列所述第二通道以相邻两个所述第二通道相互间隔的方式在所述发光芯片的中部自所述 P型焊盘通道向所述发光芯片的第二端部方向延伸，并且两列所述第一通道相对于一列所述第二通道相对陈。
根据本发明的一个实施例，所述钝化层具有三列所述第二通道，一列所述第二通道以相邻两个所述第二通道相互间隔的方式在所述发光芯片的中部自所述 P型焊盘通道向所述发光芯片的第二端部方向延伸，另外两列所述第二通道分别以相邻两个所述第二通道相互间隔的方式在所述发光芯片的侧部自所述P型焊盘通道向所述发光芯片的第二端部方向延伸，并且两列所述第一通道相对于位于所述发光芯片的中部的一列所述第二通道相对称。
根据本发明的一个实施例，所述外延叠层具有一外延内壁，所述外延内壁用于界定所述N型焊盘裸露部和所述N型扩展条穿孔，其中所述外延叠层的所述外延内壁是倾斜内壁。
根据本发明的一个实施例，设所述外延叠层的所述外延内壁与所述N型半导体层的暴露面之间形成的钝角夹角参数为α，其中参数α的取值范围为：α≥135°。
依本发明的另一个方面，本发明进一步提供一发光芯片的制造方法，其中所述制造方法包括如下步骤：
(a)层叠一N型半导体层于一衬底；
(b)层叠一有源区于所述N型半导体层；
(c)层叠一P型半导体层于所述有源区；
(d)依次刻蚀所述P型半导体层和所述有源区以形成相互间隔的一N型焊盘裸露部和至少一N型扩展条穿孔；
(e)层叠具有一N型焊盘通道、至少一第一通道、一P型焊盘通道和至少一第二通道的一钝化层于所述N型半导体层和所述P型半导体层，其中所述N 型焊盘通道和所述N型焊盘裸露部相连通，所述第一通道和所述N型扩展条穿孔相连通，所述P型焊盘通道和所述第二通道对应于所述P型半导体层；以及
(f)层叠一N型电极和一P型电极于所述钝化层，其中所述N型电极经所述钝化层的所述N型焊盘通道和所述第一通道延伸至和被电连接于所述N型半导体层，其中所述P型电极经所述钝化层的所述P型焊盘通道和所述第二通道被电连接于所述P型半导体层。
根据本发明的一个实施例，在所述步骤(d)中，进一步刻蚀所述N型半导体层，以使所述N型半导体层形成所述N型焊盘裸露部和所述N型扩展条穿孔的一部分。
根据本发明的一个实施例，在所述步骤(d)之前，进一步包括步骤：层叠一透明导电层于所述P型半导体层，以在所述步骤(e)中，层叠所述钝化层于所述透明导电层。
根据本发明的一个实施例，在所述步骤(d)中，通过刻蚀的方式形成一倾斜内壁，以界定所述N型焊盘裸露部和所述N型扩展条穿孔。
附图说明
图1A是现有的一发光芯片的剖视示意图。
图1B是现有的所述发光芯片的俯视示意图。
图2A是依本发明的第一较佳实施例的一发光芯片的制造流程，其从俯视视角描述了所述发光芯片的生长过程。
图2B是依本发明的上述较佳实施例的所述发光芯片的制造流程，其从剖视视角描述了所述发光芯片的生长过程。
图3A是依本发明的上述较佳实施例的所述发光芯片的俯视示意图。
图3B是依本发明的上述较佳实施例的所述发光芯片的剖视示意图。
图4A是依本发明的第二较佳实施例的一发光芯片的制造流程，其从俯视视角描述了所述发光芯片的生长过程。
图4B是依本发明的上述较佳实施例的所述发光芯片的制造流程，其从剖视视角描述了所述发光芯片的生长过程。
图5A是依本发明的上述较佳实施例的所述发光芯片的俯视示意图。
图5B是依本发明的上述较佳实施例的所述发光芯片的剖视示意图。
图6A是依本发明的第三较佳实施例的一发光芯片的制造流程，其从俯视视角描述了所述发光芯片的生长过程。
图6B是依本发明的上述较佳实施例的所述发光芯片的制造流程，其从剖视视角描述了所述发光芯片的生长过程。
图7A是依本发明的上述较佳实施例的所述发光芯片的俯视示意图。
图7B是依本发明的上述较佳实施例的所述发光芯片的剖视示意图。
图8A是依本发明的第四较佳实施例的一发光芯片的制造流程，其从俯视视角描述了所述发光芯片的生长过程。
图8B是依本发明的上述较佳实施例的所述发光芯片的制造流程，其从剖视视角描述了所述发光芯片的生长过程。
图9A是依本发明的上述较佳实施例的所述发光芯片的俯视示意图。
图9B是依本发明的上述较佳实施例的所述发光芯片的剖视示意图。
图10A是依本发明的第五较佳实施例的一发光芯片的制造流程，其从俯视视角描述了所述发光芯片的生长过程。
图10B是依本发明的上述较佳实施例的所述发光芯片的制造流程，其从剖视视角描述了所述发光芯片的生长过程。
图11A是依本发明的上述较佳实施例的所述发光芯片的俯视示意图。
图11B是依本发明的上述较佳实施例的所述发光芯片的剖视示意图。
图12A是依本发明的第五较佳实施例的一发光芯片的制造流程，其从俯视视角描述了所述发光芯片的生长过程。
图12B是依本发明的上述较佳实施例的所述发光芯片的制造流程，其从剖视视角描述了所述发光芯片的生长过程。
图13A是依本发明的上述较佳实施例的所述发光芯片的俯视示意图。
图13B是依本发明的上述较佳实施例的所述发光芯片的剖视示意图。
具体实施方式
以下描述用于揭露本发明以使本领域技术人员能够实现本发明。以下描述中的优选实施例只作为举例，本领域技术人员可以想到其他显而易见的变型。在以下描述中界定的本发明的基本原理可以应用于其他实施方案、变形方案、改进方案、等同方案以及没有背离本发明的精神和范围的其他技术方案。
本领域技术人员应理解的是，在本发明的揭露中，术语“纵向”、“横向”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”等指示的方位或位置关系是基于附图所示的方位或位置关系，其仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此上述术语不能理解为对本发明的限制。
可以理解的是，术语“一”应理解为“至少一”或“一个或多个”，即在一个实施例中，一个元件的数量可以为一个，而在另外的实施例中，该元件的数量可以为多个，术语“一”不能理解为对数量的限制。
参考本发明的说明书附图2A至图3B，依本发明的第一较佳实施例的一发光芯片在接下来的描述中将被揭露和被阐述，其中所述发光芯片包括一外延叠层 10、一钝化层20以及一电极组30。
具体地说，所述外延叠层10包括一衬底11、一N型半导体层12、一有源区13以及一P型半导体层14，其中所述N型半导体层12层叠于所述衬底11，所述有源区13层叠于所述N型半导体层12，所述P型半导体层14层叠于所述有源区13。
值得一提的是，本发明所涉及的“层叠”可以是直接层叠，也可以是间接层叠。例如，在本发明的所述发光芯片的一个较佳示例中，所述N型半导体层12 生长于所述衬底11，以使所述N型半导体层12直接地层叠于所述衬底11。而在本发明的所述发光芯片的另一个较佳示例中，首先生长一缓冲层于所述衬底 11，其次生长所述N型半导体层12于所述缓冲层，从而使得所述N型半导体层 12间接地层叠于所述衬底11。也就是说，在本发明的所述发光芯片中，所述N 型半导体层12可以直接地层叠于所述衬底11，也可以间接地层叠于所述衬底11。相应地，所述有源区13可以直接地层叠于所述N型半导体层12，也可以间接地层叠于所述N型半导体层12；所述P型半导体层14可以直接地层叠于所述有源区13，也可以间接地层叠于所述有源区13。
为了便于描述和理解，在接下来的描述中，将所述发光芯片的相对的两端分别定义为一第一端部101和一第二端部102，即，所述发光芯片具有所述第一端部101和对应于所述第一端部101的一第二端部102。本领域技术人员应当理解，虽然本发明将所述发光芯片的两个端部分别定义为所述第一端部101和所述第二端部102，但其并不应被视为对本发明的所述发光芯片的内容和范围的限制。
所述外延叠层10具有相互间隔的一N型焊盘裸露部15和至少一N型扩展条穿孔16，其中所述N型焊盘裸露部15位于所述发光芯片的所述第二端部102，所述N型扩展条穿孔16在所述发光芯片的所述第一端部101和所述第二端部102 之间延伸。例如，在附图2A至图3B示出的所述发光芯片的这个较佳示例中，所述外延叠层10具有一个所述N型焊盘裸露部15和一列所述N型扩展条穿孔 16，其中所述N型焊盘裸露部15位于所述发光芯片的所述第二端部102，一列所述N型扩展条穿孔16以相邻两个所述N型扩展条穿孔16相互间隔的方式在所述发光芯片的所述第一端部101和所述第二端部102之间延伸。
所述外延叠层10的所述N型焊盘裸露部15和每个所述N型扩展条穿孔16 分别通过刻蚀所述外延叠层10的方式形成，以使所述N型焊盘裸露部15和每个所述N型扩展条穿孔16分别自所述P型半导体层14经所述有源区13延伸至所述N型半导体层12，从而使所述N型半导体层12的一部分区域被暴露在所述N型焊盘裸露部15和每个所述N型扩展条穿孔16。
值得一提的是，在本发明所述发光芯片的一个较佳示例中，在自所述衬底 11依次生长所述N型半导体层12、所述有源区13和所述P型半导体层14之后的刻蚀过程中仅刻蚀所述P型半导体层14和所述有源区13，即可形成所述N型焊盘裸露部15和每个所述N型扩展条穿孔16。本发明所述发光芯片的一个较佳示例中，在自所述衬底11依次生长所述N型半导体层12、所述有源区13和所述P型半导体层14之后的刻蚀过程中依次刻蚀所述P型半导体层14和所述有源区13以及所述N型半导体层12的一部分厚度，以形成所述N型焊盘裸露部15 和每个所述N型扩展条穿孔16。换言之，所述N型半导体层12的对应于所述N 型焊盘裸露部15和每个所述N型扩展条穿孔16的区域的厚度尺寸小于所述N 型半导体层12的其他区域的厚度尺寸。
还值得一提的是，所述外延叠层10的所述衬底11的类型在本发明的所述发光芯片中不受限制，例如所述衬底11可以是但不限于蓝宝石衬底、硅衬底和碳化硅衬底。
继续参考附图2A至图3B，所述外延叠层10具有一外延内壁17，其通过刻蚀所述外延叠层10的所述P型半导体层14、所述有源区13和所述N型半导体层12的方式形成，从而所述外延叠层10的所述外延内壁17用于界定所述N型焊盘裸露部15或者用于界定所述N型扩展条穿孔16。优选地，在附图2A至图 3B示出的所述发光芯片的这个较佳示例中，所述外延叠层10的所述外延内壁 17是一个倾斜内壁，通过这样的方式，有利于提高后续生长的所述钝化层20的台阶覆盖性，进而避免所述外延叠层10因漏电而导致的所述N型半导体层12 和所述P型半导体层14短路，以保证所述发光芯片的可靠性。
具体地说，所述发光芯片在所述外延叠层10的所述外延内壁17和所述N 型半导体层12的暴露面之间形成一钝角夹角，从而使得所述外延内壁17形成一个倾斜内壁。在本发明的所述发光芯片中，所述N型半导体层12的暴露面是指所述N型半导体层12的被暴露在所述N型焊盘裸露部15或所述N型扩展条穿孔16的表面。设形成在所述外延叠层10的所述外延内壁17和所述N型半导体层12的暴露面之间的所述钝角夹角的参数为α，其中参数α的取值范围为：α≥135°，通过这样的方式，在后续生长的所述钝化层20能够更好地覆盖所述外延叠层10因被刻蚀后形成的台阶，以避免所述发光芯片在被使用时出现漏电的不良现象。
所述钝化层20具有一N型焊盘通道21、至少一第一通道22、一P型焊盘通道23以及至少一第二通道24。所述钝化层20层叠于所述P型半导体层14和所述N型半导体层12，其中所述钝化层20的所述N型焊盘通道21和所述外延叠层10的所述N型焊盘裸露部15相连通，以使所述N型半导体层12的暴露面暴露在所述钝化层20的所述N型焊盘通道21，其中所述钝化层20的每个所述第一通道22分别和所述外延叠层10的每个所述N型扩展条穿孔16相连通，以使所述N型半导体层12的暴露面暴露在所述钝化层20的每个所述第一通道22，其中所述钝化层20的所述P型焊盘通道23和每个所述第二通道24分别对应于所述P型半导体层14的不同位置，并且所述钝化层20的所述P型焊盘通道23 位于所述发光芯片的所述第一端部101。
具体地说，所述钝化层20经所述外延叠层10的所述N型焊盘裸露部15和每个所述N型扩展条穿孔16延伸至所述N型半导体层12，且所述钝化层20在所述外延叠层10的所述N型焊盘裸露部15对应的区域形成所述N型焊盘通道 21和在每个所述N型扩展条穿孔16对应的区域形成每个所述第一通道22，从而使得所述钝化层20的所述N型焊盘通道21和所述外延叠层10的所述N型焊盘裸露部15相连通，和使得所述钝化层20的每个所述第一通道22和所述外延叠层10的每个所述N型扩展条穿孔16分别相连通。
在附图2A至图3B示出的所述发光芯片的这个较佳示例中，所述钝化层20 具有一列所述第一通道22和两列所述第二通道24。所述钝化层20的一列所述第一通道22以相邻两个所述第一通道22相互间隔的方式在所述发光芯片的中部于所述发光芯片的所述第一端部101和所述第二端部102之间延伸，并且所述钝化层20的一列所述第一通道22中的每个所述第一通道22和所述外延叠层10的每个所述N型扩展条穿孔16一一连通。所述钝化层20的每列所述第二通道24 以相邻两个所述第二通道24相互间隔的方式在所述发光芯片的侧部于所述发光芯片的所述第一端部101和所述第二端部102之间延伸，并且所述钝化层20的两列所述第二通道24相互对称地分布在一列所述第一通道22的两侧。
优选地，在附图2A至图3B示出的所述发光芯片的这个具体示例中，所述发光芯片进一步包括一透明导电层40，其中所述透明导电层40具有一导电层穿孔41，其中所述透明导电层40层叠于所述外延叠层10的所述P型半导体层14，所述透明导电层40的所述导电层穿孔41对应于所述P型半导体层14，并且所述透明导电层40的所述导电层穿孔41位于所述发光芯片的所述第一端部101。优选地，以蒸镀、光刻和蚀刻的方式能够自所述P型半导体层14生长所述透明导电层40，以使所述透明导电层40层叠于所述P型半导体层14和使所述导电层穿孔41对应于所述P型半导体层14，即，所述P型半导体层14的一部分区域被暴露在所述透明导电层40的所述导电层穿孔41而形成所述P型半导体层14的暴露面。
因此，在附图2A至图3B示出的所述发光芯片的这个较佳示例中，所述钝化层20以所述钝化层20层叠于所述透明导电层40和所述透明导电层40层叠于所述P型半导体层14的方式层叠于所述P型半导体层14。相应地，所述钝化层 20的所述P型焊盘通道23和所述透明导电层40的所述导电层穿孔41相连通，以使所述P型半导体层14的暴露面暴露在所述钝化层20的所述P型焊盘通道 23，所述钝化层20的每个所述第二通道24分别以对应于所述透明导电层40的方式对应于所述P型半导体层14。
相应地，所述钝化层20具有一倾斜的钝化层内壁25，以用于界定所述钝化层20的所述N型焊盘通道21和每个所述第一通道22。
继续参考附图2A至图3B，所述电极组30包括一N型电极31和一P型电极32。
所述N型电极31包括一N型焊盘311和被连接于所述N型焊盘311的至少一N型扩展条312，其中所述N型电极31的所述N型焊盘311层叠于所述钝化层20，并且所述N型焊盘311经所述钝化层20的所述N型焊盘通道21延伸至和被电连接于所述N型半导体层12，其中所述N型电极31的所述N型扩展条 312层叠于所述钝化层20，并且所述N型扩展条312自所述N型电极31向所述发光芯片的所述第一端部101方向延伸，以使所述N型扩展条312的每个N型连接针3120分别经所述钝化层20的每个所述第一通道22延伸至和被电连接于所述N型半导体层12。因为所述钝化层20的用于界定所述钝化层20的所述N 型焊盘通道21和每个所述第一通道22的所述钝化层内壁25是倾斜内壁，因此，所述N型电极31的所述N型焊盘311和所述N型扩展条312能够稳定地结合于所述钝化层20的所述钝化层内壁25，从而使所述N型电极31可靠地层叠于所述钝化层20。
所述P型电极32包括一P型焊盘321和被连接于所述P型焊盘321的至少一列P型扩展条322。优选地，在附图2A至图3B示出的所述发光芯片的这个较佳示例中，所述P型电极32包括一个所述P型焊盘321和相互对称地延伸于所述P型焊盘321的两个所述P型扩展条322。所述P型电极32的所述P型焊盘321层叠于所述钝化层20，并且所述P型焊盘321经所述钝化层20的所述P 型焊盘通道23和所述透明导电层40的所述导电层穿孔41延伸至和被电连接于所述P型半导体层14。所述P型电极32的每个所述P型扩展条322分别层叠于所述钝化层20，并且每个所述P型扩展条322分别自所述P型焊盘321向所述发光芯片的所述第二端部102方向延伸，以使每个所述P型扩展条322的每个所述P型连接针3220分别经所述钝化层20的每个所述第二通道24延伸至和被连接于所述透明导电层40。
当所述发光芯片的所述N型电极31和所述P型电极32分别被接入外部电源后，电流经所述N型电极31的所述N型焊盘311和所述N型扩展条312流入所述N型半导体层12，相应地，电流经所述P型电极32的所述P型焊盘321 流入所述P型半导体层14以及经所述P型扩展条322流入所述透明导电层40 和经所述透明导电层40的扩展后流入所述P型半导体层14。流入所述N型半导体层12的电流中的电子和流入所述P型半导体层14的电流中的空穴能够在所述有源区13进行复合以产生光线，从而使所述发光芯片能够向外界辐射光线。在本发明的所述发光芯片中，因为所述外延叠层10的所述N型焊盘裸露部15和所述N型扩展条穿孔16相互间隔以及相邻两个所述N型扩展条穿孔16相互间隔，从而流入所述N型半导体层12的电流中的电子和流入所述P型半导体层14 的电流中的空穴能够在被保持在所述外延叠层10的所述N型焊盘裸露部15和所述N型扩展条穿孔16之间的所述有源区13进行复合而产生光线，和在被保持在相邻两个所述N型扩展条穿孔16之间的所述有源区13进行复合而产生光线，从而所述发光芯片的发光面积能够被大幅度地增加，以有利于提高所述发光芯片的光效。
附图4A至图5B示出了依本发明的第二较佳实施例的所述发光芯片，与附图2A至图3B示出的所述发光芯片不同的是，在附图4A至图5B示出得所述发光芯片的这个较佳示例中，所述外延叠层10的所述外延内壁17是一个垂直内壁，即，形成在所述外延叠层10的所述外延内壁17和所述N型半导体层12的暴露面之间的夹角为90°夹角。相应地，所述钝化层20的所述钝化层内壁25是一个垂直内壁。
附图6A至图7B示出了依本发明的第三较佳实施例的所述发光芯片，与附图2A至图3B示出的所述发光芯片不同的是，所述钝化层20包括一个所述N型焊盘通道21和一个自所述N型焊盘通道21向所述发光芯片的所述第一端部101 方向延伸的长条形的所述第一通道22，其中所述外延叠层10的每个所述N型扩展条穿孔16分别连通所述钝化层20的同一个所述第一通道22。相应地，所述N 型电极31的所述N型扩展条312的至少一部分形成于所述第一通道22。
附图8A至图9B示出了依本发明的第四较佳实施例的所述发光芯片，与附图2A至图3B示出的所述发光芯片不同的是，所述外延叠层10具有一个所述N 型焊盘裸露部15和一个长条形的所述N型扩展条穿孔16，其中所述N型焊盘裸露部15和所述N型扩展条穿孔16相互间隔，从而所述外延叠层10在所述N 型焊盘裸露部15和所述N型扩展条穿孔16之间被保持有所述有源区13，即，当电流被注入所述发光芯片后，电流中的电子和空穴能够在被保持在所述N型焊盘裸露部15和所述N型扩展条穿孔16之间的所述有源区13进行复合以产生光线。
具体地说，当所述发光芯片的所述N型电极31和所述P型电极32分别被接入外部电源后，电流经所述N型电极31的所述N型焊盘311和所述N型扩展条312流入所述N型半导体层12，相应地，电流经所述P型电极32的所述P 型焊盘321流入所述P型半导体层14以及经所述P型扩展条322流入所述透明导电层40和经所述透明导电层40的扩展后流入所述P型半导体层14。流入所述N型半导体层12的电流中的电子和流入所述P型半导体层14的电流中的空穴能够在所述有源区13进行复合以产生光线，从而使所述发光芯片能够向外界辐射光线。在本发明的所述发光芯片中，因为所述外延叠层10的相邻两个所述 N型扩展条穿孔16相互间隔，从而流入所述N型半导体层12的电流中的电子和流入所述P型半导体层14的电流中的空穴能够在被保持在相邻两个所述N型扩展条穿孔16之间的所述有源区13进行复合而产生光线，从而所述发光芯片的发光面积能够被大幅度地增加，以有利于提高所述发光芯片的光效。
附图10A至图11B示出了依本发明的第五较佳实施例的所述发光芯片，与附图2A至图3B示出的所述发光芯片不同的是，所述外延叠层10具有一个所述 N型焊盘裸露部15和相互对称且自所述N型焊盘裸露部15向所述发光芯片的所述第一端部101方向延伸的两列所述N型扩展条穿孔16。
相应地，所述钝化层20具有两列所述第一通道22和一列所述第二通道24，其中一列所述第二通道24以相邻两个所述第二通道24相互间隔的方式在所述发光芯片的中部延伸于所述发光芯片的所述第一端部101和所述第二端部102之间，其中每列所述第一通道22分别以相邻两个所述第一通道22相互间隔的方式在所述发光芯片的侧部延伸于所述发光芯片的所述第一端部101和所述第二端部102之间，并且两列所述第一通道22相对于所述第二通道24相互对称。所述钝化层20的每列所述第一通道22中的每个所述第一通道22和所述外延叠层10 的每列所述N型扩展条穿孔16中的每个所述N型扩展条穿孔16相连通。
相应地，所述N型电极31包括一个所述N型焊盘311和被连接于所述N 型焊盘311的两个所述N型扩展条312，其中所述N型电极31的所述N型焊盘 311层叠于所述钝化层20，并且所述N型焊盘311经所述钝化层20的所述N型焊盘通道21延伸至和被电连接于所述N型半导体层12，其中所述N型电极31 的每个所述N型扩展条312层叠于所述钝化层20，并且两个所述N型扩展条312 自所述N型电极31相互对称地向所述发光芯片的所述第一端部101方向延伸，以使所述N型扩展条312的每个所述N型连接针3120分别经所述钝化层20的每个所述第一通道22延伸至和被连接于所述N型半导体层12。
所述P型电极32包括一个所述P型焊盘321和被连接于所述P型焊盘321 的一个所述P型扩展条322。所述P型电极32的所述P型焊盘321层叠于所述钝化层20，并且所述P型焊盘321经所述钝化层20的所述P型焊盘通道23和所述透明导电层40的所述导电层穿孔41延伸至和被电连接于所述P型半导体层 14。所述P型电极32的所述P型扩展条322层叠于所述钝化层20，并且所述P 型扩展条322自所述P型焊盘321向所述发光芯片的所述第二端部102方向延伸，以使所述P型扩展条322的每个所述P型连接针3220分别经所述钝化层20的每个所述第二通道24延伸至和被电连接于所述透明导电层40。
附图12A至图13B示出了依本发明的第六较佳实施例的所述发光芯片，与附图2A与图3B示出的所述发光芯片不同的是，所述外延叠层10具有一个所述 N型焊盘裸露部15和相互对称地且自所述N型焊盘裸露部15向所述发光芯片的所述第一端部101方向延伸的两列所述N型扩展条穿孔16。
相应地，所述钝化层20具有两列所述第一通道22和三列所述第二通道24。每列所述第一通道22分别对应于每列所述N型扩展条穿孔16，并且每列所述第一通道22中的每个所述第一通道22分别与每列所述N型扩展条穿孔16中的每个所述N型扩展条穿孔16一一连通。一列所述第二通道24以相邻两个所述第二通道24相互间隔的方式在所述发光芯片的中部延伸于所述发光芯片的所述第一端部101和所述第二端部102之间，另外两列所述第二通道24分别以相邻连个所述第二通道24相互间隔的方式在所述发光芯片的侧部延伸于所述发光芯片的所述第一端部101和所述第二端部102之间。两列所述第一通道22相对于位于所述发光芯片的中部的一列所述第二通道24相互对称，位于所述发光芯片的侧部的两列所述第二通道24相对于位于所述发光芯片的中部的一列所述第二通道24相互对称。
相应地，所述N型电极31包括一个所述N型焊盘311和被连接于所述N 型焊盘311的两个所述N型扩展条312，其中所述N型电极31的所述N型焊盘 311层叠于所述钝化层20，斌且所述N型焊盘311经所述钝化层20的所述N型焊盘通道21延伸至和被电连接于所述N型半导体层12，其中所述N型电极31 的每个所述N型扩展条312层叠于所述钝化层20，并且两个所述N型扩展条312 自所述N型电极31相互对称地向所述发光芯片的所述第一端部101方向延伸，以使所述N型扩展条312的每个所述N型连接针3120分别经所述钝化层20的每个所述第一通道22延伸至和被电连接于所述N型半导体层12。
所述P型电极32包括一个所述P型焊盘321和被连接于所述P型焊盘321 的三个所述P型扩展条322。所述P型电极32的所述P型焊盘321层叠于所述钝化层20，并且所述P型焊盘321经所述钝化层20的所述P型焊盘通道23和所述透明导电层40的所述导电层穿孔41延伸至和被电连接于所述P型半导体层 14。每个所述P型电极32的所述P型扩展条322分别层叠于所述钝化层20，并且每个所述P型扩展条322分别自所述P型焊盘321向所述发光芯片的所述第二端部102方向延伸，以使每个所述P型扩展条322的每个所述P型连接针3220 分别经所述钝化层20的每个所述第二通道24延伸至和被电连接于所述透明导电层40。
依本发明的另一个方面，本发明进一步提供所述发光芯片的制造方法，其中所述制造方法包括如下步骤：
(a)层叠所述N型半导体层12于所述衬底11；
(b)层叠所述有源区13于所述N型半导体层12；
(c)层叠所述P型半导体层14于所述有源区13；
(d)依次刻蚀所述P型半导体层14和所述有源区13以形成相互间隔的所述N型焊盘裸露部15和至少一个所述N型扩展条穿孔16；
(e)层叠具有所述N型焊盘通道21、至少一个所述第一通道22、所述P 型焊盘通道23和至少一个所述第二通道24的所述钝化层20于所述N型半导体层12和所述P型半导体层14，其中所述N型焊盘通道21和所述N型焊盘裸露部15相连通，所述第一通道22和所述N型扩展条穿孔16相连通，所述P型焊盘通道23和所述第二通道24对应于所述P型半导体层14；以及
(f)层叠所述N型电极31和所述P型电极32于所述钝化层20，其中所述 N型电极31经所述钝化层20的所述N型焊盘通道21和所述第一通道22延伸至和被电连接于所述N型半导体层12，其中所述P型电极32经所述钝化层20 的所述P型焊盘通道23和所述第二通道24被电连接于所述P型半导体层14。
优选地，在所述步骤(d)之前，所述进一步包括步骤：层叠所述透明导电层40于所述P型半导体层14，以在所述步骤(e)中，层叠所述钝化层20于所述透明导电层40。
值得注意的是，在本发明的附图只用示出的所述半导体芯片的所述衬底11、所述N型半导体层12、所述有源区13、所述P型半导体层14、所述透明导电层 40、所述钝化层20、所述N型电极31和所述P型电极32的厚度仅为示例，其并不表示所述衬底11、所述N型半导体层12、所述有源区13、所述P型半导体层14、所述透明导电层40、所述钝化层20、所述N型电极31和所述P型电极 32的真实厚度。并且，所述衬底11、所述N型半导体层12、所述有源区13、所述P型半导体层14、所述透明导电层40、所述钝化层20、所述N型电极31和所述P型电极32之间的真实比例也不像附图中示出的那样。
本领域的技术人员可以理解的是，以上实施例仅为举例，其中不同实施例的特征可以相互组合，以得到根据本发明揭露的内容很容易想到但是在附图中没有明确指出的实施方式。
本领域的技术人员应理解，上述描述及附图中所示的本发明的实施例只作为举例而并不限制本发明。本发明的目的已经完整并有效地实现。本发明的功能及结构原理已在实施例中展示和说明，在没有背离所述原理下，本发明的实施方式可以有任何变形或修改。

Claims (20)

1.一发光芯片，其特征在于，包括：
一外延叠层，其中所述外延叠层包括一衬底、一N型半导体层、一有源区以及一P型半导体层，所述N型半导体层层叠于所述衬底，所述有源区层叠于所述N型半导体层，所述P型半导体层层叠于所述有源区，其中所述外延叠层具有一N型焊盘裸露部和至少一N型扩展条穿孔，所述N型焊盘裸露部和所述N型扩展条穿孔相互间隔，并分别自所述P型半导体层经所述有源区延伸至所述N型半导体层；
一钝化层，其中所述钝化层具有一N型焊盘通道、至少一第一通道、一P型焊盘通道以及至少一第二通道，其中所述钝化层层叠于所述N型半导体层和所述P型半导体层，其中所述钝化层的所述N型焊盘通道和所述外延叠层的所述N型焊盘裸露部相连通，所述钝化层的所述第一通道和所述外延叠层的所述N型扩展条穿孔相连通，所述钝化层的所述P型焊盘通道和所述第二通道对应于所述外延叠层的所述P型半导体层；以及
一电极组，其中所述电极组包括一N型电极和一P型电极，其中所述N型电极层叠于所述钝化层，并且所述N型电极经所述钝化层的所述N型焊盘通道和所述第一通道延伸至和被电连接于所述N型半导体层，其中所述P型电极层叠于所述钝化层，并且所述P型电极经所述钝化层的所述P型焊盘通道和所述第二通道被电连接于所述P型半导体层。
2.根据权利要求1所述的发光芯片，进一步包括一透明导电层，其中所述透明导电层层叠于所述外延叠层的所述P型半导体层，其中所述钝化层层叠于所述透明导电层，并且所述钝化层的所述P型焊盘通道和所述第二通道分别对应于所述透明导电层的不同位置，其中所述P型电极经所述钝化层的所述P型焊盘和所述第二通道延伸至和被电连接于所述透明导电层。
3.根据权利要求1所述的发光芯片，进一步包括一透明导电层，其中所述透明导电层具有一导电层穿孔，所述透明导电层层叠于所述外延叠层的所述P型半导体层，并且所述透明导电层的所述导电层穿孔对应于所述P型半导体层，其中所述钝化层层叠于所述透明导电层，并且所述钝化层的所述P型焊盘通道和所述透明导电层的所述导电层穿孔相连通，其中所述P型电极经所述钝化层的所述P型焊盘通道延伸至和被电连接于所述P型半导体层以及经所述钝化层的所述第二通道延伸至和被电连接于所述透明导电层。
4.根据权利要求3所述的发光芯片，其中所述外延叠层具有一个所述N型扩展条穿孔，所述N型扩展条穿孔在所述发光芯片的中部自所述N型焊盘裸露部向所述发光芯片的第一端部方向延伸。
5.根据权利要求3所述的发光芯片，其中所述外延叠层具有两个所述N型扩展条穿孔，两个所述N型扩展条穿孔相互对称地在所述发光芯片的侧部自所述N型焊盘裸露部向所述发光芯片的第一端部方向延伸。
6.根据权利要求3所述的发光芯片，其中所述外延叠层具有一列所述N型扩展条穿孔，一列所述N型扩展条穿孔以相邻两个所述N型扩展条穿孔相互间隔的方式在所述发光芯片的中部自所述N型焊盘裸露部向所述发光芯片的第一端部方向延伸。
7.根据权利要求3所述的发光芯片，其中所述外延叠层具有两列所述N型扩展条穿孔，每列所述N型扩展条穿孔分别以相邻两个所述N型扩展条穿孔相互间隔的方式在所述发光芯片的侧部自所述N型焊盘裸露部向所述发光芯片的第一端部方向延伸。
8.根据权利要求6所述的发光芯片，其中所述钝化层具有一个所述第一通道，所述第一通道在所述发光芯片的中部自所述N型焊盘通道向所述发光芯片的第一端部方向延伸，并且一列所述N型扩展条穿孔中的每个所述N型扩展条穿孔分别连通所述第一通道。
9.根据权利要求6所述的发光芯片，其中所述钝化层具有一列所述第一通道，一列所述第一通道以相邻两个所述第一通道相互间隔的方式在所述发光芯片的中部自所述N型焊盘通道向所述发光芯片的第一端部方向延伸，并且每个所述N型扩展条穿孔和每个所述第一通道一一相连通。
10.根据权利要求7所述的发光芯片，其中所述钝化层具有两个所述第一通道，两个所述第一通道相互对称地在所述发光芯片的侧部自所述N型焊盘裸露部向所述发光芯片的第一端部方向延伸，并且一列所述N型扩展条穿孔中的每个所述N型扩展条穿孔分别连通所述第一通道，另一列所述N型扩展条穿孔中的每个所述N型扩展条穿孔分别连通另一个所述第一通道。
11.根据权利要求7所述的发光芯片，其中所述钝化层具有两列所述第一通道，每列所述第一通道分别以相邻两个所述第一通道相互间隔的方式在所述发光芯片的侧部自所述N型焊盘通道向所述发光芯片的第一端部方向延伸，并且一列所述N型扩展条穿孔中的每个所述N型扩展条穿孔和一列所述第一通道中的每个所述第一通道一一相连通，另一列所述N型扩展条穿孔中的每个所述N型扩展条穿孔和另一列所述第一通道中的每个所述第一通道一一相连通。
12.根据权利要求9所述的发光芯片，其中所述钝化层具有两列所述第二通道，两列所述第二通道分别以相邻两个所述第二通道相互间隔的方式在所述发光芯片的侧部自所述P型焊盘通道向所述发光芯片的第二端部方向延伸，并且两列所述第二通道相对于一列所述第一通相对称。
13.根据权利要求11所述的发光芯片，其中所述钝化层具有一列所述第二通道，一列所述第二通道以相邻两个所述第二通道相互间隔的方式在所述发光芯片的中部自所述P型焊盘通道向所述发光芯片的第二端部方向延伸，并且两列所述第一通道相对于一列所述第二通道相对陈。
14.根据权利要求11所述的发光芯片，其中所述钝化层具有三列所述第二通道，一列所述第二通道以相邻两个所述第二通道相互间隔的方式在所述发光芯片的中部自所述P型焊盘通道向所述发光芯片的第二端部方向延伸，另外两列所述第二通道分别以相邻两个所述第二通道相互间隔的方式在所述发光芯片的侧部自所述P型焊盘通道向所述发光芯片的第二端部方向延伸，并且两列所述第一通道相对于位于所述发光芯片的中部的一列所述第二通道相对称。
15.根据权利要求1至14中任一所述的发光芯片，其中所述外延叠层具有一外延内壁，所述外延内壁用于界定所述N型焊盘裸露部和所述N型扩展条穿孔，其中所述外延叠层的所述外延内壁是倾斜内壁。
16.根据权利要求15所述的发光芯片，其中设所述外延叠层的所述外延内壁与所述N型半导体层的暴露面之间形成的钝角夹角参数为α，其中参数α的取值范围为：α≥135°。
17.一发光芯片的制造方法，其特征在于，所述制造方法包括如下步骤：
(a)层叠一N型半导体层于一衬底；
(b)层叠一有源区于所述N型半导体层；
(c)层叠一P型半导体层于所述有源区；
(d)依次刻蚀所述P型半导体层和所述有源区以形成相互间隔的一N型焊盘裸露部和至少一N型扩展条穿孔；
(e)层叠具有一N型焊盘通道、至少一第一通道、一P型焊盘通道和至少一第二通道的一钝化层于所述N型半导体层和所述P型半导体层，其中所述N型焊盘通道和所述N型焊盘裸露部相连通，所述第一通道和所述N型扩展条穿孔相连通，所述P型焊盘通道和所述第二通道对应于所述P型半导体层；以及
(f)层叠一N型电极和一P型电极于所述钝化层，其中所述N型电极经所述钝化层的所述N型焊盘通道和所述第一通道延伸至和被电连接于所述N型半导体层，其中所述P型电极经所述钝化层的所述P型焊盘通道和所述第二通道被电连接于所述P型半导体层。
18.根据权利要求17所述的制造方法，其中在所述步骤(d)中，进一步刻蚀所述N型半导体层，以使所述N型半导体层形成所述N型焊盘裸露部和所述N型扩展条穿孔的一部分。
19.根据权利要求17或18所述的制造方法，其中在所述步骤(d)之前，进一步包括步骤：层叠一透明导电层于所述P型半导体层，以在所述步骤(e)中，层叠所述钝化层于所述透明导电层。
20.根据权利要求17至19中任一所述的制造方法，其中在所述步骤(d)中，通过刻蚀的方式形成一倾斜内壁，以界定所述N型焊盘裸露部和所述N型扩展条穿孔。
CN201811186244.8A 2018-10-12 2018-10-12 发光芯片及其制造方法 Pending CN109346586A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811186244.8A CN109346586A (zh) 2018-10-12 2018-10-12 发光芯片及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811186244.8A CN109346586A (zh) 2018-10-12 2018-10-12 发光芯片及其制造方法

Publications (1)

Publication Number Publication Date
CN109346586A true CN109346586A (zh) 2019-02-15

Family

ID=65309752

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811186244.8A Pending CN109346586A (zh) 2018-10-12 2018-10-12 发光芯片及其制造方法

Country Status (1)

Country Link
CN (1) CN109346586A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110534623A (zh) * 2019-09-03 2019-12-03 厦门乾照光电股份有限公司 Led芯片及其制作方法
CN116779741A (zh) * 2023-07-18 2023-09-19 江西兆驰半导体有限公司 一种提升发光亮度的led芯片及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103311395A (zh) * 2013-05-08 2013-09-18 北京大学 一种激光剥离薄膜led及其制备方法
CN107681032A (zh) * 2017-10-16 2018-02-09 厦门市三安光电科技有限公司 发光二极管及其制作方法
CN108258089A (zh) * 2018-03-23 2018-07-06 广东省半导体产业技术研究院 发光二极管结构制作方法及发光二极管结构
CN207719230U (zh) * 2017-12-26 2018-08-10 大连德豪光电科技有限公司 高压led芯片
CN208938999U (zh) * 2018-10-12 2019-06-04 厦门乾照光电股份有限公司 发光芯片

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103311395A (zh) * 2013-05-08 2013-09-18 北京大学 一种激光剥离薄膜led及其制备方法
CN107681032A (zh) * 2017-10-16 2018-02-09 厦门市三安光电科技有限公司 发光二极管及其制作方法
CN207719230U (zh) * 2017-12-26 2018-08-10 大连德豪光电科技有限公司 高压led芯片
CN108258089A (zh) * 2018-03-23 2018-07-06 广东省半导体产业技术研究院 发光二极管结构制作方法及发光二极管结构
CN208938999U (zh) * 2018-10-12 2019-06-04 厦门乾照光电股份有限公司 发光芯片

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110534623A (zh) * 2019-09-03 2019-12-03 厦门乾照光电股份有限公司 Led芯片及其制作方法
CN116779741A (zh) * 2023-07-18 2023-09-19 江西兆驰半导体有限公司 一种提升发光亮度的led芯片及其制备方法

Similar Documents

Publication Publication Date Title
CN104377219B (zh) 一种高发光效率的高压发光二极管
CN109346586A (zh) 发光芯片及其制造方法
CN107808914A (zh) 一种发光二极管及其制作方法
CN204144307U (zh) 一种led芯片
CN102856454B (zh) Led磊晶结构
CN105161587A (zh) 可见光通信led器件
CN208938999U (zh) 发光芯片
CN100459185C (zh) 一种发光二极管及其制备方法
CN106784218B (zh) 一种led芯片及其制作方法
US20130002139A1 (en) Semiconductor light emitting device package
CN102315240A (zh) 高压氮化物led电路及相应的高压氮化物led器件
CN104600166A (zh) 一种发光二极管芯片结构及其制备方法
CN103187494A (zh) 高压发光二极管芯片及其制造方法
CN207719230U (zh) 高压led芯片
CN105720138B (zh) 发光二极管及其制作方法
CN104795481A (zh) 发光二极管及其制作方法
CN104538417B (zh) 基于二极管链的led开路保护集成芯片及其制造方法
CN105374917A (zh) 发光二极管及其制作方法
CN105489722B (zh) 发光二极管封装结构、发光二极管晶粒及其制造方法
CN108417680B (zh) 一种电流扩散效率高的半导体led芯片
CN210805813U (zh) 一种高可靠度的led芯片
CN208596701U (zh) 发光二极管及其芯片
CN203631586U (zh) 具有电流阻挡效应的发光二极管
CN110707193B (zh) 一种高可靠度的led芯片及其制备方法
CN103165770B (zh) 一种台阶结构的高亮度发光二极管的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination