CN207587729U - 芯片和电路板的接合结构 - Google Patents

芯片和电路板的接合结构 Download PDF

Info

Publication number
CN207587729U
CN207587729U CN201721613176.XU CN201721613176U CN207587729U CN 207587729 U CN207587729 U CN 207587729U CN 201721613176 U CN201721613176 U CN 201721613176U CN 207587729 U CN207587729 U CN 207587729U
Authority
CN
China
Prior art keywords
chip
circuit board
substrate
circuit
pin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201721613176.XU
Other languages
English (en)
Inventor
赖中平
张国兴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ge Lanfei Safety Ltd
Original Assignee
Ge Lanfei Safety Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ge Lanfei Safety Ltd filed Critical Ge Lanfei Safety Ltd
Priority to CN201721613176.XU priority Critical patent/CN207587729U/zh
Application granted granted Critical
Publication of CN207587729U publication Critical patent/CN207587729U/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

本实用新型提供一种芯片和电路板的接合结构,其中芯片固定于基板,芯片电性连接引脚,固定于基板的芯片和引脚一起被封装材料包覆,引脚的一部份露出封装材料成为外引脚;电路板包含多孔性基板和附着于多孔性基板的电路,其中电路是由导电墨水形成并且渗入至多孔性基板之中,封装结构的外引脚通过机械力直接插入电路形成电性连接,外引脚可以直接和渗入多孔性基板中的电路直接形成电性连接,可以增加电性接触的面积,相较于传统的焊接和表面粘着技术,本实用新型的接合结构具有快速、简单和节省成本的优点。

Description

芯片和电路板的接合结构
技术领域
本实用新型涉及一种集成电路(integrated circuit)的芯片和电路板的电性接合结构,特别是一种可以直接插入电路板形成电性连接的接合结构。
背景技术
集成电路(integrated circuit,缩写IC)主要是通过半导体器件制造技术将许多电子组件(主要包括半导体组件和被动组件)小型化进而制造完成的一种电子组件,IC的制造过程主要包括:IC设计、半导体工艺以及封装(packaging)等步骤,通过上述步骤制造完成的集成电路组件一般称为IC组件或芯片(chip)。通过半导体工艺制造完的晶粒(die)包含了许多微小化的电子组件(主要包括半导体组件和被动组件),接着通过封装步骤将晶粒和引线框架(lead frame)包覆在一种由封装材料构成的外壳之中,利用这种外壳保护晶粒以及提供晶粒的散热路径,目前的常见的封装材料主要包括塑料和陶瓷,其中又以塑料为大宗。
制造完成的芯片需要再安装到电路板或是电性接合到电路板才能成为最终的电路组件或电子产品,芯片和电路板或是电路板的电性接合方式可区分为:引脚插入型(Pin-Through-Hole,PTH)和表面粘着型(Surface Mount Technology、SMT)两大类,PTH组件的引脚通常为细针状或薄板状金属,以供插入插座(Socket)或电路板的贯穿孔(Via)中进行焊接固定;SMT组件是先粘贴于电路板上再以焊接固定。
目前使用的焊接技术主要是使用导电焊料将芯片的引脚电性粘结于电路板,焊接的方式是先将焊料加热至熔点,令熔融的焊料附着于芯片的引脚和电路板的表面,在焊料冷却固化之后完成电性接合。然而这种焊接技术,在已经公开的欧洲专利EP2833393A1就已说明,焊接过程中因为高温产生的热应力可能会影响芯片的性能。为了解决这个问题,一种具有导电性的导电胶(例如俗称的银胶)被开发完成并且应用于芯片和电路板的电性接合工艺,虽然导电胶可以降低电性接合所需的温度,但是固化后的导电胶可能存在空隙,不仅产能较低,而且导电胶中含有的贵金属粉末也会增加制造的成本。
一般常见的导电胶还包括:异方性导电薄膜(Anisotropic Conductive Film,ACF)、各向异性导电银胶(Anisotropic conductive adhesives,ACA)和异方性导电胶(Anisotropic conductive paste,ACP);虽然这些导电胶不含铅以及其它有毒金属,以及能在很小的点进行接合作业,但是在已公开的中国实用发明专利公布号CN104993041A则进一步指出了这类导电胶仍然存在一些问题,所述的问题包括这类导电胶的性能并不稳定,由于电场下的金属迁移,和随着时间的推移,导电胶中含有的金属填料的氧化都会导致导电率的衰减,以及对于不同基材间的接合效果不稳定和固化时较长的问题。
因此,目前的芯片接合技术存在以下的问题,(1)焊接或固化过程中焊接温度高,产生的热应力可能会影响芯片的性能;(2)各向异性导电银胶(ACA)的固化时间较长;(3)异方性导电胶(ACP)的接合产能;以及(4)含有贵金属填料的导电胶的成本较高。
实用新型内容
有鉴于此,本实用新型所要解决的技术问题在于提供一种芯片和电路板的接合结构。
为解决上述的技术问题,本实用新型提出一种芯片和电路板的接合结构的一种实施例,包括:基板、固定于基板的芯片、和芯片电性连接的引脚,以及电路板;其中固定于基板的芯片和引脚一起被封装材料包覆,引脚的一部份露出封装材料成为外引脚;电路板包含多孔性基板和附着于多孔性基板的电路,其中电路是由导电墨水形成并且渗入多孔性基板之中,外引脚通过机械力直接插入电路形成电性连接。
在本实用新型的进一步优选实施例,进一步包括:固定胶,所述固定胶涂布于外引脚和电路的接合位置,用以固定和防止脱落。
作为本实用新型的优选结构,其中芯片是RFID芯片,所述电路是RFID天线。
作为本实用新型的优选结构,其中芯片是通过引线并且通过打线接合和引脚电性连接。
其中芯片是通过环氧树脂固定于基板。
作为本实用新型的优选结构,其中多孔性基板的材质包含:纸和聚合物薄膜其中的任一种,其中聚合物薄膜经过表面改质处理使得聚合物的交联和有机环结构断裂成为一种具有多孔性结构的材质。
作为本实用新型的优选结构,其中聚合物薄膜包含PET和PI膜其中的任一种。
作为本实用新型的优选结构,其中封装材料包含陶瓷材料和塑料材料其中的任一种。
作为本实用新型的优选结构,其中该塑料材料包含:环氧树脂,树脂和丙烯酸其中的任一种。
本实用新型的有益效果在于,本实用新型的外引脚可以直接和渗入多孔性基板中的电路直接形成电性连接,可以增加电性接触的面积,相较于传统的焊接和表面粘着技术,本实用新型芯片和电路板的接合结构具有快速、简单和节省成本的优点。
关于本实用新型涉的具体实施方式及其它的优点与功效,将配合图式说明如下。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请中记载的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其它的附图。
图1是本实用新型的一种实施例的构造断面图;
图2是图1的俯视构造图;
图3是本实用新型另一种实施例的构造断面图。
符号说明
10基板 20芯片
21引线 30引脚
31外引脚 40电路板
41多孔性基板 42电路
50封装材料 60固定胶
具体实施方式
为使本实用新型的技术手段及其它特点能进一步被了解,以下兹以较佳实施例并配合图式作说明,但应了解的是,该等实施例仅为说明之用,不应限制本实用新型的实施。
首先请参阅图1和图2,是本实用新型芯片和电路板的接合结构的一种实施例的构造断面图和俯视构造图。其中为了利于辨识,在图2中的封装材料50以虚线表示,其余各个组件以实线表示。
本实用新型芯片和电路板的接合(bonding)结构的一种实施例,包括:基板10(chip pad)、固定于基板10的芯片20(chip)、和芯片20电性连接的引脚30,以及电路板40;其中固定于基板10的芯片20和引脚30(lead)一起被封装材料50包覆,引脚30的一部份露出封装材料50成为外引脚31(out lead);电路板40包含多孔性基板41和附着于多孔性基板41的电路42,其中电路42是由导电墨水形成并且渗入多孔性基板41之中。其中外引脚31被导向电路42的方向延伸,作为本实用新型的优选结构,外引脚31的末端是尖刺形状,便于外引脚31通过机械力直接插入电路42形成电性连接。
其中芯片20是利用半导体封装领域所熟悉的技术固定于基板10,例如使用环氧树脂(俗称的绝缘银胶)将芯片20粘贴于基板10,固定于基板10的芯片20再通过引线21并且通过打线(wire bonding)工艺和引脚30电性连接,其中封装材料50包含陶瓷材料和塑料材料其中的任一种,所述的塑料材料包含:环氧树脂(Epoxy),树脂和丙烯酸其中的任一种;在其它的实施方式,基板10的材料也可以是金属例如铜。在本实用新型芯片和电路板的接合结构的一种优选实施例,可以不使用引线框架(lead frame)进一步地缩小芯片的封装结构的尺寸;作为本实用新型的优选结构,其中的芯片20是无线射频识别芯片(简称RFID芯片),所述的电路板40是和无线射频识别芯片电性连接的无线射频识别天线(简称RFID天线)。
其中多孔性基板41的实施方式是纸,用以形成电路42的导电墨水可以渗透到多孔性基板41之中,然后在多孔性基板41形成较深的导电区域,相较于传统在电路板表面以金属箔形成的电路,本实用新型的电路42可以形成一种具有较深的导电区域的电路42,外引脚31通过机械力直接插入电路42之后,外引脚31和电路42之间可以获得较大的接触面积,并且获得更可靠的电性连接效果。其中导电墨水的一种实施方式是含有石墨烯、石墨片和金属粉末(例如银粉)其中任一种导电填料的导电墨水。
作为本实用新型的优选结构,多孔性基板41可以是聚合物薄膜,聚合物薄膜包含PET和PI膜其中的任一种,其中聚合物薄膜经过表面改质处理,例如通过碱化、紫外线/臭氧其中任一种的表面处理,使得聚合物的交联和有机环结构断裂成为一种具有多孔性结构的材质,因此,用以形成电路42的导电墨水可以渗透到多孔性基板41之中,然后在多孔性基板41形成较深的导电区域,并且可以让外引脚31穿透或刺入。
一般而言,传统在电路板表面以金属箔形成的电路厚度约为在本实用新型的一种优选实施例,通过渗透到多孔性基板41之中的导电墨水形成的电路42的厚度可以达到外引脚31通过机械力直接插入电路42之后,外引脚31和电路42之间可以获得较大的接触面积,因此在没有使用焊接或固化的工艺的情形下,仍然可以获得可靠的电性连接效果。
依据不同的应用,外引脚31可以穿透电路板40的多孔性基板41,在其它的应用,也可以将外引脚31的延伸长度控制在只能刺入电路板40的电路42之中,作为本实用新型的优选结构,外引脚31的长度设计成在电路42的厚度之内。
请参阅图3,在本实用新型芯片和电路板的接合结构的另一种优选的实施例,进一步包括固定胶60,所述固定胶60涂布于外引脚31和电路42的接合位置,用以固定和防止芯片20(包含封装材料50及引脚30)从电路板40的多孔性基板41脱落。
为了进行性能比较,在下文中所述作为本实用新型芯片和电路板的接合结构的实施例,将会与下文中所述的对比样本进行比较,用以说明本实用新型芯片和电路板的接合结构性能。
实施例一
作为本实用新型的一种代表的实施例一,其中芯片20使用环氧树脂(俗称的绝缘银胶)粘贴固定于基板10,固定于基板10的芯片20再通过0.8密耳(mi l)引线21并且通过打线接合和引脚30电性连接,再使用环氧树脂作为封装材料50将固定于基板10的芯片20和引脚30包覆于其中,引脚30的一部份露出封装材料50成为外引脚31,外引脚31在低于封装材料50以下的延伸长度有0.5毫米(mm);其中的芯片20是RFID芯片,所述的电路板40是和RFID芯片电性连接的RFID天线。
在本实施例一的电路板40的多孔性基板41的材料是纸,电路42是由含有石墨烯(Graphene)的导电墨水形成并且渗入多孔性基板41之中构成所述的电路板40,其中多孔性基板41和电路42总厚度为0.2毫米(mm);外引脚31可以通过机械力或是人工直接插入电路板40并且穿透多孔性基板41,然后和电路42形成电性连接。
对比样本
我们通过传统的电性接合工艺制造了另一个RFID标签(下文称为对比样本),对比样本的RFID天线和前述实施例一中作为RFID天线的电路板40相同,并且使用异方性导电胶(ACP)接合RFID芯片和RFID天线,然后在180℃下固化30秒使RFID芯片和RFID天线完成电性连接。
请参阅表1,是读取距离的测试结果,比较两者在读取距离的测试结果,本实用新型的读取距离大于对比样本的读取距离。
表1
读取距离(cm) 等效辐射功率EIRP(dBm)
实施例一 64 -15
对比样本 47 -15
请参阅表2,是写入距离的测试结果,比较两者在写入距离的测试结果,本实用新型的写入距离大约为对比样本的两倍。
表2
写入距离(cm) 等效辐射功率EIRP(dBm)
实施例一 41 -15
对比样本 21 -15
请参阅表3,是写入时间的测试结果,在写入相同的数据长度的条件下比较两者在写入时间的测试结果,本实用新型的写入速度大约为对比样本的两倍。
表3
时间(ms) 等效辐射功率EIRP(dBm)
实施例一 2.767 -15
对比样本 4.042 -15
请参阅表4,是多个向角的辐射功率测试结果,比较两者在多个向角的辐射功率测试结果,可以发现两者大致上具有一致的结果,而且灵敏度在各个向角的差距也没有太大的不同(在1dam的范围内)。
表4
实施例一
向角(degree) 0 45 90 135 180
等效辐射功率EIRP(dBm) -30 -30 -29 -28 -29
对比样本
向角(degree) 0 45 90 135 180
等效辐射功率EIRP(dBm) -32 -33 -32 -31 -32
因此,由以上的测试比较结果可以了解,依据本实用新型芯片和电路板的接合结构制造的RFID卷标,对比于利用传统的电性接合工艺制造的RFID卷标,在上述各项性能的测试结果显示,依据本实用新型芯片和电路板的接合结构制造的RFID卷标的上述各项性能,并不会逊于传统技术制造的RFID卷标,甚至在某些性能要优于传统技术制造的RFID卷标。另一方面,本实用新型提出的芯片和电路板的接合结构,不需要任何耗时的加热步骤,也不会影响芯片的性能。
虽然本实用新型已通过上述的实施例公开如上,然其并非用以限定本实用新型,本领域技术人员,在不脱离本实用新型的精神和范围内,当可作些许的更动与润饰,因此本实用新型的专利保护范围须视本申请的权利要求所界定者为准。

Claims (9)

1.一种芯片和电路板的接合结构,其特征在于,包括:基板、固定于该基板的芯片、和该芯片电性连接的引脚,以及电路板;其中固定于该基板的该芯片和该引脚一起被封装材料包覆,该引脚的一部份露出该封装材料成为外引脚;该电路板包含多孔性基板和附着于该多孔性基板的电路,该电路是由导电墨水形成并且渗入该多孔性基板之中,该外引脚直接插入该电路形成电性连接。
2.如权利要求1所述的芯片和电路板的接合结构,其特征在于:所述芯片是RFID芯片,该电路板是RFID天线。
3.如权利要求1所述的芯片和电路板的接合结构,其特征在于:所述芯片是通过引线并且通过打线接合和该引脚电性连接。
4.如权利要求1所述的芯片和电路板的接合结构,其特征在于:所述该芯片是通过环氧树脂固定于该基板。
5.如权利要求1所述的芯片和电路板的接合结构,其特征在于:所述多孔性基板包括:纸和聚合物薄膜其中的任一种,该聚合物薄膜经过表面改质处理使得聚合物的交联和有机环结构断裂成为一种具有多孔性结构的材质。
6.如权利要求5所述的芯片和电路板的接合结构,其特征在于:所述聚合物薄膜包含PET和PI膜其中的任一种。
7.如权利要求1所述的芯片和电路板的接合结构,其特征在于:所述封装材料包含陶瓷材料和塑料材料其中的任一种。
8.如权利要求7所述的芯片和电路板的接合结构,其特征在于:所述塑料材料包含:环氧树脂,树脂和丙烯酸其中的任一种。
9.如权利要求1所述的芯片和电路板的接合结构,其特征在于:包括固定胶,该固定胶涂布于该外引脚和该电路的接合位置。
CN201721613176.XU 2017-11-28 2017-11-28 芯片和电路板的接合结构 Expired - Fee Related CN207587729U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201721613176.XU CN207587729U (zh) 2017-11-28 2017-11-28 芯片和电路板的接合结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201721613176.XU CN207587729U (zh) 2017-11-28 2017-11-28 芯片和电路板的接合结构

Publications (1)

Publication Number Publication Date
CN207587729U true CN207587729U (zh) 2018-07-06

Family

ID=62734122

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201721613176.XU Expired - Fee Related CN207587729U (zh) 2017-11-28 2017-11-28 芯片和电路板的接合结构

Country Status (1)

Country Link
CN (1) CN207587729U (zh)

Similar Documents

Publication Publication Date Title
KR102296702B1 (ko) 칩 카드 모듈을 위한 회로를 생성하는 방법 및 칩 카드 모듈을 위한 회로
TW457605B (en) Circuit chip connector and method of connecting a circuit chip
CN103400181B (zh) 指纹读取传感器ic卡及其封装方法
JP2005275802A (ja) 電波読み取り可能なデータキャリアの製造方法および該製造方法に用いる基板並びに電子部品モジュール
US8381993B2 (en) Method for realizing a dual interface IC card
CN105632943B (zh) 芯片的超薄嵌入式封装方法
JP6901207B2 (ja) チップカードモジュール及びチップカードを製造するための方法
EP2053647A2 (en) Semiconductor chip mounting method, semiconductor mounting wiring board producing method and semiconductor mounting wiring board
CN101334853B (zh) 一种电子标签的封装方法
CN207587729U (zh) 芯片和电路板的接合结构
CN102906941B (zh) 各向异性导电膜及其制造方法、电子部件之间的连接方法以及连接结构体
JPH11345302A (ja) Icチップの実装方法、icモジュール、インレットおよびicカード
CN102646645A (zh) 封装结构及其制造方法
CN109216293A (zh) 芯片和电子电路的粘接结构和粘接方法
TW200523994A (en) Noncontact ID card and method of manufacturing the same
MX2008012339A (es) Metodos para sujetar un montaje de circuito integrado de un chip invertido a un sustrato.
CN201421841Y (zh) 引线框架和封装件
US20070159341A1 (en) Packaging structure for radio frequency identification devices
CN207993846U (zh) 一种支架式电子标签的封装结构
CN218465730U (zh) 超薄石墨散热膜
US9978714B1 (en) Structure and method of bonding chip with electronic circuit
JP2009031956A (ja) 接触・非接触共用型icカードと接触・非接触共用型icカードの製造方法
CN108257881A (zh) 一种tdip8l芯片封装方法
JP2005070915A (ja) 複合icカードと複合icカードの製造方法
CN212966241U (zh) 发光电子标签

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20180706

CF01 Termination of patent right due to non-payment of annual fee