CN207354237U - 时钟产生电路 - Google Patents

Abstract

公开了一种时钟产生电路，包括：启动模块，用于提供第一充电电流和第二充电电流；触发模块，用于根据第一电压和第二电压产生第一触发信号和第二触发信号；控制模块，与启动模块连接于第一节点与第二节点以分别接收第一充电电流和第二充电电流，第一节点和第二节点分别用于提供第一电压和第二电压，控制模块用于根据第一触发信号和第二触发信号交替下拉第一电压和第二电压，以使触发模块输出的第一触发信号和第二触发信号交替有效；输出模块，用于分别根据第一触发信号和第二触发信号产生互不交叠的第一时钟信号以及第二时钟信号，最终可以产生占空比相等的时钟信号。

Description

时钟产生电路

技术领域

本实用新型涉及集成电路技术领域，更具体地涉及一种时钟产生电路。

背景技术

随着集成电路的不断发展，系统对高速时钟信号的要求越来越高，占空比成为衡量时钟信号的一个重要的指标。占空比相等表示高电平的时钟周期宽度等于低电平时钟周期宽度，尤其在数据双采样的情况下，即在时钟的上升沿和下降沿均采用时，占空比相等是很重要的指标。现有技术采用在时钟产生电路后加占空比调整电路的方式产生占空比相等的时钟信号，电路布局和元件增加，提高了电路的成本。

实用新型内容

有鉴于此，本实用新型的目的在于提供一种时钟产生电路，可以直接产生占空比相等的时钟信号。

根据本实用新型提供的一种时钟产生电路，其特征在于，包括：启动模块，用于提供第一充电电流和第二充电电流；触发模块，用于根据第一电压和第二电压产生第一触发信号和第二触发信号；控制模块，与所述启动模块连接于第一节点与第二节点以分别接收所述第一充电电流和所述第二充电电流，所述第一节点和所述第二节点分别用于提供所述第一电压和所述第二电压，所述控制模块用于根据所述第一触发信号和所述第二触发信号交替下拉所述第一电压和所述第二电压，以使所述触发模块输出的所述第一触发信号和所述第二触发信号交替有效；输出模块，用于分别根据所述第一触发信号和所述第二触发信号产生互不交叠的第一时钟信号以及第二时钟信号。

优选地，所述启动模块包括：第一开关管以及第二开关管，所述第一开关管与第二开关管的控制端接收第一偏置电压、第一通路端接收电源电压，所述第一开关管的第二通路端与所述第一节点相连，所述第二开关管的第二通路端与所述第二节点相连。

优选地，所述控制模块包括：第三开关管，控制端接收第二偏置电压，第一通路端与所述第二节点相连，第二通路端通过第一电容接地；第四开关管，控制端接收所述第二偏置电压，第一通路端与所述第一节点相连，第二通路端通过第二电容接地；第五开关管，控制端接收所述第一触发信号，第一通路端与所述第三开关管的第二通路端相连于第三节点，第二通路端接地；以及第六开关管，控制端接收所述第二触发信号，第一通路端与所述第四开关管的第二通路端相连于第四节点，第二通路端接地，所述第三开关管和所述第四开关管在所述第二偏置电压的作用下导通，当所述第一触发信号有效时，所述第五开关管导通，当所述第二触发信号有效时，所述第六开关管导通。

优选地，所述第三至第六开关管为N沟道晶体管，所述第一开关管和所述第二开关管为P沟道晶体管。

优选地，所述第一开关管与所述第二开关管的参数相同；以及所述第一电容与所述第二电容的参数相同。

优选地，所述输出模块包括：第一非门，输入端接收所述第一触发信号，输出端输出所述第一时钟信号；以及第二非门，输入端接收所述第二触发信号，输出端输出所述第二时钟信号。

优选地，所述触发模块包括或非门、第一至第三与非门以及第四和第五非门，所述或非门的第一输入端与所述第二节点相连，其第二输入端接收所述第二使能信号，其输出端与所述第三与非门的第一输入端相连，所述第一与非门的第一输入端与所述第一节点相连，其第二输入接收所述第一使能信号，其输出端与所述第二与非门的第一输入端相连，所述第二与非门的第二输入端与所述第三与非门的输出端、所述第五非门的输入端相连，所述第三与非门的第二输入端与所述第二与非门的输出端、所述第四非门的输入端相连，所述第四非门和所述第五非门的输出端分别提供所述第一触发信号和所述第二触发信号。

优选地，所述的时钟产生电路还包括：复位模块，接收第二使能信号，用于当所述第二使能信号有效时复位所述第一节点与所述第二节点。

优选地，所述复位模块包括：第七至第十开关管，所述第七至第十开关管的控制端接收所述第二使能信号，第一通路端分别与第一至第四节点相连，第二通路端接地，当所述第二使能信号有效时，所述第七至第十开关管导通。

优选地，所述复位模块还包括：第三非门，输入端接收第一使能信号，输出端输出所述第二使能信号。

本实用新型实施例提供的时钟产生电路，通过控制模块对第一电压与第二电压交替下拉，使得第一触发信号与第二触发信号交替有效，最终产生占空比相等的时钟信号，不需要额外增加占空比调整电路，电路布局简单，可降低成本。

附图说明

通过以下参照附图对本实用新型实施例的描述，本实用新型的上述以及其他目的、特征和优点将更为清楚。

图1示出本实用新型的时钟产生电路的结构示意图。

图2示出本实用新型的时钟产生电路的电压模拟示意图。

具体实施方式

以下将参照附图更详细地描述本实用新型。在各个附图中，相同的元件采用类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，在图中可能未示出某些公知的部分。

在下文中描述了本实用新型的许多特定的细节，例如部件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本实用新型。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本实用新型。

图1示出本实用新型的时钟产生电路的结构示意图。

如图1所示，本实用新型实施例提供的时钟产生电路100包括启动模块110、控制模块120、触发模块130、输出模块140以及复位模块150。启动模块110与触发模块130以及控制模块140连接于第一节点Q1与第二节点Q2，启动模块110用于在第一偏置电压PBIAS的作用下产生第一充电电流与第二充电电流。触发模块130用于根据第一电压与第二电压产生第一触发信号和第二触发信号。控制模块120与启动模块110连接于第一节点Q1与第二节点Q2以分别接收第一充电电流和第二充电电流，第一节点Q1与第二节点Q2分别用于提供第一电压与第二电压，控制模块120的控制端接收第一触发信号与第二触发信号，用于在第一触发信号以及第二触发信号的作用下对第一电压与第二电压进行交替下拉，在第一触发信号有效时，对第一电压进行下拉，在第二触发信号有效时，对第二电压进行下拉，以使得触发模块130输出的第一触发信号与第二触发信号交替有效。输出模块140的输入端与触发模块130的输出端相连以根据第一触发信号与第二触发信号输出互补交叠的第一时钟信号CLK与第二时钟信号CLKB。复位模块150接收第二使能信号ENB，并在第二使能信号ENB有效时将第一节点Q1、第二节点Q2、第三节点Q3以及第四节点Q4的电位下拉。

启动模块110包括第一开关管M1与第二开关管M2，第一开关管M1与第二开关管M2的控制端接收第一偏置电压PBIAS，第一通路端接收电源电压VDD。第一开关管M1的第二通路端输出第一充电电流，第二开关管M2的第二通路端输出第二充电电流。

控制模块120包括第三开关管M3、第四开关管M4、第五开关管M5、第六开关管M6以及第一电容C1与第二电容C2，第三开关管M3与第四开关管M4的控制端接收第二偏置电压NBIAS，第三开关管M3的第一通路端与第二开关管M2的第二通路端相连，第四开关管M4的第一通路端与第一开关管M1的第二通路端相连。第一电容C1的第一端与第三开关管M3的第二通路端相连，第二端接地，第二电容C2的第一端与第四开关管M4的第二通路端相连，第二端接地。第五开关管M5的控制端与第四非门N4的输出端相连，第一通路端与第三开关管M3的第二通路端相连于第三节点Q3，第二通路端接地。第六开关管M6的控制端与第五非门N5的输出端相连，第一通路端与第四开关管M4的第二通路端相连于第四节点Q4，第二通路端接地。

其中，第三至第六开关管M3-M6为N沟道晶体管，第一开关管M1和第二开关管M2为P沟道晶体管。

触发模块130包括第一至第三与非门U1-U3、或非门Y1以及第四与第五非门N4与N5。第一与非门U1的第一输入端与第一节点Q1相连，第二输入端输入第一使能信号EN，第一与非门U1的输出端与第二与非门U2的第一输入端相连，第二与非门U2的第二输入端与第三与非门U3的输出端相连，第二与非门U2的输出端与第四非门N4的输入端相连。或非门Y1的第一输入端与第二节点Q2相连，第二输入端输入第二使能信号ENB，输出端与第三与非门U3的第一输入端相连，第三与非门U3的第二输入端与第二与非门U2的输出端相连，第三与非门U3的输出端与第五非门N5的输入端相连。

输出模块140包括第一非门N1与第二非门N2，第一非门N1的输入端与第四非门N4的输出端相连，输出端输出第一时钟信号CLK，第二非门N2的输入端与第五非门N5的输出端相连，输出端输出第二时钟信号CLKB。

复位模块150包括第三非门N3以及第七至第十开关管M7-M10，第三非门N3的输入端输入第一使能信号EN，输出端输出第二使能信号ENB，第七至第十开关管M7-M10的控制端与第一非门N1的输出端相连以接收第二使能信号ENB，第二通路端接地，第一通路端分别与第一至第四节点Q1-Q4相连。

其中，为了使第一节点Q1与第二节点Q2的充电时间相等，第一开关管M1与第二开关管M2以及第一电容C1与第二电容C2的参数相同。

图2示出本实用新型的时钟产生电路的电压模拟示意图。

以下参照图2对本实用新型时钟产生电路工作原理进行详细说明。如图2所示，当第一使能信号EN为低电平时，第二使能信号ENB为高电平，第一至第四节点Q1-Q4被复位模块150下拉至地，触发模块130输出第二触发信号。

当第一使能信号EN为高电平时，此时触发模块130输出第二触发信号，即第一输出端INT输出高电平，第二输出端INTb输出低电平，第五开关管M5导通，第六开关管M6关断。第五开关管M5对第二节点Q2进行下拉，第六开关管M6关断，此时启动模块110与控制模块120对第一节点Q1与第四节点Q4进行充电，第一节点Q1的电位上升。

当第一节点Q1的电位即第一电压升高至触发模块130的检测电压时，触发模块130输出第一触发信号，即第一输出端INT输出低电平，第二输出端INTb输出高电平，第五开关管M5关断，第六开关管M6导通，第六开关管M6导通后将第四节点Q4与第一节点Q1的电位下拉。第五开关管M5关断后，通过启动模块110与控制模块120对第二节点Q2与第三节点Q3进行充电，第二节点Q2的电位上升。

当第二节点Q2的电位即第二电压升高至触发模块130的检测电压时，触发模块130输出第二触发信号，第五开关管M5导通，第六开关管M6关断。通过第五开关管M5与第六开关管M6的交替导通与关断，以输出占空比相等的第一时钟信号CLK与第二时钟信号CLKB。

综上所述，本实用新型实施例提供的时钟产生电路，通过控制模块对第一电压与第二电压交替下拉，使得第一触发信号与第二触发信号交替有效，最终产生占空比相等的时钟信号，不需要额外增加占空比调整电路，电路布局简单，可降低成本。

应当说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

依照本实用新型的实施例如上文所述，这些实施例并没有详尽叙述所有的细节，也不限制该实用新型仅为所述的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本实用新型的原理和实际应用，从而使所属技术领域技术人员能很好地利用本实用新型以及在本实用新型基础上的修改使用。本实用新型仅受权利要求书及其全部范围和等效物的限制。

Claims (10)

1.一种时钟产生电路，其特征在于，包括：

启动模块，用于提供第一充电电流和第二充电电流；

触发模块，用于根据第一电压和第二电压产生第一触发信号和第二触发信号；

控制模块，与所述启动模块连接于第一节点与第二节点以分别接收所述第一充电电流和所述第二充电电流，所述第一节点和所述第二节点分别用于提供所述第一电压和所述第二电压，所述控制模块用于根据所述第一触发信号和所述第二触发信号交替下拉所述第一电压和所述第二电压，以使所述触发模块输出的所述第一触发信号和所述第二触发信号交替有效；

输出模块，用于分别根据所述第一触发信号和所述第二触发信号产生互不交叠的第一时钟信号以及第二时钟信号。

2.根据权利要求1所述的时钟产生电路，其特征在于，所述启动模块包括：第一开关管以及第二开关管，所述第一开关管与第二开关管的控制端接收第一偏置电压、第一通路端接收电源电压，所述第一开关管的第二通路端与所述第一节点相连，所述第二开关管的第二通路端与所述第二节点相连。

3.根据权利要求2所述的时钟产生电路，其特征在于，所述控制模块包括：

第三开关管，控制端接收第二偏置电压，第一通路端与所述第二节点相连，第二通路端通过第一电容接地；

第四开关管，控制端接收所述第二偏置电压，第一通路端与所述第一节点相连，第二通路端通过第二电容接地；

第五开关管，控制端接收所述第一触发信号，第一通路端与所述第三开关管的第二通路端相连于第三节点，第二通路端接地；以及

第六开关管，控制端接收所述第二触发信号，第一通路端与所述第四开关管的第二通路端相连于第四节点，第二通路端接地，

所述第三开关管和所述第四开关管在所述第二偏置电压的作用下导通，当所述第一触发信号有效时，所述第六开关管导通，当所述第二触发信号有效时，所述第五开关管导通。

4.根据权利要求3所述的时钟产生电路，其特征在于，所述第三至第六开关管为N沟道晶体管，所述第一开关管和所述第二开关管为P沟道晶体管。

5.根据权利要求3所述的时钟产生电路，其特征在于，所述第一开关管与所述第二开关管的参数相同；以及

所述第一电容与所述第二电容的参数相同。

6.根据权利要求1所述的时钟产生电路，其特征在于，所述输出模块包括：

第一非门，输入端接收所述第一触发信号，输出端输出所述第一时钟信号；以及

第二非门，输入端接收所述第二触发信号，输出端输出所述第二时钟信号。

7.根据权利要求1所述的时钟产生电路，其特征在于，所述触发模块包括或非门、第一至第三与非门以及第四和第五非门，

所述或非门的第一输入端与所述第二节点相连，其第二输入端接收第二使能信号，其输出端与所述第三与非门的第一输入端相连，

所述第一与非门的第一输入端与所述第一节点相连，其第二输入接收第一使能信号，其输出端与所述第二与非门的第一输入端相连，

所述第二与非门的第二输入端与所述第三与非门的输出端、所述第五非门的输入端相连，所述第三与非门的第二输入端与所述第二与非门的输出端、所述第四非门的输入端相连，

所述第四非门和所述第五非门的输出端分别提供所述第一触发信号和所述第二触发信号。

8.根据权利要求1至7任一项所述的时钟产生电路，其特征在于，还包括：

复位模块，接收第二使能信号，用于当所述第二使能信号有效时复位所述第一节点与所述第二节点。

9.根据权利要求8所述的时钟产生电路，其特征在于，所述复位模块包括：

第七至第十开关管，所述第七至第十开关管的控制端接收所述第二使能信号，第一通路端分别与第一至第四节点相连，第二通路端接地，

当所述第二使能信号有效时，所述第七至第十开关管导通。

10.根据权利要求9所述的时钟产生电路，其特征在于，所述复位模块还包括：

第三非门，输入端接收第一使能信号，输出端输出所述第二使能信号。