CN207353249U - 一种堆叠式静电放电保护电路 - Google Patents

一种堆叠式静电放电保护电路 Download PDF

Info

Publication number
CN207353249U
CN207353249U CN201721112533.4U CN201721112533U CN207353249U CN 207353249 U CN207353249 U CN 207353249U CN 201721112533 U CN201721112533 U CN 201721112533U CN 207353249 U CN207353249 U CN 207353249U
Authority
CN
China
Prior art keywords
module
transistor
drive
big
biasing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn - After Issue
Application number
CN201721112533.4U
Other languages
English (en)
Inventor
余凯
李思臻
章国豪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangdong University of Technology
Original Assignee
Guangdong University of Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangdong University of Technology filed Critical Guangdong University of Technology
Priority to CN201721112533.4U priority Critical patent/CN207353249U/zh
Application granted granted Critical
Publication of CN207353249U publication Critical patent/CN207353249U/zh
Withdrawn - After Issue legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Abstract

本实用新型公开了一种堆叠式静电放电保护电路，包括电源模块、第一偏置模块、第二偏置模块直至第M偏置模块、第一控制模块、第二控制模块直至第M控制模块、第一驱动模块、第二驱动模块直至第M驱动模块，第一大晶体管、第二大晶体管直至第M大晶体管，用于当控制模块检测到有正的ESD事件时，控制模块输出驱动信号，与控制模块同级的驱动模块接收到驱动信号后控制同级的大晶体管导通，以泻放掉ESD电流，电源模块分别为各个驱动模块直接供电。在本实用新型中，各个大晶体管启动速度快，同时各个大晶体管的栅极驱动电压增大，导通电阻减小，提高了ESD电流泻放能力，进而提高了芯片的可靠性。

Description

一种堆叠式静电放电保护电路
技术领域
本实用新型涉及电子器件领域，特别是涉及一种堆叠式静电放电保护电路。
背景技术
ESD(Electro Static Discharge，静电放电)事件会给电子器件带来破坏性的后果，是造成芯片失效的主要原因，为了提高芯片的可靠性，技术人员一般还会设计一个静电放电保护电路来防止芯片内部电路被损坏。静电放电保护电路可以分为输入输出保护电路和电源地(VDD-to-VSS)保护电路，其中，电源地保护电路能提供静电泄放通路，对保护芯片内部电路起到重要的作用，为了满足芯片内部器件耐压的需求，通常会结合堆叠技术来进行电源地保护电路的设计。
参见图1，传统的电源地静电放电保护电路由两级RC触发电源地保护电路堆叠而成，在电源模块VDD和地VSS之间的每级RC触发电源地保护电路包括偏置模块、控制模块、驱动模块和大晶体管，驱动模块的电源端与电源模块连接，驱动模块的偏置电压端与下一级RC触发电源地保护电路的驱动模块的电源端及偏置模块输出端连接，驱动模块的输入端与控制模块的控制电压端连接，驱动模块的输出端与大晶体管的栅极连接。当电源模块上有正的ESD事件发生时，由控制模块控制同级的驱动模块来驱动同级的大晶体管启动来泻放掉ESD电流，ESD电流从VDD流向VSS，静电泻放通路由第一大晶体管和第二大晶体管构成，此时位于底部的第二大晶体管的开启速度会被较慢启动的、同级的偏置模块输出的偏置电压限制，同时电源模块会将供电电压均分来给两级驱动模块供电，所以第一大晶体管与第二大晶体管的栅极驱动电压会降低，进而导致此时第一大晶体管与第二大晶体管的导通电阻较大，阻碍ESD电流泻放，甚至还可能会造成芯片内部电路损坏。
因此，如何提供一种解决上述技术问题的方案是本领域技术人员目前需要解决的问题。
实用新型内容
本实用新型的目的是提供一种堆叠式静电放电保护电路，在发生正的ESD事件时，电源模块分别为M个驱动模块直接供电，各个大晶体管的启动不受驱动模块限制，启动速度更快，保证了堆叠式静电放电保护电路可以迅速相应ESD事件，同时各个大晶体管的栅极驱动电压增大，导通电阻减小，提高了ESD电流泻放能力，进而提高了芯片的可靠性。
为解决上述技术问题，本实用新型提供了一种堆叠式静电放电保护电路，包括电源模块、第一偏置模块、第二偏置模块直至第M偏置模块、第一控制模块、第二控制模块直至第M控制模块、第一驱动模块、第二驱动模块直至第M驱动模块，第一大晶体管、第二大晶体管直至第M大晶体管，M为不小于2的整数，其中：
所述第一驱动模块的电源端分别与所述电源模块及所述第一大晶体管的漏极连接，每个所述驱动模块的输出端和与其同级的大晶体管的栅极连接，除所述第M驱动模块外的其他每个所述驱动模块的输出端还与下一级的驱动模块的电源端连接，除所述第M大晶体管以外的其他每个所述大晶体管的源极与下一级的大晶体管的漏极连接，所述第M大晶体管的源极分别与地及所述第M控制模块的偏置电压端连接，所述电源模块用于当有正的ESD事件发生时分别为M个驱动模块直接供电；
每个所述驱动模块的偏置电压端和与其同级的偏置模块的输出端连接，每个所述驱动模块的输入端和与其同级的控制模块的控制电压端连接，用于当所述控制模块检测到有正的ESD事件时，输出驱动信号，与所述控制模块同级的驱动模块接收到所述驱动信号后控制同级的大晶体管导通，以便泻放掉ESD电流。
优选的，每个驱动模块包括依次串联的第一反相器、第二反相器直至第N反相器，每个所述反相器包括第一晶体管和第二晶体管，N为奇数，其中：
所述第一晶体管的栅极和所述第二晶体管的栅极连接，其公共端作为所述反相器的输入端，所述第一晶体管的漏极与所述第二晶体管的漏极连接，其公共端作为所述反相器的输出端，除所述第N反相器外的其他每个所述反相器的输出端和与其相邻的反相器的输入端连接，所述第N反相器的输出端作为其所在驱动模块的输出端，N个所述第二晶体管的源极相互连接，其公共端作为其所在驱动模块的偏置电压端，N个所述第一晶体管的源极相互连接，其公共端作为其所在驱动模块的电源端，所述第一反相器的输入端作为其所在驱动模块的输入端。
优选的，每个控制模块包括电容，除所述第一控制模块外的其他每个所述控制模块中的电容的第一端与其所在控制模块的上一级的偏置模块的输出端连接，同时作为其所在控制模块的控制电压端，除所述第M控制模块外的其他每个所述控制模块中的电容的第二端与同级的偏置模块的输出端连接，所述第M控制模块的输出端与地连接；
所述第一控制模块还包括电阻，所述电阻的第一端与所述第一控制模块中的电容的第一端连接，其公共端作为所述第一控制模块的控制电压端，所述电阻的第二端与所述电源模块连接。
优选的，所述第一偏置模块的输入端与电源模块连接，除所述第M偏置模块外的其他每个所述偏置模块的输出端与下一级偏置模块的输入端连接，所述第M偏置模块的输出端与地连接。
优选的，所述大晶体管为NMOS晶体管。
优选的，所述大晶体管为双极型晶体管。
优选的，所述第一晶体管为PMOS晶体管。
优选的，所述第二晶体管为NMOS晶体管。
本实用新型提供了一种堆叠式静电放电保护电路，用于当控制模块检测到有正的ESD事件时，控制模块输出驱动信号，与控制模块同级的驱动模块接收到驱动信号后控制同级的大晶体管导通，以便泻放掉ESD电流，其中，电源模块分别为各个驱动模块直接供电。在本实用新型中，各个大晶体管启动速度快，保证了堆叠式静电放电保护电路可以迅速相应ESD事件，同时各个大晶体管的栅极驱动电压增大，导通电阻减小，提高了ESD电流泻放能力，进而提高了芯片的可靠性。
可见，在实际应用中，应用本实用新型提供的堆叠式静电放电保护电路，在发生正的ESD事件时，电源模块分别为M个驱动模块直接供电，因此，各个大晶体管的启动不受驱动模块限制，启动速度更快，保证了堆叠式静电放电保护电路可以迅速相应ESD事件，同时各个大晶体管的栅极驱动电压增大，导通电阻减小，提高了ESD电流泻放能力，进而提高了芯片的可靠性。
附图说明
为了更清楚地说明本实用新型实施例中的技术方案，下面将对现有技术和实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为一种传统的两级堆叠式静电放电保护电路的结构示意图；
图2为本实用新型所提供的一种堆叠式静电放电保护电路的结构示意图；
图3为本实用新型所提供的一种堆叠式静电放电保护电路的另一种结构示意图。
具体实施方式
本实用新型的核心是提供一种堆叠式静电放电保护电路，在发生正的ESD事件时，电源模块分别为M个驱动模块直接供电，各个大晶体管的启动不受驱动模块限制，启动速度更快，保证了堆叠式静电放电保护电路可以迅速相应ESD事件，同时各个大晶体管的栅极驱动电压增大，导通电阻减小，提高了ESD电流泻放能力，进而提高了芯片的可靠性。
为使本实用新型实施例的目的、技术方案和优点更加清楚，下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
请参照图2，图2为本实用新型所提供的一种堆叠式静电放电保护电路的结构示意图，包括电源模块1、第一偏置模块21、第二偏置模块22直至第M偏置模块2M、第一控制模块31、第二控制模块32直至第M控制模块3M、第一驱动模块41、第二驱动模块42直至第M驱动模块4M，第一大晶体管51、第二大晶体管52直至第M大晶体管5M，M为不小于2的整数，其中：
第一驱动模块41的电源端分别与电源模块1及第一大晶体管51的漏极连接，每个驱动模块的输出端和与其同级的大晶体管的栅极连接，除第M驱动模块4M外的其他每个驱动模块的输出端还与下一级的驱动模块的电源端连接，除第M大晶体管5M以外的其他每个大晶体管的源极与下一级的大晶体管的漏极连接，第M大晶体管5M的源极分别与地及第M控制模块3M的偏置电压端连接，电源模块1用于当有正的ESD事件发生时分别为M个驱动模块直接供电；
每个驱动模块的偏置电压端和与其同级的偏置模块的输出端连接，每个驱动模块的输入端和与其同级的控制模块的控制电压端连接，用于当控制模块检测到有正的ESD事件时，输出驱动信号，与控制模块同级的驱动模块接收到驱动信号后控制同级的大晶体管导通，以便泻放掉ESD电流。
具体的，在检测模块检测到电路中有正的ESD事件发生时，输出驱动信号，驱动模块收到驱动信号后控制同级的大晶体管导通，泄放掉ESD电流。具体的，电源模块1为驱动模块供电，使驱动模块可以正常工作，且采用本实用新型的堆叠式静电放电保护电路的设计方案，可以保证每一级的驱动模块均由电源模块1供电，那么位于堆叠结构底部的大晶体管也可以迅速导通，进而静电放电保护电路可以迅速相应ESD事件，同时各个大晶体管的栅极驱动电压增大，导通电阻减小，提高了各个大晶体管的电流泻放能力。
本实用新型公开了一种堆叠式静电放电保护电路，用于当控制模块检测到有正的ESD事件时，控制模块输出驱动信号，与控制模块同级的驱动模块接收到驱动信号后控制同级的大晶体管导通，以便泻放掉ESD电流，其中，电源模块分别为各个驱动模块直接供电。在本实用新型中，各个大晶体管启动速度快，保证了堆叠式静电放电保护电路可以迅速相应ESD事件，同时各个大晶体管的栅极驱动电压增大，导通电阻减小，提高了ESD电流泻放能力，进而提高了芯片的可靠性。
可见，在实际应用中，应用本实用新型提供的堆叠式静电放电保护电路，在发生正的ESD事件时，电源模块分别为M个驱动模块直接供电，因此，各个大晶体管的启动不受驱动模块限制，启动速度更快，保证了堆叠式静电放电保护电路可以迅速相应ESD事件，同时各个大晶体管的栅极驱动电压增大，导通电阻减小，提高了ESD电流泻放能力，进而提高了芯片的可靠性。
请参照图3，图3为为本实用新型所提供的一种堆叠式静电放电保护电路的另一种结构示意图，该堆叠式静电放电保护电路在上述实施例的基础上：
作为一种优选的实施例，每个驱动模块包括依次串联的第一反相器、第二反相器直至第N反相器，每个反相器包括第一晶体管和第二晶体管，N为奇数，其中：
第一晶体管的栅极和第二晶体管的栅极连接，其公共端作为反相器的输入端，第一晶体管的漏极与第二晶体管的漏极连接，其公共端作为反相器的输出端，除第N反相器外的其他每个反相器的输出端和与其相邻的反相器的输入端连接，第N反相器的输出端作为其所在驱动模块的输出端，N个第二晶体管的源极相互连接，其公共端作为其所在驱动模块的偏置电压端，N个第一晶体管的源极相互连接，其公共端作为其所在驱动模块的电源端，第一反相器的输入端作为其所在驱动模块的输入端。
具体的，在没有发生ESD事件时，控制模块的控制电压端为低电位，当发生正的ESD事件时，由于ESD电压具有很快的上升速度，且控制模块的控制电压因控制模块的延迟效应无法跟上ESD电压的上升速度，所以控制模块的输出电压端为低电位即驱动模块的输入端为低电位，在通过奇数个反相器后，驱动模块的输出端为高电位，即与其连接的大晶体管的栅极为高电位，此时大晶体管导通，泄放掉ESD电流，其中，各个驱动模块的电源端由电源模块1提供供电电压，使得反相器的第一晶体管启动速度变快，各个驱动模块的偏置电压端由偏置模块提供供电电压，各个反相器的第一晶体管和第二晶体管交替工作，使驱动模块中各个反相器处于正常工作状态，保证了本实用新型提供的堆叠式静电放电保护电路可以迅速响应ESD事件。
作为一种优选的实施例，每个控制模块包括电容，除第一控制模块31外的其他每个控制模块中的电容的第一端与其所在控制模块的上一级的偏置模块的输出端连接，同时作为其所在控制模块的控制电压端，除第M控制模块3M外的其他每个控制模块中的电容的第二端与同级的偏置模块的输出端连接，第M控制模块3M的输出端与地连接；
第一控制模块31还包括电阻，电阻的第一端与第一控制模块31中的电容的第一端连接，其公共端作为第一控制模块31的控制电压端，电阻的第二端与电源模块1连接。
具体的，传统的堆叠式静电放电保护电路由于除了位于堆叠顶部的大晶体管其他大晶体管的启动速度都会受到偏置模块的影响，所以为了保证所有ESD电流都能被泻放掉，就需要大晶体管的导通时间更长，而大晶体管的导通时间受控制模块的延迟时间限制，所以控制模块需要很大的电阻和电容来保证其延迟时间，增加了设计成本，而采用本实用新型的方法，晶体管启动速度不受限制，启动速度更快，且导通电阻小，泻放ESD电流能力强，所以除顶部控制模块外的每个控制模块均只含有电容，在保证了控制模块延迟时间的同时，减小了版图面积与设计成本。
作为一种优选的实施例，第一偏置模块21的输入端与电源模块1连接，除第M偏置模块2M外的其他每个偏置模块的输出端与下一级偏置模块的输入端连接，第M偏置模块2M的输出端与地连接。
具体的，偏置模块由多个栅极和漏极短接的晶体管组成，为各个驱动模块的偏置电压端提供偏置电压，使驱动模块中各个反相器处于正常的工作状态，进一步保证了本实用新型提供的堆叠式静电放电保护电路可以迅速响应ESD事件。
当然偏置模块除了可以由多个栅极和漏极短接的晶体管组成还可以由不同器件用不同的连接方法组成，本实用新型在此不做限定。
作为一种优选的实施例，大晶体管为NMOS晶体管。
具体的，NMOS管为N沟道MOS管，输入阻抗高，缓冲效果明显，且面积小，制造工艺简单，成本较低，进一步保证了不会增大芯片面积的前提下，提高电流泄放能。
当然大晶体管除了可以为NMOS晶体管还可以为其他晶体管，本实用新型在此不做限定。
作为一种优选的实施例，大晶体管为双极型晶体管。
具体的，双极型晶体管具有体积小、重量轻、寿命长等特点，在一定程度缩小了版图面积，节约了成本。
当然大晶体管除了可以为NMOS晶体管还可以为其他晶体管，本实用新型在此不做限定。
作为一种优选的实施例，第一晶体管为PMOS晶体管。
具体的，PMOS晶体管为P沟道MOS管，工艺简单，价格便宜，节约了设计成本。
当然第一晶体管除了可以为PMOS晶体管还可以为其他晶体管，本实用新型在此不做限定。
作为一种优选的实施例，第二晶体管为NMOS晶体管。
具体的，NMOS管为N型MOS管，输入阻抗高，驱动效果明显，且面积小，制造工艺简单，成本较低，进一步保证了不会增大芯片面积，减小了成本。
当然第二晶体管除了可以为NMOS晶体管还可以为其他晶体管，本实用新型在此不做限定。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本实用新型。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本实用新型的精神或范围的情况下，在其他实施例中实现。因此，本实用新型将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (8)

1.一种堆叠式静电放电保护电路，其特征在于，包括电源模块、第一偏置模块、第二偏置模块直至第M偏置模块、第一控制模块、第二控制模块直至第M控制模块、第一驱动模块、第二驱动模块直至第M驱动模块，第一大晶体管、第二大晶体管直至第M大晶体管，M为不小于2的整数，其中：
所述第一驱动模块的电源端分别与所述电源模块及所述第一大晶体管的漏极连接，每个所述驱动模块的输出端和与其同级的大晶体管的栅极连接，除所述第M驱动模块外的其他每个所述驱动模块的输出端还与下一级的驱动模块的电源端连接，除所述第M大晶体管以外的其他每个所述大晶体管的源极与下一级的大晶体管的漏极连接，所述第M大晶体管的源极分别与地及所述第M控制模块的偏置电压端连接，所述电源模块用于当有正的ESD事件发生时分别为M个驱动模块直接供电；
每个所述驱动模块的偏置电压端和与其同级的偏置模块的输出端连接，每个所述驱动模块的输入端和与其同级的控制模块的控制电压端连接，用于当所述控制模块检测到有正的ESD事件时，输出驱动信号，与所述控制模块同级的驱动模块接收到所述驱动信号后控制同级的大晶体管导通，以便泻放掉ESD电流。
2.根据权利要求1所述的堆叠式静电放电保护电路，其特征在于，每个驱动模块包括依次串联的第一反相器、第二反相器直至第N反相器，每个所述反相器包括第一晶体管和第二晶体管，N为奇数，其中：
所述第一晶体管的栅极和所述第二晶体管的栅极连接，其公共端作为所述反相器的输入端，所述第一晶体管的漏极与所述第二晶体管的漏极连接，其公共端作为所述反相器的输出端，除所述第N反相器外的其他每个所述反相器的输出端和与其相邻的反相器的输入端连接，所述第N反相器的输出端作为其所在驱动模块的输出端，N个所述第二晶体管的源极相互连接，其公共端作为其所在驱动模块的偏置电压端，N个所述第一晶体管的源极相互连接，其公共端作为其所在驱动模块的电源端，所述第一反相器的输入端作为其所在驱动模块的输入端。
3.根据权利要求1所述的堆叠式静电放电保护电路，其特征在于，每个控制模块包括电容，除所述第一控制模块外的其他每个所述控制模块中的电容的第一端与其所在控制模块的上一级的偏置模块的输出端连接，同时作为其所在控制模块的控制电压端，除所述第M控制模块外的其他每个所述控制模块中的电容的第二端与同级的偏置模块的输出端连接，所述第M控制模块的输出端与地连接；
所述第一控制模块还包括电阻，所述电阻的第一端与所述第一控制模块中的电容的第一端连接，其公共端作为所述第一控制模块的控制电压端，所述电阻的第二端与所述电源模块连接。
4.根据权利要求1所述的堆叠式静电放电保护电路，其特征在于，所述第一偏置模块的输入端与电源模块连接，除所述第M偏置模块外的其他每个所述偏置模块的输出端与下一级偏置模块的输入端连接，所述第M偏置模块的输出端与地连接。
5.根据权利要求1-4任意一项所述的堆叠式静电放电保护电路，其特征在于，所述大晶体管为NMOS晶体管。
6.根据权利要求5所述的堆叠式静电放电保护电路，其特征在于，所述大晶体管为双极型晶体管。
7.根据权利要求2所述的堆叠式静电放电保护电路，其特征在于，所述第一晶体管为PMOS晶体管。
8.根据权利要求2所述的堆叠式静电放电保护电路，其特征在于，所述第二晶体管为NMOS晶体管。
CN201721112533.4U 2017-08-31 2017-08-31 一种堆叠式静电放电保护电路 Withdrawn - After Issue CN207353249U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201721112533.4U CN207353249U (zh) 2017-08-31 2017-08-31 一种堆叠式静电放电保护电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201721112533.4U CN207353249U (zh) 2017-08-31 2017-08-31 一种堆叠式静电放电保护电路

Publications (1)

Publication Number Publication Date
CN207353249U true CN207353249U (zh) 2018-05-11

Family

ID=62412286

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201721112533.4U Withdrawn - After Issue CN207353249U (zh) 2017-08-31 2017-08-31 一种堆叠式静电放电保护电路

Country Status (1)

Country Link
CN (1) CN207353249U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107579064A (zh) * 2017-08-31 2018-01-12 广东工业大学 一种堆叠式静电放电保护电路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107579064A (zh) * 2017-08-31 2018-01-12 广东工业大学 一种堆叠式静电放电保护电路
CN107579064B (zh) * 2017-08-31 2024-03-26 广东工业大学 一种堆叠式静电放电保护电路

Similar Documents

Publication Publication Date Title
CN104319275B (zh) 静电放电保护电路
CN101436592B (zh) 半导体集成电路
CN101626154B (zh) 集成电路esd全芯片防护电路
CN104753055B (zh) 静电释放保护电路
CN104979814A (zh) 一种静电放电保护电路
CN102034811B (zh) 一种用于集成电路芯片esd保护的低压scr结构
CN201570860U (zh) 具有极性反接保护功能的直流电源电路
CN102263102B (zh) 一种用于静电防护的反向二极管触发可控硅
CN109286181A (zh) 电源钳位esd保护电路
CN107579064A (zh) 一种堆叠式静电放电保护电路
CN101707363A (zh) 一种具有实时检测功能的静电破坏保护电路及其控制方法
CN104269402A (zh) 一种堆叠scr-ldmos的高压esd保护电路
CN102662426A (zh) 一种具有自我esd保护功能的输出驱动电路
CN207353249U (zh) 一种堆叠式静电放电保护电路
CN106300311A (zh) 一种基于tvs二极管的rc电源箝位电路
CN100411166C (zh) 静电放电保护电路及其控制方法
CN104716135A (zh) 静电保护电路
CN204651318U (zh) 一种新型esd保护电路
CN102270658B (zh) 一种低触发电压低寄生电容的可控硅结构
CN104241276B (zh) 一种堆叠stscr‑ldmos的高压esd保护电路
CN102386620A (zh) 静电放电保护装置与方法
CN106099887A (zh) 一种耐高压rc触发式esd电路
CN102969703B (zh) 一种具有自我esd保护的输入输出电路
CN104332976A (zh) 集成电路高压兼容静电放电的电源钳制电路
CN103972233B (zh) 一种具有抗闩锁能力的可关断scr器件

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant
AV01 Patent right actively abandoned
AV01 Patent right actively abandoned
AV01 Patent right actively abandoned

Granted publication date: 20180511

Effective date of abandoning: 20240326

AV01 Patent right actively abandoned

Granted publication date: 20180511

Effective date of abandoning: 20240326